JPH08227889A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08227889A JPH08227889A JP3217795A JP3217795A JPH08227889A JP H08227889 A JPH08227889 A JP H08227889A JP 3217795 A JP3217795 A JP 3217795A JP 3217795 A JP3217795 A JP 3217795A JP H08227889 A JPH08227889 A JP H08227889A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon oxide
- semiconductor device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 18
- 229910052796 boron Inorganic materials 0.000 claims abstract description 17
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims abstract description 11
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 11
- 239000002344 surface layer Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000012495 reaction gas Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 239000012530 fluid Substances 0.000 abstract 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 25
- 238000001556 precipitation Methods 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 13
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】層間絶縁膜のリフロー処理での不純物析出を防
止し、平坦性を向上させる。 【構成】半導体装置を構成する層間絶縁膜としてＢ，Ｐ
を含む低融点酸化シリコン膜４を形成するが、その表面
層を反応ガス中の活性酸素量を増大させることにより緻
密化した酸化シリコン膜とする。次で窒素雰囲気中で熱
処理を行ないＢＰＳＧ膜４を流動させ平坦化を完了させ
る。
止し、平坦性を向上させる。 【構成】半導体装置を構成する層間絶縁膜としてＢ，Ｐ
を含む低融点酸化シリコン膜４を形成するが、その表面
層を反応ガス中の活性酸素量を増大させることにより緻
密化した酸化シリコン膜とする。次で窒素雰囲気中で熱
処理を行ないＢＰＳＧ膜４を流動させ平坦化を完了させ
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特に半導体装置を構成する層間絶縁膜の構
造及びその形成方法に関する。
方法に関し、特に半導体装置を構成する層間絶縁膜の構
造及びその形成方法に関する。
【０００２】
【従来の技術】半導体集積回路の集積度の向上に伴な
い、回路の３次元的構造がますます複雑化する反面、リ
ソグラフィー技術の必要性から凹凸が形成された回路パ
ターン上の層間絶縁膜の高平坦度への要求が近年より一
層厳しくなってきている。従来最も一般的に行われてき
た平坦化方法は、層間絶縁膜を、燐（Ｐ）、硼素（Ｂ）
等の不純物を添加した酸化シリコン膜（硼燐珪酸ガラ
ス、以下ＢＰＳＧと記す）を用いて形成し、融点以上の
熱処理を施し表面張力による流動で平坦化を行う方法
（以下リフローと記す）であり、最も簡易に行うことが
できる。
い、回路の３次元的構造がますます複雑化する反面、リ
ソグラフィー技術の必要性から凹凸が形成された回路パ
ターン上の層間絶縁膜の高平坦度への要求が近年より一
層厳しくなってきている。従来最も一般的に行われてき
た平坦化方法は、層間絶縁膜を、燐（Ｐ）、硼素（Ｂ）
等の不純物を添加した酸化シリコン膜（硼燐珪酸ガラ
ス、以下ＢＰＳＧと記す）を用いて形成し、融点以上の
熱処理を施し表面張力による流動で平坦化を行う方法
（以下リフローと記す）であり、最も簡易に行うことが
できる。
【０００３】また従来の平坦化はＢＰＳＧ単層のリフロ
ーで行われているが、ＢＰＳＧ成膜後、更に表面からの
不純物の析出防止を目的として、酸化シリコン膜や多結
晶シリコン膜をＢＰＳＧ上層に形成した後、リフローを
行う方法も提案されている（特開昭６１−２３７４４８
号公報及び特開平３−２３７７４４号公報）。以下従来
の層間絶縁膜の平坦化プロセスについて図４を用いて説
明する。
ーで行われているが、ＢＰＳＧ成膜後、更に表面からの
不純物の析出防止を目的として、酸化シリコン膜や多結
晶シリコン膜をＢＰＳＧ上層に形成した後、リフローを
行う方法も提案されている（特開昭６１−２３７４４８
号公報及び特開平３−２３７７４４号公報）。以下従来
の層間絶縁膜の平坦化プロセスについて図４を用いて説
明する。
【０００４】まず図４（ａ）に示すように、半導体基板
１上にゲート酸化膜２と多結晶シリコン膜等からなる回
路パターン３を形成したのち、化学気相成長法（以下Ｃ
ＶＤ法と記す）を用いてＰ濃度３〜６ｍｏｌ％、Ｂ濃度
８〜１８ｍｏｌ％程度添加したＢＰＳＧ膜４を所望の厚
さに成長させた後、更に適当なＣＶＤ法を用いＰ，Ｂ析
出防止膜として酸化シリコン膜６を１０ｎｍ程度成長す
る。
１上にゲート酸化膜２と多結晶シリコン膜等からなる回
路パターン３を形成したのち、化学気相成長法（以下Ｃ
ＶＤ法と記す）を用いてＰ濃度３〜６ｍｏｌ％、Ｂ濃度
８〜１８ｍｏｌ％程度添加したＢＰＳＧ膜４を所望の厚
さに成長させた後、更に適当なＣＶＤ法を用いＰ，Ｂ析
出防止膜として酸化シリコン膜６を１０ｎｍ程度成長す
る。
【０００５】次に図４（ｂ）に示すように、９００℃程
度の窒素雰囲気中で５〜３０分の熱処理を行ない、ＢＰ
ＳＧ膜４を平坦化する。また析出防止膜として多結晶シ
リコン膜を選択した場合はリフローを９００℃の酸素雰
囲気中で行ない、ＢＰＳＧ膜４を流動させると同時に多
結晶シリコン膜を酸化する。このときの多結晶シリコン
膜の厚さは５〜２０ｎｍである。
度の窒素雰囲気中で５〜３０分の熱処理を行ない、ＢＰ
ＳＧ膜４を平坦化する。また析出防止膜として多結晶シ
リコン膜を選択した場合はリフローを９００℃の酸素雰
囲気中で行ない、ＢＰＳＧ膜４を流動させると同時に多
結晶シリコン膜を酸化する。このときの多結晶シリコン
膜の厚さは５〜２０ｎｍである。
【０００６】
【発明が解決しようとする課題】この従来の層間絶縁膜
の平坦化方法では、析出防止膜として酸化シリコン膜も
しくは多結晶シリコン膜をＢＰＳＧ膜上に形成している
が、次のような問題点がある。
の平坦化方法では、析出防止膜として酸化シリコン膜も
しくは多結晶シリコン膜をＢＰＳＧ膜上に形成している
が、次のような問題点がある。
【０００７】まず第１に、この析出防止膜がＢＰＳＧ膜
の平坦化を阻害する。すなわち、析出防止膜中へのＢと
Ｐの拡散が不十分な為、析出防止膜がないものに比べて
リフローは不完全になる。第２に析出防止膜の膜厚がウ
ェハー面内，面間で一定でない場合、当然ＢＰＳＧ膜の
平坦化後の形状が著しく異なってしまう。
の平坦化を阻害する。すなわち、析出防止膜中へのＢと
Ｐの拡散が不十分な為、析出防止膜がないものに比べて
リフローは不完全になる。第２に析出防止膜の膜厚がウ
ェハー面内，面間で一定でない場合、当然ＢＰＳＧ膜の
平坦化後の形状が著しく異なってしまう。
【０００８】第３に現在の最先端デバイスでは浅い拡散
層の拡大防止の必要性からリフロー処理の短時間化が進
んでおり９００℃，５分〜１０分程度が通常である。こ
のような熱履歴ではリフローが不十分な為、十分な平坦
性を得ることは出来ないことに加え、次世代デバイスが
要求する８００〜８５０℃の熱処理の低温化には到底対
応していくことは出来ない。第４に析出防止膜を形成す
る工程が必要なため、プロセスが複雑化し、生産性低下
の要因となる。また加えて、現在の微細な半導体デバイ
ス製造プロセスでは、酸素雰囲気中で熱処理を行うと、
酸化種が層間絶縁膜としてＣＶＤ法で形成した酸化シリ
コン膜を通して基板まで到達してしまい、ゲート酸化膜
厚が増加しデバイス特性を劣化させる。このため窒素雰
囲気中での熱処理が一般的である。
層の拡大防止の必要性からリフロー処理の短時間化が進
んでおり９００℃，５分〜１０分程度が通常である。こ
のような熱履歴ではリフローが不十分な為、十分な平坦
性を得ることは出来ないことに加え、次世代デバイスが
要求する８００〜８５０℃の熱処理の低温化には到底対
応していくことは出来ない。第４に析出防止膜を形成す
る工程が必要なため、プロセスが複雑化し、生産性低下
の要因となる。また加えて、現在の微細な半導体デバイ
ス製造プロセスでは、酸素雰囲気中で熱処理を行うと、
酸化種が層間絶縁膜としてＣＶＤ法で形成した酸化シリ
コン膜を通して基板まで到達してしまい、ゲート酸化膜
厚が増加しデバイス特性を劣化させる。このため窒素雰
囲気中での熱処理が一般的である。
【０００９】本発明の目的は、析出防止膜を形成しなく
ても不純物の析出が防止でき、しかもリフロー性に優れ
た層間絶縁膜を有する半導体装置及びその製造方法を提
供することにある。
ても不純物の析出が防止でき、しかもリフロー性に優れ
た層間絶縁膜を有する半導体装置及びその製造方法を提
供することにある。
【００１０】
【課題を解決するための手段】第１の発明の半導体装置
は、半導体基板上に形成された回路パターンと、この回
路パターン上に形成されたＢとＰを含む酸化シリコン膜
からなる層間絶縁膜とを有する半導体装置において、前
記層間絶縁膜の表面層は酸素を多く含む緻密化層から構
成されていることを特徴とするものである。
は、半導体基板上に形成された回路パターンと、この回
路パターン上に形成されたＢとＰを含む酸化シリコン膜
からなる層間絶縁膜とを有する半導体装置において、前
記層間絶縁膜の表面層は酸素を多く含む緻密化層から構
成されていることを特徴とするものである。
【００１１】第２の発明の半導体装置の製造方法は、回
路パターンが形成された半導体基板上に層間絶縁膜とし
てＣＶＤ法によりＢとＰを含む酸化シリコン膜を形成す
る半導体装置の製造方法において、前記酸化膜の表面層
のみを酸素を多く含む緻密化層とすることを特徴とする
ものである。
路パターンが形成された半導体基板上に層間絶縁膜とし
てＣＶＤ法によりＢとＰを含む酸化シリコン膜を形成す
る半導体装置の製造方法において、前記酸化膜の表面層
のみを酸素を多く含む緻密化層とすることを特徴とする
ものである。
【００１２】ＣＶＤ法により一般に形成される成長レー
トの速いＢＰＳＧ膜の場合、ＢとＰのＳｉとの結合は不
完全であり、ＯＨ基を多く含む。しかしながら、活性酸
素を多くし成長レートを遅くした場合は酸化反応が十分
となる為ＯＨ基は少なく、ＢとＰのＳｉとの結合はほぼ
完全となり、ＢＰＳＧ膜は緻密になる。この為、リフロ
ー時の熱処理によってＢＰＳＧ膜中の不純物の析出はほ
とんどなくなる。
トの速いＢＰＳＧ膜の場合、ＢとＰのＳｉとの結合は不
完全であり、ＯＨ基を多く含む。しかしながら、活性酸
素を多くし成長レートを遅くした場合は酸化反応が十分
となる為ＯＨ基は少なく、ＢとＰのＳｉとの結合はほぼ
完全となり、ＢＰＳＧ膜は緻密になる。この為、リフロ
ー時の熱処理によってＢＰＳＧ膜中の不純物の析出はほ
とんどなくなる。
【００１３】
【実施例】次に本発明に関し図面を参照して説明する。
図１（ａ），（ｂ）は本発明の第１の実施例を説明する
為の、工程順に示した半導体チップの断面図、図２は図
１（ａ）における矢印Ａ部の拡大断面図である。図３は
本発明を実施する為のＴＥＯＳ（テトラエチルオルソシ
リケイト）−Ｏ3 系ＣＶＤ装置の模式図を示したもので
あり、ウェハー１０上には第１〜第ｎ（最終）のｎ個の
チャンバー５1 〜５n によりｎ層のＢＰＳＧ膜が形成さ
れる様に構成されている。
図１（ａ），（ｂ）は本発明の第１の実施例を説明する
為の、工程順に示した半導体チップの断面図、図２は図
１（ａ）における矢印Ａ部の拡大断面図である。図３は
本発明を実施する為のＴＥＯＳ（テトラエチルオルソシ
リケイト）−Ｏ3 系ＣＶＤ装置の模式図を示したもので
あり、ウェハー１０上には第１〜第ｎ（最終）のｎ個の
チャンバー５1 〜５n によりｎ層のＢＰＳＧ膜が形成さ
れる様に構成されている。
【００１４】まず図１（ａ）に示すように、Ｓｉ等の半
導体基板１上にゲート酸化膜２と多結晶シリコン膜等か
らなる回路パターン３を形成したのち、ＴＥＯＳ−Ｏ3
系常圧ＣＶＤ法を用い、燐濃度３〜６ｍｏｌ％，硼素濃
度８〜１３ｍｏｌ％を添加したＢＰＳＧ膜４を所望の膜
厚（０．５〜１．０μｍ）に成長させる。このとき、Ｃ
ＶＤ装置が図３のように複数のチャンバー構成を成して
いることにより形成されたＢＰＳＧ膜は厳密には図２に
示すような多層（ｎ）膜となっている。ここで通常ＴＥ
ＯＳ−Ｏ3 系常圧ＣＶＤ法では、通常９０〜１２０ｇ／
ｌのＯ3 濃度（反応ガスに対し４〜５倍の量）で成膜を
行うが、最終チャンバー５n のみ独立のガス供給系より
１８０〜２５０ｇ／ｌと通常の２倍程度の量のＯ3 を投
入し図２のようにＢＰＳＧ膜４の表面層４n のみを緻密
化する。最終チャンバー５n のみＯ3 濃度を増加させる
理由は、実施例の様に著しくＯ3 濃度を増加させた場
合、成膜速度が極端に低下し、生産性を損なうためであ
る。
導体基板１上にゲート酸化膜２と多結晶シリコン膜等か
らなる回路パターン３を形成したのち、ＴＥＯＳ−Ｏ3
系常圧ＣＶＤ法を用い、燐濃度３〜６ｍｏｌ％，硼素濃
度８〜１３ｍｏｌ％を添加したＢＰＳＧ膜４を所望の膜
厚（０．５〜１．０μｍ）に成長させる。このとき、Ｃ
ＶＤ装置が図３のように複数のチャンバー構成を成して
いることにより形成されたＢＰＳＧ膜は厳密には図２に
示すような多層（ｎ）膜となっている。ここで通常ＴＥ
ＯＳ−Ｏ3 系常圧ＣＶＤ法では、通常９０〜１２０ｇ／
ｌのＯ3 濃度（反応ガスに対し４〜５倍の量）で成膜を
行うが、最終チャンバー５n のみ独立のガス供給系より
１８０〜２５０ｇ／ｌと通常の２倍程度の量のＯ3 を投
入し図２のようにＢＰＳＧ膜４の表面層４n のみを緻密
化する。最終チャンバー５n のみＯ3 濃度を増加させる
理由は、実施例の様に著しくＯ3 濃度を増加させた場
合、成膜速度が極端に低下し、生産性を損なうためであ
る。
【００１５】次に図１（ｂ）に示すように、９００℃程
度の窒素雰囲気中で５〜３０分熱処理を行うことにより
ＢＰＳＧ膜４を流動させ、平坦化を完了する。本実施例
によれば、Ｏ3 濃度を上げることにより緻密化した最表
面層は、析出防止膜として機能することに加え、通常の
Ｏ3 濃度で成膜を行った場合と比較して熱処理中のＢＰ
ＳＧ膜表面からのＰ，Ｂの外方拡散が抑制されるため、
同一濃度で成膜を行った場合より平坦化形状に優れる。
度の窒素雰囲気中で５〜３０分熱処理を行うことにより
ＢＰＳＧ膜４を流動させ、平坦化を完了する。本実施例
によれば、Ｏ3 濃度を上げることにより緻密化した最表
面層は、析出防止膜として機能することに加え、通常の
Ｏ3 濃度で成膜を行った場合と比較して熱処理中のＢＰ
ＳＧ膜表面からのＰ，Ｂの外方拡散が抑制されるため、
同一濃度で成膜を行った場合より平坦化形状に優れる。
【００１６】本第１の実施例によれば、不純物の析出に
よる不良の低減に加え、平坦性の向上により、メタル配
線の層間膜段差部に於ける残渣によるショート不良の低
減、リソグラフィー工程でのフォーカス不良の低減等の
効果により、半導体装置の歩留りを従来より約２０％向
上させることが出来る。尚、好ましい表面層４n の厚さ
は１０ｎｍ以上である。
よる不良の低減に加え、平坦性の向上により、メタル配
線の層間膜段差部に於ける残渣によるショート不良の低
減、リソグラフィー工程でのフォーカス不良の低減等の
効果により、半導体装置の歩留りを従来より約２０％向
上させることが出来る。尚、好ましい表面層４n の厚さ
は１０ｎｍ以上である。
【００１７】上記第１の実施例では、９００℃の窒素雰
囲気中での熱処理を用いてリフローを行ったが、第２の
実施例では、８００〜９５０℃程度の低温リフローを行
う場合について説明する。低温リフローの為には燐・硼
素の不純物濃度合計が２５〜３０ｍｏｌ％以上が必要で
ある一方、ＢＰＳＧ膜の析出限界濃度は１８ｍｏｌ％程
度であるため通常の成膜方法では不純物析出を防止する
ことが出来ない。そこでＢＰＳＧ膜の表面層４n を、第
１の実施例より更に緻密化する必要性が生じる。
囲気中での熱処理を用いてリフローを行ったが、第２の
実施例では、８００〜９５０℃程度の低温リフローを行
う場合について説明する。低温リフローの為には燐・硼
素の不純物濃度合計が２５〜３０ｍｏｌ％以上が必要で
ある一方、ＢＰＳＧ膜の析出限界濃度は１８ｍｏｌ％程
度であるため通常の成膜方法では不純物析出を防止する
ことが出来ない。そこでＢＰＳＧ膜の表面層４n を、第
１の実施例より更に緻密化する必要性が生じる。
【００１８】まず図１（ａ）と同様に、ＴＥＯＳ−Ｏ3
系常圧ＣＶＤ法を用い、燐濃度５〜１０ｍｏｌ％，硼素
濃度２０〜２５ｍｏｌ％を添加したＢＰＳＧ膜を所望の
膜厚に成長させる。このとき第１の実施例と同様に、最
終チャンバー５n にのみ３００〜３５０ｇ／ｌ以上のＯ
3 を投入し、膜の最表層を緻密化する。その後に８００
〜８５０℃の窒素雰囲気中で５〜３０分熱処理を行い、
ＢＰＳＧを流動させ、平坦化を終了する。
系常圧ＣＶＤ法を用い、燐濃度５〜１０ｍｏｌ％，硼素
濃度２０〜２５ｍｏｌ％を添加したＢＰＳＧ膜を所望の
膜厚に成長させる。このとき第１の実施例と同様に、最
終チャンバー５n にのみ３００〜３５０ｇ／ｌ以上のＯ
3 を投入し、膜の最表層を緻密化する。その後に８００
〜８５０℃の窒素雰囲気中で５〜３０分熱処理を行い、
ＢＰＳＧを流動させ、平坦化を終了する。
【００１９】第２の実施例では、ＢとＰの高濃度化の効
果により、８００〜８５０℃の熱処理を用いても、第１
の実施例と同等の平坦化形状を得ることができる。更に
第２の実施例はリフローの低温化にも対応できる為、熱
履歴を短縮し、浅い拡散層の拡大防止にも効果を発揮で
きる。
果により、８００〜８５０℃の熱処理を用いても、第１
の実施例と同等の平坦化形状を得ることができる。更に
第２の実施例はリフローの低温化にも対応できる為、熱
履歴を短縮し、浅い拡散層の拡大防止にも効果を発揮で
きる。
【００２０】上記実施例に於いてはＢＰＳＧ成膜装置と
してＴＥＯＳ−Ｏ3 系常圧ＣＶＤ装置を用いたが、これ
は該装置が最も生産性に優れるため、今後層間絶縁膜
（ＢＰＳＧ）形成装置として主流となる点、また、装置
構成が複数チャンバーが可能であり、本発明の様な膜表
層のみの緻密化を行う場合、比較的容易にプロセスが制
御できる点による。本発明で目的とする膜表層の緻密化
が可能であれば他の装置を用いてもよく、反応ガスとし
てもシラン系ガスとプラズマ分解による活性化酸素等を
用いてもよい。
してＴＥＯＳ−Ｏ3 系常圧ＣＶＤ装置を用いたが、これ
は該装置が最も生産性に優れるため、今後層間絶縁膜
（ＢＰＳＧ）形成装置として主流となる点、また、装置
構成が複数チャンバーが可能であり、本発明の様な膜表
層のみの緻密化を行う場合、比較的容易にプロセスが制
御できる点による。本発明で目的とする膜表層の緻密化
が可能であれば他の装置を用いてもよく、反応ガスとし
てもシラン系ガスとプラズマ分解による活性化酸素等を
用いてもよい。
【００２１】
【発明の効果】以上説明したように本発明は、層間絶縁
膜として、ＢとＰを含む低融点の酸化シリコン膜を形成
し、その表面層を反応ガス内の活性酸素量を増大させて
緻密化した酸化シリコン膜とすることにより、平坦化の
為の熱処理を行っても不純物の析出はなく、しかもリフ
ロー性に優れた層間絶縁膜を有する半導体装置及びその
製造方法が得られるという効果がある。
膜として、ＢとＰを含む低融点の酸化シリコン膜を形成
し、その表面層を反応ガス内の活性酸素量を増大させて
緻密化した酸化シリコン膜とすることにより、平坦化の
為の熱処理を行っても不純物の析出はなく、しかもリフ
ロー性に優れた層間絶縁膜を有する半導体装置及びその
製造方法が得られるという効果がある。
【図１】本発明の第１の実施例を説明する為の半導体チ
ップの断面図。
ップの断面図。
【図２】図１における矢印Ａ部の拡大断面図。
【図３】実施例に用いるＣＶＤ装置の模式図。
【図４】従来例を説明する為の半導体チップの断面図。
１ 半導体基板 ２ ゲート酸化膜 ３ 回路パターン ４，４1 〜４n ＢＰＳＧ膜 ５1 〜５n 第１〜第ｎチャンバー ６ 酸化シリコン膜 １０ ウェハー
Claims (4)
- 【請求項１】 半導体基板上に形成された回路パターン
と、この回路パターン上に形成されたＢとＰを含む酸化
シリコン膜からなる層間絶縁膜とを有する半導体装置に
おいて、前記層間絶縁膜の表面層は酸素を多く含む緻密
化層から構成されていることを特徴とする半導体装置。 - 【請求項２】 回路パターンが形成された半導体基板上
に層間絶縁膜としてＣＶＤ法によりＢとＰを含む酸化シ
リコン膜を形成する半導体装置の製造方法において、前
記酸化膜の表面層のみを酸素を多く含む緻密化層とする
ことを特徴とする半導体装置の製造方法。 - 【請求項３】 ＣＶＤ法による酸化シリコン膜の成膜終
了直前に反応ガス内の活性酸素量を増大させ緻密化層を
形成する請求項２記載の半導体装置の製造方法。 - 【請求項４】 ＴＥＯＳ−Ｏ3 系の反応ガスを用いる請
求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3217795A JPH08227889A (ja) | 1995-02-21 | 1995-02-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3217795A JPH08227889A (ja) | 1995-02-21 | 1995-02-21 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08227889A true JPH08227889A (ja) | 1996-09-03 |
Family
ID=12351662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3217795A Pending JPH08227889A (ja) | 1995-02-21 | 1995-02-21 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08227889A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278231A (ja) * | 2009-05-28 | 2010-12-09 | Yamaha Corp | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0497527A (ja) * | 1990-08-16 | 1992-03-30 | Applied Materials Japan Kk | 析出発生防止方法 |
| JPH05218027A (ja) * | 1992-02-06 | 1993-08-27 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
1995
- 1995-02-21 JP JP3217795A patent/JPH08227889A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0497527A (ja) * | 1990-08-16 | 1992-03-30 | Applied Materials Japan Kk | 析出発生防止方法 |
| JPH05218027A (ja) * | 1992-02-06 | 1993-08-27 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278231A (ja) * | 2009-05-28 | 2010-12-09 | Yamaha Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08181210A (ja) | 半導体装置の製造方法 | |
| JP2000188332A (ja) | 半導体装置及びその製造方法 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| US5904558A (en) | Fabrication process of semiconductor device | |
| JPH0750295A (ja) | 半導体装置の製造方法 | |
| JPH08227889A (ja) | 半導体装置及びその製造方法 | |
| JP2001168098A (ja) | 半導体装置及びパターンデータ作成方法 | |
| JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JP3080809B2 (ja) | 半導体装置の製造方法 | |
| JP3339150B2 (ja) | 半導体装置の製造方法 | |
| JP3154730B2 (ja) | 薄膜処理方法及び装置 | |
| TWI869976B (zh) | 低ｋ材料與覆蓋層之間的黏附改善 | |
| JPH05299412A (ja) | 半導体装置のシリコン酸化膜の製造法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP3390890B2 (ja) | 半導体装置の製造方法 | |
| JP2001168100A (ja) | 半導体装置の製造方法 | |
| JPH05275424A (ja) | 半導体装置の製造方法 | |
| JPH09115901A (ja) | ＳｉＮｘ／ＰＳＧ積層構造の形成方法 | |
| JPH08181209A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JPH0817926A (ja) | 半導体装置の製造方法 | |
| JPH088336A (ja) | 半導体装置及びその製造方法 | |
| JPH08172090A (ja) | 半導体装置の製造方法 | |
| JPH09153490A (ja) | 半導体装置及びその製造方法 | |
| KR19980069303A (ko) | 평탄한 층간 절연막을 가진 반도체 디바이스 | |
| JPH05152280A (ja) | 半導体装置の製造方法 |