JPH0143458B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、半導体基板の主表面上に形成された
複数の半導体素子を個別の半導体小片に分割する
ためのグリツドラインを有する半導体装置に関す
るものである。

半導体基板（シリコンウエハ）の主表面上に半
導体素子（集積回路）を多数個形成する際、各ホ
トリソ工程毎に、半導体素子境界も格子状にパタ
ーンを形成しており、これをグリツドラインと称
している。

第１図は、白金シリサイドをオーミツクコンタ
クトに使用した従来の半導体装置のグリツドライ
ン近傍の断面図である。この図において、１は半
導体基板、２はフイールド酸化膜、３はパツシベ
ーシヨン用CVD膜、４は白金シリサイド層であ
る。この図においては、領域Ａが上述のグリツド
ラインに当る。

このグリツドラインの領域Ａは、通常、多数の
半導体素子を個別の半導体小片に分割することを
容易にするため、およびホトリソ処理に続く熱処
理で、マスク酸化膜と半導体基板との間に発生す
る熱ストレスを緩和するために、各ホトリソの度
毎に、マスク酸化膜を格子状に除去し半導体基板
の表面を露出させている。

したがつて、たとえば白金シリサイドでオーミ
ツクコンタクトを形成するような半導体装置にお
いては、コンタクトホトリソ工程で開孔した（半
導体基板表面を露出させた）グリツドラインの領
域Ａについても、白金シリサイド層形成の工程
で、第１図に示すように同時に白金シリサイド層
４が形成される。

このグリツドライン領域Ａの白金シリサイド層
４は、後に続く工程、たとえばフツ酸デイツプな
どで剥離を生じ易く、その剥離片は他のパターン
部分に付着する。したがつて、従来は上記剥離片
により回路のシヨートが発生して歩留りの低下を
招く欠点があつた。

そこで、第１図におけるグリツドラインの領域
Ａに、最後の熱処理工程で形成される熱酸化膜を
残しておくことにより、上記グリツドラインの領
域Ａに白金シリサイド層４が形成されないように
することが考えられている。

しかるに、この方法では、上述のマスク酸化膜
と半導体基板間に発生する熱ストレスで半導体基
板にそりを生じ、その後の工程で不都合が生じ
る。

この発明は上記の点に鑑みなされたもので、従
来の欠点を解決し得る新規なグリツドライン構造
を有する半導体装置を提供することを目的とす
る。

以下この発明の実施例を図面を参照して説明す
る。第２図はこの発明の実施例であつて、白金シ
リサイドをオーミツクコンタクトやシヨツトキー
コンタクトに使用した半導体装置を示す。この第
２図において、ａは特に上記半導体装置の平面図
である。この平面図においては、この発明を理解
し易いように、グリツドラインの領域Ａ以外の表
面全域を覆つている保護膜（第２図ｂにおける符
号１５に対応）を省略してある。一方、第２図ｂ
は第２図ａのｂ―ｂ線に沿つた断面図である。

さて、第２図ａ，ｂにおいて、１１は半導体基
板、１２はその上に形成された厚い酸化膜であ
る。この酸化膜１２は、一般にフイールド酸化膜
と呼称される。１３はグリツドラインをなす領域
Ａの半導体基板１１上に形成された比較的薄い酸
化膜である。また、１４は半導体基板１１と金属
との二元合金による白金シリサイド層である。こ
の白金シリサイド層１４は、上記グリツドライン
をなす領域Ａに隣接する近傍の半導体基板１１上
に位置し、上記グリツドラインに沿つて細長く、
しかも半導体基板１１の主表面上に形成される
各々の半導体素子（分割される各半導体小片とい
うこともできる）の周囲を包囲するようにグリツ
ドライン全域にわたつて延在している。１５は
CVD法によつて形成されたPSG（リンシリケート
ガラス）などの保護膜である。この保護膜１５
は、グリツドラインの領域Ａ以外の表面全域を覆
つている。したがつて、上記白金シリサイド層１
４上は保護膜１５で覆われている。

以上のような半導体装置は、第３図ないし第５
図を参照して述べる以下のような製造方法により
製造される。第３図は、すべての拡散工程が終了
し、コンタクトホトリソ直前の状態の断面図であ
る。この図において、第２図と同様に１１は半導
体基板、１２は厚い酸化膜、１３はグリツドライ
ンをなす領域Ａに形成された比較的薄い酸化膜で
あるが、この比較的薄い酸化膜１３は、半導体基
板１１に形成される図示しない不純物拡散領域形
成時に同時に形成された酸化膜であり、この比較
的薄い酸化膜１３により半導体基板１１は僅かな
がらそりを生じる。

次に、第４図において、コンタクトホトリソ工
程が終了した状態を示す。このホトリソ工程で、
グリツドラインに隣接する近傍の両側に上記グリ
ツドラインに沿つて細長く、しかも半導体基板１
１上の各半導体素子の周囲を包囲するようにグリ
ツドライン全域にわたつて延在する開孔２１を形
成する。この開孔２１により半導体基板１１のそ
りは修復する。

次に、開孔２１を含む全面に電極材料である金
属層、たとえば白金を被着し熱処理をする。する
と、半導体基板１１上に被着された白金はシリコ
ンとの二元合金を形成し、白金のエツチヤントで
は除去されずに第５図に示すように白金シリサイ
ド層１４として残存する。

次に、半導体基板１１上の白金シリサイド層１
４および酸化膜１２，１３上全面に図示しないが
保護膜としてたとえばPSG膜を形成し、図示し
ないフオトマスクでグリツドライン上のPSG膜
を除去することにより、第２図に示した半導体装
置を得る。

以上説明したように実施例の半導体装置では、
剥離し易い白金シリサイド層１４が保護膜１５で
覆われており、以後の工程においてフツ化水素な
どのエツチング液に白金シリサイド層１４がさら
されることがなくなる。したがつて、白金シリサ
イド層の剥離が生じ、その剥離片により回路のシ
ヨートが生じて歩留りが低下することがなくなる
利点がある。

また、グリツドラインの領域Ａは比較的薄い酸
化膜１３のみで、この領域Ａに白金シリサイド層
は存在しない。したがつて、スクライブ断面に白
金シリサイド層が残らず、スクライブ残りによる
細線状のはがれが生じないという利点がある。

さらに、上述製造方法から明らかなように半導
体基板１１のそりがなくなる利点がある。

また、グリツドライン領域Ａ以外の表面全域が
保護膜１５で覆われることにより厚い酸化膜１２
の端が保護膜１５で覆われるようになり、さらに
その酸化膜１２が白金シリサイド層１４でグリツ
ドライン領域Ａの比較的薄い酸化膜１３と分離さ
れるので、半導体素子各々の端よりの水分の浸入
を防ぎ、耐湿性の向上も期待できる利点がある。

なお、上記実施例では、金属層が白金シリサイ
ド層である場合について説明したが、金属層が他
の高融点金属（たとえばTi、Ｗ、Mo、Pd）もし
くはそれとのシリサイド層である場合にもこの発
明を適用できる。さらに、この発明は多層配線、
一層配線の別なく適用できる。

以上詳述したように、この発明の半導体装置は
グリツドライン全体の半導体基板主表面上に比較
的薄い酸化膜のみを有するとともに、上記グリツ
ドラインに隣接する近傍の上記半導体基板上に、
グリツドラインに沿つて長く延在する高融点金属
あるいはそれの珪化物からなる金属層を有し、さ
らにこの金属層上に保護膜を有することにより、
金属層の剥離および半導体基板のそりを防止し、
さらにはスクライブ残りによる細線状のはがれを
なくすことができる。

【図面の簡単な説明】

第１図は従来の半導体装置を示す断面図、第２
図ａおよびｂはこの発明の半導体装置の実施例を
示す平面図および断面図、第３図ないし第５図は
第２図の半導体装置の製造方法を説明するために
示した断面図である。 １１……半導体基板、１２……厚い酸化膜、１
３……比較的薄い酸化膜、１４……白金シリサイ
ド層、１５……保護膜。

Claims (1)

【特許請求の範囲】
1. １ 半導体基板の主表面上に形成された複数の半
   導体素子を個別の半導体小片に分割するために上
   記基板の所定個所に分割用のグリツドラインを有
   し、かつ高融点金属あるいは高融点金属の珪化物
   を前記半導体素子とのオーミツク接触に用いる半
   導体装置において、上記グリツドラインは、全体
   が、上記半導体基板の主表面に形成された比較的
   薄い酸化膜のみからなり、かつこのグリツドライ
   ンに隣接する近傍の上記半導体基板上には、分割
   される半導体小片の周囲を包囲するようにグリツ
   ドライン全域に沿つて細長く延在する高融点金属
   もしくは高融点金属の珪化物よりなる金属層が前
   記基板表面に接して設けられ、かつ、この金属層
   はその上に保護膜を有することを特徴とする半導
   体装置。