JPH0823072A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0823072A JPH0823072A JP15723394A JP15723394A JPH0823072A JP H0823072 A JPH0823072 A JP H0823072A JP 15723394 A JP15723394 A JP 15723394A JP 15723394 A JP15723394 A JP 15723394A JP H0823072 A JPH0823072 A JP H0823072A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion resistance
- semiconductor
- semiconductor device
- resistor
- surrounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 少なくとも2個の抵抗が相互に接続された回
路を有する半導体装置に関し、各抵抗の端子の電位によ
って各抵抗の相対比が変化しないように構成されている
半導体装置を提供することを目的とする。 【構成】 少なくとも2個の抵抗が相互に接続されてい
る回路を有する半導体装置において、抵抗の非接続端の
端子は、抵抗を構成する拡散抵抗部2とこの拡散抵抗部
2を包囲する半導体部3との双方に接続されており、抵
抗の接続部の端子は、接続される双方の抵抗の拡散抵抗
部2に接続されており、接続される双方の抵抗の拡散抵
抗部2を包囲する半導体部3は相互に接続されている
が、抵抗の接続部の端子とは分離されているように構成
される。
路を有する半導体装置に関し、各抵抗の端子の電位によ
って各抵抗の相対比が変化しないように構成されている
半導体装置を提供することを目的とする。 【構成】 少なくとも2個の抵抗が相互に接続されてい
る回路を有する半導体装置において、抵抗の非接続端の
端子は、抵抗を構成する拡散抵抗部2とこの拡散抵抗部
2を包囲する半導体部3との双方に接続されており、抵
抗の接続部の端子は、接続される双方の抵抗の拡散抵抗
部2に接続されており、接続される双方の抵抗の拡散抵
抗部2を包囲する半導体部3は相互に接続されている
が、抵抗の接続部の端子とは分離されているように構成
される。
Description
【0001】
【産業上の利用分野】本発明は、少なくとも2個の抵抗
が相互に接続された回路を有する半導体装置に関する。
が相互に接続された回路を有する半導体装置に関する。
【0002】近年、アナログ・デジタル混載LSIの応
用の拡大に伴い、アナログ回路の高精度化・低歪み特性
化が要求されている。そのため、複数の抵抗の相対比を
精度よく作成することが求められている。すなわち、抵
抗の端子の電圧の変化によって複数の抵抗の相対比が変
化しないものを作成することが求められている。
用の拡大に伴い、アナログ回路の高精度化・低歪み特性
化が要求されている。そのため、複数の抵抗の相対比を
精度よく作成することが求められている。すなわち、抵
抗の端子の電圧の変化によって複数の抵抗の相対比が変
化しないものを作成することが求められている。
【0003】
【従来の技術】図9と図10とに、半導体装置上に形成
された2個の抵抗が相互に接続されている状態を示す。
図9(a)と図10(a)は断面図を示し、図9(b)
と図10(b)は平面図を示す。これらの図において、
2は拡散抵抗部であり、3は拡散抵抗部2を包囲する半
導体部である。拡散抵抗部2を包囲する半導体部3は、
図9においては、ウエル構造とすることによって分離さ
れており、また、図10においては、底面に形成された
絶縁層6と側壁に形成された反対導電型の拡散層7とに
よって分離されている。
された2個の抵抗が相互に接続されている状態を示す。
図9(a)と図10(a)は断面図を示し、図9(b)
と図10(b)は平面図を示す。これらの図において、
2は拡散抵抗部であり、3は拡散抵抗部2を包囲する半
導体部である。拡散抵抗部2を包囲する半導体部3は、
図9においては、ウエル構造とすることによって分離さ
れており、また、図10においては、底面に形成された
絶縁層6と側壁に形成された反対導電型の拡散層7とに
よって分離されている。
【0004】2個の抵抗が相互に接続されていない非接
続端に設けられる端子A・Cは、いずれの端子も拡散抵
抗部2のコンタクト4と拡散抵抗部2を包囲する半導体
部3のコンタクト5とに接続されており、また、2個の
抵抗が相互に接続される接続部に設けられる端子Bは、
2個の抵抗の拡散抵抗部2のコンタクト4と拡散抵抗部
2を包囲する半導体部3のコンタクト5とにそれぞれ接
続されている。
続端に設けられる端子A・Cは、いずれの端子も拡散抵
抗部2のコンタクト4と拡散抵抗部2を包囲する半導体
部3のコンタクト5とに接続されており、また、2個の
抵抗が相互に接続される接続部に設けられる端子Bは、
2個の抵抗の拡散抵抗部2のコンタクト4と拡散抵抗部
2を包囲する半導体部3のコンタクト5とにそれぞれ接
続されている。
【0005】これを回路図で示すと図12のようにな
る。
る。
【0006】
【発明が解決しようとする課題】図9において、例えば
端子Aに0V、端子Cに5Vの電圧が印加されると、端
子A・B間及び端子B・C間の拡散抵抗部2を包囲する
半導体部3に電位勾配が発生する。その結果、拡散抵抗
部2を包囲する半導体部3と半導体層1との間に電位差
が発生するが、この電位差は端子A側では小さく、端子
C側では大きくなる。そのため、拡散抵抗部2を包囲す
る半導体部3の半導体層1との接合面に発生する空乏層
の幅は端子A側で小さく、端子C側で大きくなる。この
結果、端子B・C間の拡散抵抗部2を包囲する半導体部
3の抵抗は端子A・B間の拡散抵抗部2を包囲する半導
体部3の抵抗より大きくなる。図12に示す回路図にお
いて、二つの拡散抵抗部2を包囲する半導体部3の抵抗
値が相違すると、たとえ二つの拡散抵抗部2の抵抗が等
しくても、端子A・B間と端子B・C間の抵抗の相対比
は変化する。
端子Aに0V、端子Cに5Vの電圧が印加されると、端
子A・B間及び端子B・C間の拡散抵抗部2を包囲する
半導体部3に電位勾配が発生する。その結果、拡散抵抗
部2を包囲する半導体部3と半導体層1との間に電位差
が発生するが、この電位差は端子A側では小さく、端子
C側では大きくなる。そのため、拡散抵抗部2を包囲す
る半導体部3の半導体層1との接合面に発生する空乏層
の幅は端子A側で小さく、端子C側で大きくなる。この
結果、端子B・C間の拡散抵抗部2を包囲する半導体部
3の抵抗は端子A・B間の拡散抵抗部2を包囲する半導
体部3の抵抗より大きくなる。図12に示す回路図にお
いて、二つの拡散抵抗部2を包囲する半導体部3の抵抗
値が相違すると、たとえ二つの拡散抵抗部2の抵抗が等
しくても、端子A・B間と端子B・C間の抵抗の相対比
は変化する。
【0007】図10においても同様であり、拡散抵抗部
2を包囲する半導体部3と分離用の反対導電型の拡散層
7との接合面の空乏層の幅が電位勾配に対応して不等に
変化し、端子A・B間と端子B・C間の拡散抵抗部2を
包囲する半導体部3の抵抗が相違する。その結果、図9
の場合と同様に端子A・B間と端子B・C間の抵抗の相
対比が変化する。
2を包囲する半導体部3と分離用の反対導電型の拡散層
7との接合面の空乏層の幅が電位勾配に対応して不等に
変化し、端子A・B間と端子B・C間の拡散抵抗部2を
包囲する半導体部3の抵抗が相違する。その結果、図9
の場合と同様に端子A・B間と端子B・C間の抵抗の相
対比が変化する。
【0008】本発明の目的は、この欠点を解消すること
にあり、複数の抵抗を接続した回路を有する半導体装置
において、各抵抗の端子の電位によって各抵抗の相対比
が変化しないように構成されている半導体装置を提供す
ることにある。
にあり、複数の抵抗を接続した回路を有する半導体装置
において、各抵抗の端子の電位によって各抵抗の相対比
が変化しないように構成されている半導体装置を提供す
ることにある。
【0009】
【課題を解決するための手段】上記の目的は、少なくと
も2個の抵抗が相互に接続されている回路を有する半導
体装置において、前記の抵抗の非接続端の端子は、前記
の抵抗を構成する拡散抵抗部2とこの拡散抵抗部2を包
囲する半導体部3との双方に接続されており、前記の抵
抗の接続部の端子は、接続される双方の抵抗の拡散抵抗
部2に接続されており、前記の接続される双方の抵抗の
前記の拡散抵抗部2を包囲する半導体部3は相互に接続
されるが、前記の抵抗の接続部の端子とは分離されてい
る半導体装置によって達成される。なお、前記の拡散抵
抗部2を包囲する半導体部3は、電気的に任意の電位が
与えられるように他の半導体部から分離されていること
が好ましく、その方法としては、前記の拡散抵抗部2を
包囲する半導体部3を、前記の拡散抵抗部2の導電型と
反対の導電型を有するウエル構造にするか、または、底
面を絶縁層6により分離し、側面を前記の拡散抵抗部2
を包囲する半導体部3の導電型と反対の導電型を有する
拡散層7により分離するとよい。
も2個の抵抗が相互に接続されている回路を有する半導
体装置において、前記の抵抗の非接続端の端子は、前記
の抵抗を構成する拡散抵抗部2とこの拡散抵抗部2を包
囲する半導体部3との双方に接続されており、前記の抵
抗の接続部の端子は、接続される双方の抵抗の拡散抵抗
部2に接続されており、前記の接続される双方の抵抗の
前記の拡散抵抗部2を包囲する半導体部3は相互に接続
されるが、前記の抵抗の接続部の端子とは分離されてい
る半導体装置によって達成される。なお、前記の拡散抵
抗部2を包囲する半導体部3は、電気的に任意の電位が
与えられるように他の半導体部から分離されていること
が好ましく、その方法としては、前記の拡散抵抗部2を
包囲する半導体部3を、前記の拡散抵抗部2の導電型と
反対の導電型を有するウエル構造にするか、または、底
面を絶縁層6により分離し、側面を前記の拡散抵抗部2
を包囲する半導体部3の導電型と反対の導電型を有する
拡散層7により分離するとよい。
【0010】なお、前記の少なくとも2個の拡散抵抗部
が一つの半導体部に包囲されている構造でもよく、ま
た、前記の少なくとも2個の拡散抵抗部が一体に形成さ
れ、この一体に形成された拡散抵抗部から少なくとも3
個の端子が取り出されている構造でもよく、また、前記
の少なくとも2個の拡散抵抗部がこの拡散抵抗部を包囲
する半導体部に形成された二つのコンタクト間を結ぶ線
と交叉する方向に併設されている構造でもよく、さらに
また、前記の拡散抵抗部が、屈曲部よりなり、この拡散
抵抗部を包囲する半導体部に形成された二つのコンタク
ト間に発生する電位勾配と同じ方向に電位勾配が発生す
るように屈曲されている構造でもよい。
が一つの半導体部に包囲されている構造でもよく、ま
た、前記の少なくとも2個の拡散抵抗部が一体に形成さ
れ、この一体に形成された拡散抵抗部から少なくとも3
個の端子が取り出されている構造でもよく、また、前記
の少なくとも2個の拡散抵抗部がこの拡散抵抗部を包囲
する半導体部に形成された二つのコンタクト間を結ぶ線
と交叉する方向に併設されている構造でもよく、さらに
また、前記の拡散抵抗部が、屈曲部よりなり、この拡散
抵抗部を包囲する半導体部に形成された二つのコンタク
ト間に発生する電位勾配と同じ方向に電位勾配が発生す
るように屈曲されている構造でもよい。
【0011】
【作用】図1と図2とにおいて、端子A・C間に電圧が
印加された場合、拡散抵抗部2と拡散抵抗部2を包囲す
る半導体部3とにほゞ同じような電位勾配が発生するの
で、拡散抵抗部2と拡散抵抗部2を包囲する半導体部3
との接合面においては全領域にわたって電位差が殆ど発
生しない。したがって、この接合面の空乏層幅も全領域
にわたって殆ど変化しないので、拡散抵抗部2の抵抗値
は電圧が印加されてもほゞ一定に保たれる。一方、拡散
抵抗部2を包囲する半導体部3の抵抗値は従来例で述べ
たように、端子A・C間に印加される電圧によって変化
するが、拡散抵抗部2を包囲する半導体部3を相互に接
続する配線は図11に示すように端子Bに接続されてい
ないので、拡散抵抗部2を包囲する半導体部3の抵抗値
がたとえ変化しても端子A・B間と端子B・C間の抵抗
相対比に影響を与えることがなく、相対比は一定に保た
れる。
印加された場合、拡散抵抗部2と拡散抵抗部2を包囲す
る半導体部3とにほゞ同じような電位勾配が発生するの
で、拡散抵抗部2と拡散抵抗部2を包囲する半導体部3
との接合面においては全領域にわたって電位差が殆ど発
生しない。したがって、この接合面の空乏層幅も全領域
にわたって殆ど変化しないので、拡散抵抗部2の抵抗値
は電圧が印加されてもほゞ一定に保たれる。一方、拡散
抵抗部2を包囲する半導体部3の抵抗値は従来例で述べ
たように、端子A・C間に印加される電圧によって変化
するが、拡散抵抗部2を包囲する半導体部3を相互に接
続する配線は図11に示すように端子Bに接続されてい
ないので、拡散抵抗部2を包囲する半導体部3の抵抗値
がたとえ変化しても端子A・B間と端子B・C間の抵抗
相対比に影響を与えることがなく、相対比は一定に保た
れる。
【0012】
【実施例】以下、図面を参照して、本発明の八つの実施
例に係る抵抗の形状について説明する。
例に係る抵抗の形状について説明する。
【0013】第1例 図1参照 図1(a)は断面図であり、図1(b)は平面図であ
る。図において、1は例えばp型半導体層であり、2は
p型拡散抵抗部であり、3は拡散抵抗部2を包囲する半
導体部であり、n型ウエルよりなっている。4はp型拡
散抵抗部2に形成されたコンタクトであり、5はn型ウ
エル3に形成されたコンタクトであり、8は配線であ
る。
る。図において、1は例えばp型半導体層であり、2は
p型拡散抵抗部であり、3は拡散抵抗部2を包囲する半
導体部であり、n型ウエルよりなっている。4はp型拡
散抵抗部2に形成されたコンタクトであり、5はn型ウ
エル3に形成されたコンタクトであり、8は配線であ
る。
【0014】両端部の端子A・Cはそれぞれ配線8を介
してp型拡散抵抗部2のコンタクト4とn型ウエル3の
コンタクト5とに接続され、中央の接続部の端子Bは、
配線8を介して左右二つのp型拡散抵抗部2のコンタク
ト4に接続されている。中央の接続部において、拡散抵
抗部2を包囲する二つの半導体部3のコンタクト5は配
線8を介して相互に接続されているが、端子Bとは分離
されている。
してp型拡散抵抗部2のコンタクト4とn型ウエル3の
コンタクト5とに接続され、中央の接続部の端子Bは、
配線8を介して左右二つのp型拡散抵抗部2のコンタク
ト4に接続されている。中央の接続部において、拡散抵
抗部2を包囲する二つの半導体部3のコンタクト5は配
線8を介して相互に接続されているが、端子Bとは分離
されている。
【0015】第2例 図2参照 図2(a)は断面図であり、図2(b)は平面図であ
る。図において、2は拡散抵抗部であり、3は拡散抵抗
部2を包囲する半導体部であり、6は絶縁層であり、7
は拡散抵抗部2を包囲する半導体部3と反対の導電型を
有する分離用拡散層である。配線の接続は第1例と同一
である。
る。図において、2は拡散抵抗部であり、3は拡散抵抗
部2を包囲する半導体部であり、6は絶縁層であり、7
は拡散抵抗部2を包囲する半導体部3と反対の導電型を
有する分離用拡散層である。配線の接続は第1例と同一
である。
【0016】第3例 図3参照 図3(a)は断面図であり、図3(b)は平面図であ
る。第1例における2個のウエル3を合体させて1個の
ウエル3とし、その中に2個の拡散抵抗部2を形成した
ものである。
る。第1例における2個のウエル3を合体させて1個の
ウエル3とし、その中に2個の拡散抵抗部2を形成した
ものである。
【0017】第4例 図4参照 図4(a)は断面図であり、図4(b)は平面図であ
る。第3例における2個の拡散抵抗部2を合体して1個
とし、1個の拡散抵抗部2に端子A・B・Cにそれぞれ
接続する3個のコンタクト4を形成したものである。
る。第3例における2個の拡散抵抗部2を合体して1個
とし、1個の拡散抵抗部2に端子A・B・Cにそれぞれ
接続する3個のコンタクト4を形成したものである。
【0018】第5例 図5参照 図5(a)は断面図であり、図5(b)は平面図であ
る。第2例における2個の拡散抵抗部2を合体して1個
に形成し、1個の拡散抵抗部2に端子A・B・Cにそれ
ぞれ接続する3個のコンタクト4を形成したものであ
る。
る。第2例における2個の拡散抵抗部2を合体して1個
に形成し、1個の拡散抵抗部2に端子A・B・Cにそれ
ぞれ接続する3個のコンタクト4を形成したものであ
る。
【0019】第6例 図6参照 1個のウエル3内に複数(この図では5個)の拡散抵抗
部2が形成され、これらの拡散抵抗部2はウエル3に設
けられた2個のコンタクト5を結ぶ線と交わる方向、こ
の例においては直交する方向に併設されている。
部2が形成され、これらの拡散抵抗部2はウエル3に設
けられた2個のコンタクト5を結ぶ線と交わる方向、こ
の例においては直交する方向に併設されている。
【0020】第7例 図7参照 1個のウエル3内に拡散抵抗部2が屈曲して形成されて
いる。この屈曲部に発生する電位の勾配がウエル3に形
成された2個のコンタクト5間に発生する電位の勾配と
反対方向になるような部位が発生しないように屈曲部が
形成されている。
いる。この屈曲部に発生する電位の勾配がウエル3に形
成された2個のコンタクト5間に発生する電位の勾配と
反対方向になるような部位が発生しないように屈曲部が
形成されている。
【0021】第8例 図8参照 本発明に係る抵抗を反転アンプに応用した場合の回路図
を図8に示す。図において、2は拡散抵抗部の抵抗であ
り、3は拡散抵抗部2を包囲する半導体部の抵抗であ
り、分圧点Pの分圧比は常に一定に保たれる。
を図8に示す。図において、2は拡散抵抗部の抵抗であ
り、3は拡散抵抗部2を包囲する半導体部の抵抗であ
り、分圧点Pの分圧比は常に一定に保たれる。
【0022】
【発明の効果】以上説明したとおり、本発明に係る半導
体装置においては、二つの抵抗を相互に接続する接続部
においては、拡散抵抗部同士と拡散抵抗部を包囲する半
導体部同士とをそれぞれ別々に接続し、拡散抵抗部の接
続配線のみから端子を取り出しているので、各端子の電
位が変化しても各抵抗の抵抗比が変化することがなくな
って、精度の高い抵抗比を得ることができ、半導体装置
におけるアナログ回路の高精度化、低歪み化に寄与する
ところが大きい。
体装置においては、二つの抵抗を相互に接続する接続部
においては、拡散抵抗部同士と拡散抵抗部を包囲する半
導体部同士とをそれぞれ別々に接続し、拡散抵抗部の接
続配線のみから端子を取り出しているので、各端子の電
位が変化しても各抵抗の抵抗比が変化することがなくな
って、精度の高い抵抗比を得ることができ、半導体装置
におけるアナログ回路の高精度化、低歪み化に寄与する
ところが大きい。
【図1】本発明の第1実施例に係る抵抗の構成図であ
る。
る。
【図2】本発明の第2実施例に係る抵抗の構成図であ
る。
る。
【図3】本発明の第3実施例に係る抵抗の構成図であ
る。
る。
【図4】本発明の第4実施例に係る抵抗の構成図であ
る。
る。
【図5】本発明の第5実施例に係る抵抗の構成図であ
る。
る。
【図6】本発明の第6実施例に係る抵抗の構成図であ
る。
る。
【図7】本発明の第7実施例に係る抵抗の構成図であ
る。
る。
【図8】本発明に係る抵抗を反転アンプに応用した場合
の回路図である。
の回路図である。
【図9】従来技術に係る抵抗の構成図である。
【図10】従来技術に係る抵抗の構成図である。
【図11】本発明に係る抵抗の回路図である。
【図12】従来技術に係る抵抗の回路図である。
1 半導体層 2 拡散抵抗部 3 拡散抵抗部を包囲する半導体部 4 拡散抵抗部に形成されたコンタクト 5 拡散抵抗部を包囲する半導体部に形成されたコン
タクト 6 絶縁層 7 分離用拡散層 8 配線
タクト 6 絶縁層 7 分離用拡散層 8 配線
Claims (8)
- 【請求項1】 少なくとも2個の抵抗が相互に接続され
てなる回路を有する半導体装置において、 前記抵抗の非接続端の端子は、前記抵抗を構成する拡散
抵抗部と該拡散抵抗部を包囲する半導体部との双方に接
続されてなり、 前記抵抗の接続部の端子は、接続される双方の抵抗の拡
散抵抗部に接続されてなり、 前記接続される双方の抵抗の前記拡散抵抗部を包囲する
半導体部は相互に接続され、前記抵抗の接続部の端子と
は分離されてなることを特徴とする半導体装置。 - 【請求項2】 前記拡散抵抗部を包囲する半導体部は、
電気的に任意の電位が与えられるように他の半導体部か
ら分離されてなることを特徴とする請求項1記載の半導
体装置。 - 【請求項3】 前記拡散抵抗部を包囲する半導体部は、
前記拡散抵抗部の導電型と反対の導電型を有するウエル
よりなることを特徴とする請求項2記載の半導体装置。 - 【請求項4】 前記拡散抵抗部を包囲する半導体部は、
底面が絶縁層により分離され、側面が前記拡散抵抗部を
包囲する半導体部の導電型と反対の導電型を有する拡散
層により分離されてなることを特徴とする請求項2記載
の半導体装置。 - 【請求項5】 前記少なくとも2個の拡散抵抗部が一つ
の半導体部に包囲されてなることを特徴とする請求項
1、2、3、または、4記載の半導体装置。 - 【請求項6】 前記少なくとも2個の拡散抵抗部が一体
に形成され、該一体に形成された拡散抵抗部から少なく
とも3個の端子が取り出されてなることを特徴とする請
求項1、2、3、または、4記載の半導体装置。 - 【請求項7】 前記少なくとも2個の拡散抵抗部が該拡
散抵抗部を包囲する半導体部に形成された二つのコンタ
クト間を結ぶ線と交叉する方向に併設されてなることを
特徴とする請求項1、2、3、4、または、5記載の半
導体装置。 - 【請求項8】 前記拡散抵抗部が、屈曲部よりなり、該
拡散抵抗部を包囲する半導体部に形成された二つのコン
タクト間に発生する電位勾配と同じ方向に電位勾配が発
生するように屈曲されてなることを特徴とする請求項
1、2、3、4、または、6記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15723394A JPH0823072A (ja) | 1994-07-08 | 1994-07-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15723394A JPH0823072A (ja) | 1994-07-08 | 1994-07-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0823072A true JPH0823072A (ja) | 1996-01-23 |
Family
ID=15645153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15723394A Pending JPH0823072A (ja) | 1994-07-08 | 1994-07-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823072A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007287899A (ja) * | 2006-04-17 | 2007-11-01 | Oki Electric Ind Co Ltd | 半導体装置 |
| EP3174096A1 (en) * | 2015-11-27 | 2017-05-31 | Nxp B.V. | Diffused resistor |
| US11709517B2 (en) | 2020-03-12 | 2023-07-25 | Nxp Usa, Inc. | Bias current generator circuit |
-
1994
- 1994-07-08 JP JP15723394A patent/JPH0823072A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007287899A (ja) * | 2006-04-17 | 2007-11-01 | Oki Electric Ind Co Ltd | 半導体装置 |
| EP3174096A1 (en) * | 2015-11-27 | 2017-05-31 | Nxp B.V. | Diffused resistor |
| US11709517B2 (en) | 2020-03-12 | 2023-07-25 | Nxp Usa, Inc. | Bias current generator circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3666995A (en) | Integrated semiconductor device | |
| US4215333A (en) | Resistor termination | |
| EP0017919A1 (en) | Diffused resistor | |
| JPH0294580A (ja) | ホール素子 | |
| US4890191A (en) | Integrated circuits | |
| JPH0823072A (ja) | 半導体装置 | |
| US5257005A (en) | Small value precision integrated circuit resistors | |
| US4223335A (en) | Semiconductor device body having identical isolated composite resistor regions | |
| JPS62130551A (ja) | 集積回路 | |
| JP2872006B2 (ja) | 半導体装置 | |
| JPH02304964A (ja) | 半導体集積回路装置 | |
| JPH027553A (ja) | 半導体集積回路装置 | |
| US20020033518A1 (en) | Integrated circuit resistor structure | |
| EP0881684A1 (en) | Integrated circuit resistor structure | |
| JPS6412103B2 (ja) | ||
| JPH084092B2 (ja) | 半導体装置 | |
| US7049698B1 (en) | Semiconductor integrated circuit having transistor with reduced resistance | |
| JPS5812343A (ja) | 半導体装置 | |
| JPS6112691Y2 (ja) | ||
| JPS59229856A (ja) | 抵抗回路 | |
| JPS60244058A (ja) | 半導体集積回路装置 | |
| JP2982435B2 (ja) | 抵抗器 | |
| JPH0331017B2 (ja) | ||
| JPS6248903B2 (ja) | ||
| JPS61101048A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030909 |