JPS6248903B2 - - Google Patents
Info
- Publication number
- JPS6248903B2 JPS6248903B2 JP54124586A JP12458679A JPS6248903B2 JP S6248903 B2 JPS6248903 B2 JP S6248903B2 JP 54124586 A JP54124586 A JP 54124586A JP 12458679 A JP12458679 A JP 12458679A JP S6248903 B2 JPS6248903 B2 JP S6248903B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- semiconductor integrated
- equation
- resistance layer
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積装置における温度補償回路
装置に関する。
装置に関する。
半導体集積装置においては、各回路素子、例え
ばトランジスタに対して動作上必要な所定のバイ
アス電位を与えるべく電圧供給回路や、電流供給
回路が設けられている。かかるバイアス供給回路
によつて各回路素子を安定に動作させるために
は、必要に応じて温度依存性の度合を設定しなけ
ればならない。
ばトランジスタに対して動作上必要な所定のバイ
アス電位を与えるべく電圧供給回路や、電流供給
回路が設けられている。かかるバイアス供給回路
によつて各回路素子を安定に動作させるために
は、必要に応じて温度依存性の度合を設定しなけ
ればならない。
先ず第１図に示す如き定電圧回路について検討
するに、この場合トランジスタQ3のベースバイ
アス回路にベース及びコレクタを直結してなるト
ランジスタQ1及びQ2を接続してダイオードとし
て動作させる。しかるに半導体集積装置の製造
上、トランジスタQ1，Q2及びQ3としてほぼ同一
特性のものを作ることができる。従つてそのベー
ス、エミツタ間の順方向電圧をＶFとすれば、ト
ランジスタQ3のエミツタから導出された出力端
子に供給される定電圧出力V0は、 V0＝Ｒ２／Ｒ１＋Ｒ２（ＶCC−2VF）＋ＶF ……(1) となる。ただし、トランジスタQ3のベース電流
はベースバイアス抵抗R1，R2に流れる電流と比
較して十分小さく無視できるものとし、ＶCCは電
源電圧である。
するに、この場合トランジスタQ3のベースバイ
アス回路にベース及びコレクタを直結してなるト
ランジスタQ1及びQ2を接続してダイオードとし
て動作させる。しかるに半導体集積装置の製造
上、トランジスタQ1，Q2及びQ3としてほぼ同一
特性のものを作ることができる。従つてそのベー
ス、エミツタ間の順方向電圧をＶFとすれば、ト
ランジスタQ3のエミツタから導出された出力端
子に供給される定電圧出力V0は、 V0＝Ｒ２／Ｒ１＋Ｒ２（ＶCC−2VF）＋ＶF ……(1) となる。ただし、トランジスタQ3のベース電流
はベースバイアス抵抗R1，R2に流れる電流と比
較して十分小さく無視できるものとし、ＶCCは電
源電圧である。
第１図の回路を半導体集積装置上に構成した場
合に、各素子の温度依存性を考えてみると、抵抗
R1，R2の温度変化に対する抵抗値の変化は互い
にほぼ等しいと考えられるので、(1)式において抵
抗値の比で表わされている項は温度依存性がほと
んどないとしても良い。従つて(1)式において定電
圧出力V0の温度依存性は、トランジスタQ1，Q2
及びQ3の順方向電圧ＶFの温度依存性によつて決
まることになる。
合に、各素子の温度依存性を考えてみると、抵抗
R1，R2の温度変化に対する抵抗値の変化は互い
にほぼ等しいと考えられるので、(1)式において抵
抗値の比で表わされている項は温度依存性がほと
んどないとしても良い。従つて(1)式において定電
圧出力V0の温度依存性は、トランジスタQ1，Q2
及びQ3の順方向電圧ＶFの温度依存性によつて決
まることになる。
この観点から(1)式を変形して
V0＝Ｒ２／Ｒ１＋Ｒ２ＶCC＋（１−２Ｒ２／Ｒ１＋Ｒ
２）ＶF……(2) と表現し、順方向電圧ＶFの項の係数が零になる
ように抵抗R1，R2をR1＝R2に選定し、これによ
り全体として定電圧出力V0の温度依存性をなく
すように従来から工夫がされている。
２）ＶF……(2) と表現し、順方向電圧ＶFの項の係数が零になる
ように抵抗R1，R2をR1＝R2に選定し、これによ
り全体として定電圧出力V0の温度依存性をなく
すように従来から工夫がされている。
しかしこのようにすると、定電圧出力電圧V0
が V0＝１／２ＶCC ……(3) に一律に決つてしまうため、温度係数と出力電圧
とを必要に応じて任意に設定できず、結局この回
路を実際に使用するにつき大きな制限がある。
が V0＝１／２ＶCC ……(3) に一律に決つてしまうため、温度係数と出力電圧
とを必要に応じて任意に設定できず、結局この回
路を実際に使用するにつき大きな制限がある。
また上述の(1)式は、理論上トランジスタQ1，
Q2及びQ3の順方向電圧ＶFが互いにほぼ等しいと
いう条件の下に求めたものであるが、実際には各
トランジスタの順方向電圧ＶFの温度係数は流れ
る電流の大きさに応じて決まる。しかるにトラン
ジスタQ1〜Q3のうち、トランジスタQ3に流れる
電流は負荷を駆動するための必要から値が大きい
ため、実際上完全な温度補償が実現できない問題
がある。
Q2及びQ3の順方向電圧ＶFが互いにほぼ等しいと
いう条件の下に求めたものであるが、実際には各
トランジスタの順方向電圧ＶFの温度係数は流れ
る電流の大きさに応じて決まる。しかるにトラン
ジスタQ1〜Q3のうち、トランジスタQ3に流れる
電流は負荷を駆動するための必要から値が大きい
ため、実際上完全な温度補償が実現できない問題
がある。
第１図について上述したように、出力電圧V0
を導く式の中で順方向電圧ＶFの係数を零にする
ような手法を用いて温度依存性を改善することが
その他の回路例えば第２図及び第３図においても
広く行われているが、その場合にも第１図につい
て上述したと同様の問題がある。
を導く式の中で順方向電圧ＶFの係数を零にする
ような手法を用いて温度依存性を改善することが
その他の回路例えば第２図及び第３図においても
広く行われているが、その場合にも第１図につい
て上述したと同様の問題がある。
第２図の場合トランジスタQ4のエミツタにお
ける出力電圧V0は、 V0＝Ｒ５／Ｒ４＋Ｒ５−ＶF ……(4) となる。この式において順方向電圧ＶFの項は零
にはできないのに対して、第１項は抵抗比の表現
に変形できることにより温度依存性がほとんどな
くなる。依つて第２図の場合は温度補償ができな
いことになる。
ける出力電圧V0は、 V0＝Ｒ５／Ｒ４＋Ｒ５−ＶF ……(4) となる。この式において順方向電圧ＶFの項は零
にはできないのに対して、第１項は抵抗比の表現
に変形できることにより温度依存性がほとんどな
くなる。依つて第２図の場合は温度補償ができな
いことになる。
第３図の場合トランジスタQ5のコレクタにお
ける出力電圧V0は、 V0＝Ｒ８／Ｒ７ＶF ……(5) となる。この式において順方向電圧ＶFの項は零
にできないので、温度補償ができないことにな
る。
ける出力電圧V0は、 V0＝Ｒ８／Ｒ７ＶF ……(5) となる。この式において順方向電圧ＶFの項は零
にできないので、温度補償ができないことにな
る。
以上の点を考慮して本発明においては、従来の
手法では温度補償ができないと考えられていたも
のであつても、精度良く温度補償ができるように
した温度補償回路装置を提案しようとするもので
ある。
手法では温度補償ができないと考えられていたも
のであつても、精度良く温度補償ができるように
した温度補償回路装置を提案しようとするもので
ある。
以下図面について本発明の一例を詳述しよう。
本発明においては、半導体集積装置上に拡散抵
抗層を形成するにつき、抵抗層の抵抗値の温度係
数が抵抗層の幅方向の寸法に応じて、温度係数が
決まることを利用して温度補償を実現しようとす
るものである。
抗層を形成するにつき、抵抗層の抵抗値の温度係
数が抵抗層の幅方向の寸法に応じて、温度係数が
決まることを利用して温度補償を実現しようとす
るものである。
すなわち、拡散抵抗層１は通常第４図に示す如
く、幅ｗ及び長さｌの細長い直線状抵抗層部１
と、この抵抗層部１の両端において中央にコンタ
クト２を有する例えば方形のコンタクト拡散層部
３とで構成され、両端のコンタクト２間の抵抗値
Ｒは近似的に Ｒ＝Rsｌ／ｗ ……(6) となる。
く、幅ｗ及び長さｌの細長い直線状抵抗層部１
と、この抵抗層部１の両端において中央にコンタ
クト２を有する例えば方形のコンタクト拡散層部
３とで構成され、両端のコンタクト２間の抵抗値
Ｒは近似的に Ｒ＝Rsｌ／ｗ ……(6) となる。
一方この抵抗Ｒの単位抵抗値当りの温度係数は
第５図に示す如く実験的に、幅ｗが大きくなるに
従つて低下して行くことが確められた。
第５図に示す如く実験的に、幅ｗが大きくなるに
従つて低下して行くことが確められた。
このことを第３図の構成に適用してみるに、抵
抗R7及びR8の拡散抵抗層の幅ｗを変更した場合
の出力電圧V0の温度係数は前述の(5)式を微分し
て求められる。すなわち、 ただしＴは温度である。
抗R7及びR8の拡散抵抗層の幅ｗを変更した場合
の出力電圧V0の温度係数は前述の(5)式を微分し
て求められる。すなわち、 ただしＴは温度である。
ここで温度係数を零にするには、(7)式の右辺を
零にする条件を求めれば良いから、 となる。この(8)式の関係が成立つように抵抗R7
及びR8の幅を選定すれば、温度補償をすること
ができる。
零にする条件を求めれば良いから、 となる。この(8)式の関係が成立つように抵抗R7
及びR8の幅を選定すれば、温度補償をすること
ができる。
(7)式及び(8)式から明らかなように温度係数の異
なる抵抗の比で決まる項の温度係数は一般的にま
とめると次のようになる。
なる抵抗の比で決まる項の温度係数は一般的にま
とめると次のようになる。
ただしＲa，Ｒbは抵抗層の幅が互いに異なる任
意の抵抗の値である。(9)式から分るように抵抗比
Ｒａ／Ｒｂの温度係数は抵抗Ｒa及びＲbの温度係数を選
択 することにより、正又は負のいずれにも選定でき
る。
意の抵抗の値である。(9)式から分るように抵抗比
Ｒａ／Ｒｂの温度係数は抵抗Ｒa及びＲbの温度係数を選
択 することにより、正又は負のいずれにも選定でき
る。
以上は第３図について考察したものであるが、
同様に第２図について考えてみれば、(4)式から出
力電圧V0の温度係数を求めれば ｄＶ０／ｄＴ＝−１／（１＋ｋ１）２（ｄｋ１／ｄＴ
）−ｄＶＦ／ｄＴ……(10) となる。ただし、k1＝R4／R5である。
同様に第２図について考えてみれば、(4)式から出
力電圧V0の温度係数を求めれば ｄＶ０／ｄＴ＝−１／（１＋ｋ１）２（ｄｋ１／ｄＴ
）−ｄＶＦ／ｄＴ……(10) となる。ただし、k1＝R4／R5である。
ここで、dk1／dTは負の値に設定できるから(10)
式の右辺は零又はほとんど零に補償することがで
きる。
式の右辺は零又はほとんど零に補償することがで
きる。
次に第１図の場合について考えてみれば、トラ
ンジスタQ1及びQ2に流れる電流は等しいからベ
ース、エミツタ電圧ＶF1，ＶF2も互いに等しい。
そこでトランジスタQ3のベース、エミツタ電圧
をＶF3とすると、(1)式に対応する出力電圧V0の式
は V0＝Ｒ２／Ｒ１＋Ｒ２（ＶCC−2VF1）＋2VF1−ＶF3…
…(11) ここでR1／R2＝k2とおいて出力電圧V0の温度係
数を求めれば、 ｄＶ０／ｄＴ＝２ＶＦ１−ＶＣＣ／（１＋ｋ２）２・
ｄｋ２／ｄＴ ＋２ｋ２／１＋ｋ２・ｄＶＦ１／ｄＴ−ｄＶＦ３
／ｄＴ……(12) しかるにトランジスタQ1〜Q3のベース、エミツ
タの順方向電圧ＶFは負の温度係数をもつので、
(12)式の第２項は負、第３項は正、第１項は正又は
負いずれにもとれる。従つてk2の温度係数の値
dk2／dTを選定することによつて出力電圧V0の温
度係数を所望の値に決めることができる。
ンジスタQ1及びQ2に流れる電流は等しいからベ
ース、エミツタ電圧ＶF1，ＶF2も互いに等しい。
そこでトランジスタQ3のベース、エミツタ電圧
をＶF3とすると、(1)式に対応する出力電圧V0の式
は V0＝Ｒ２／Ｒ１＋Ｒ２（ＶCC−2VF1）＋2VF1−ＶF3…
…(11) ここでR1／R2＝k2とおいて出力電圧V0の温度係
数を求めれば、 ｄＶ０／ｄＴ＝２ＶＦ１−ＶＣＣ／（１＋ｋ２）２・
ｄｋ２／ｄＴ ＋２ｋ２／１＋ｋ２・ｄＶＦ１／ｄＴ−ｄＶＦ３
／ｄＴ……(12) しかるにトランジスタQ1〜Q3のベース、エミツ
タの順方向電圧ＶFは負の温度係数をもつので、
(12)式の第２項は負、第３項は正、第１項は正又は
負いずれにもとれる。従つてk2の温度係数の値
dk2／dTを選定することによつて出力電圧V0の温
度係数を所望の値に決めることができる。
例えばR1＝R2に選定すれば、k2＝１であるか
ら(12)式から ｄＶ０／ｄＴ＝２ＶＦ１−ＶＣＣ／４・ｄｋ２／ｄＴ
＋ｄＶＦ１／ｄＴ−ｄＶＦ３／ｄＴ…… （13） となる。しかるにトランジスタQ1及びQ2に流す
電流はバイアス回路の損失を減少させるために小
さい方が良いのに対して、トランジスタQ3に流
す電流は負荷電流を大きくとるため大きくせざる
を得ない。従つてトランジスタQ1及びQ2の順方
向電圧ＶF1，ＶF2の方が、トランジスタQ3の順方
向電圧ＶF3より大きくなる。今ＶF1＝ＶF2＝0.7
（Ｖ），ＶCC＝12（Ｖ），dVF1／dT＝dVF2／dT＝
−２（mV／℃），dVF3／dT＝−0.5（mV／℃）
とすると、（13）式の右辺を零にするためには、 −2.65×ｄｋ２／ｄＴ−２×10-3−（−0.5×10-3）＝
０…… （14） が成立つことが必要であり、依つて ｄｋ２／ｄＴ＝−0.57×10-3（１／℃） ……（15） になるように、抵抗R1及びR2の抵邸層１の幅ｗ
を決めれば良い。すなわち（15）式の結果を(9)式
に代入して そこで抵抗R1の温度係数を抵抗R2の温度係数よ
り小さい値に選定し、例えば抵抗R1の温度係数
を1.43×10-3〔１／℃〕、抵抗R2の温度係数を
2.00×10-3〔１／℃〕となるように抵抗層１の幅
ｗを設計すれば良い。
ら(12)式から ｄＶ０／ｄＴ＝２ＶＦ１−ＶＣＣ／４・ｄｋ２／ｄＴ
＋ｄＶＦ１／ｄＴ−ｄＶＦ３／ｄＴ…… （13） となる。しかるにトランジスタQ1及びQ2に流す
電流はバイアス回路の損失を減少させるために小
さい方が良いのに対して、トランジスタQ3に流
す電流は負荷電流を大きくとるため大きくせざる
を得ない。従つてトランジスタQ1及びQ2の順方
向電圧ＶF1，ＶF2の方が、トランジスタQ3の順方
向電圧ＶF3より大きくなる。今ＶF1＝ＶF2＝0.7
（Ｖ），ＶCC＝12（Ｖ），dVF1／dT＝dVF2／dT＝
−２（mV／℃），dVF3／dT＝−0.5（mV／℃）
とすると、（13）式の右辺を零にするためには、 −2.65×ｄｋ２／ｄＴ−２×10-3−（−0.5×10-3）＝
０…… （14） が成立つことが必要であり、依つて ｄｋ２／ｄＴ＝−0.57×10-3（１／℃） ……（15） になるように、抵抗R1及びR2の抵邸層１の幅ｗ
を決めれば良い。すなわち（15）式の結果を(9)式
に代入して そこで抵抗R1の温度係数を抵抗R2の温度係数よ
り小さい値に選定し、例えば抵抗R1の温度係数
を1.43×10-3〔１／℃〕、抵抗R2の温度係数を
2.00×10-3〔１／℃〕となるように抵抗層１の幅
ｗを設計すれば良い。
次に第６図について、トランジスタのコレクタ
の動作点の温度安定を考えた温度補償の例を説明
する。第６図において、トランジスタQ7のコレ
クタ電位V0は V0＝ＶCC−｛Ｒ９／Ｒ９＋Ｒ１０（ＶCC−ＶF8） ＋ＶF8−ＶF7｝Ｒ１２／Ｒ１１……（17） となる。ただし、ＶF7，ＶF8はトランジスタQ7，
Q8のベース・エミツタ順方向電圧である。ここ
でトランジスタQ7のベース電流を無視すれば、
ＶF7≒ＶF8とし得るが、トランジスタQ7，Q8の
温度係数は流れる電流が相違することにより相違
する。しかるに抵抗R9及びR10の抵抗層１の幅が
互いに等しく、従つて温度係数がほぼ等しいとす
れば、出力電圧V0の温度係数を（17）式から求
めれば、 となる。従つて温度係数ｄＶ０／ｄＴを０にするには、 が成立するようにすれば良い。
の動作点の温度安定を考えた温度補償の例を説明
する。第６図において、トランジスタQ7のコレ
クタ電位V0は V0＝ＶCC−｛Ｒ９／Ｒ９＋Ｒ１０（ＶCC−ＶF8） ＋ＶF8−ＶF7｝Ｒ１２／Ｒ１１……（17） となる。ただし、ＶF7，ＶF8はトランジスタQ7，
Q8のベース・エミツタ順方向電圧である。ここ
でトランジスタQ7のベース電流を無視すれば、
ＶF7≒ＶF8とし得るが、トランジスタQ7，Q8の
温度係数は流れる電流が相違することにより相違
する。しかるに抵抗R9及びR10の抵抗層１の幅が
互いに等しく、従つて温度係数がほぼ等しいとす
れば、出力電圧V0の温度係数を（17）式から求
めれば、 となる。従つて温度係数ｄＶ０／ｄＴを０にするには、 が成立するようにすれば良い。
実例として、R9＝２（ｋΩ），R10＝10（ｋ
Ω），R11＝１（ｋΩ），R12＝２（ｋΩ），ＶCC＝
12（Ｖ），ＶF8＝ＶF7＝0.7（Ｖ），ｄＶＦ７／ｄＴ＝
−１ （mV／℃），ｄＶＦ８／ｄＴ＝−２（mV／℃）とすると
、 （19）式から とすれば良いことが分る。
Ω），R11＝１（ｋΩ），R12＝２（ｋΩ），ＶCC＝
12（Ｖ），ＶF8＝ＶF7＝0.7（Ｖ），ｄＶＦ７／ｄＴ＝
−１ （mV／℃），ｄＶＦ８／ｄＴ＝−２（mV／℃）とすると
、 （19）式から とすれば良いことが分る。
以上のように温度係数の異なる抵抗の比を用い
て正又は負の温度係数をつくることにより回路全
体として温度補償をすることができるが、半導体
集積装置上に所定の温度係数を作るには、抵抗層
の形状を近似させることが有効である。
て正又は負の温度係数をつくることにより回路全
体として温度補償をすることができるが、半導体
集積装置上に所定の温度係数を作るには、抵抗層
の形状を近似させることが有効である。
因みに、半導体集積装置上に形状の異なる多数
の抵抗を組合せ形成することは試行錯誤的な煩雑
な作業及び多くの手間が必要であり、その割には
所定の温度係数を得るにつき部留りが悪い問題が
ある。しかも半導体集積装置の製造上、パターン
の写真処理を行う等の微細加工技術を複数回くり
返しながら各素子を半導体基板上に形成するの
で、形状の異なる多数の抵抗が配置されることは
所定の温度係数を得ることが容易ではないことに
つながる。
の抵抗を組合せ形成することは試行錯誤的な煩雑
な作業及び多くの手間が必要であり、その割には
所定の温度係数を得るにつき部留りが悪い問題が
ある。しかも半導体集積装置の製造上、パターン
の写真処理を行う等の微細加工技術を複数回くり
返しながら各素子を半導体基板上に形成するの
で、形状の異なる多数の抵抗が配置されることは
所定の温度係数を得ることが容易ではないことに
つながる。
この点の改善ができる構成を第７図に示せば、
この場合第１図について上述した形状の抵抗拡散
層でなる抵抗R1（長さがl1で、幅がw1）と、抵抗
R2（長さl2で、幅がw2）とをほぼ平行に延長する
ように近接させて配置する。抵抗R1及びR2のコ
ンタクト部分はすべて同一形状となされ、直線部
１の長さは割当てられた抵抗値と、温度補償のた
めに選定された幅とが決まればこれに応じて決ま
るようになされている。しかし実際上は、長さl1
及びl2はできるだけ近い値に選定することが望ま
しい。
この場合第１図について上述した形状の抵抗拡散
層でなる抵抗R1（長さがl1で、幅がw1）と、抵抗
R2（長さl2で、幅がw2）とをほぼ平行に延長する
ように近接させて配置する。抵抗R1及びR2のコ
ンタクト部分はすべて同一形状となされ、直線部
１の長さは割当てられた抵抗値と、温度補償のた
めに選定された幅とが決まればこれに応じて決ま
るようになされている。しかし実際上は、長さl1
及びl2はできるだけ近い値に選定することが望ま
しい。
ここでl1及びl2が近い値にならない場合、例え
ばl1＜l2の場合は、第８図に示す如く長い方の抵
抗R2を２つに分け、その一方Ｒ2aの長さを抵抗R1
に合せてl1とする（すなわち長さl1、幅w2とす
る）と共に、他方Ｒ2bの長さを残る長さl3（＝l2
−l1）とし（すなわち長さl3、幅w2とする）、これ
ら２つの部分Ｒ2a及びＲ2bをアルミニウム層４で
電気的に接触する。このようにすれば、全体とし
て抵抗層の形状を互いに近似させるようにでき、
これによりパターン誤差や、拡散分布の誤差を少
なくすることができる。
ばl1＜l2の場合は、第８図に示す如く長い方の抵
抗R2を２つに分け、その一方Ｒ2aの長さを抵抗R1
に合せてl1とする（すなわち長さl1、幅w2とす
る）と共に、他方Ｒ2bの長さを残る長さl3（＝l2
−l1）とし（すなわち長さl3、幅w2とする）、これ
ら２つの部分Ｒ2a及びＲ2bをアルミニウム層４で
電気的に接触する。このようにすれば、全体とし
て抵抗層の形状を互いに近似させるようにでき、
これによりパターン誤差や、拡散分布の誤差を少
なくすることができる。
さらに抵抗層の形状を互いに一段と近似させる
ためには、第９図に示す如く２つの抵抗R1及び
R2を必要に応じてさらに細かく分割し、所望の
長さになるようにアルミニウム層４ａ，４ｂ，４
ｃで接続するようにすれば、さらに一段と温度補
償精度を上げることができる。
ためには、第９図に示す如く２つの抵抗R1及び
R2を必要に応じてさらに細かく分割し、所望の
長さになるようにアルミニウム層４ａ，４ｂ，４
ｃで接続するようにすれば、さらに一段と温度補
償精度を上げることができる。
上述のように本発明に依れば、回路素子を構成
する抵抗をその抵抗比が正又は負となるように選
定して組合せることにより、回路全体として所望
の温度係数をもつたものを容易に得ることができ
る。従つて従来は補償できないと考えられて来た
回路構成の温度補償を容易になし得、依つて一段
と温度補償精度の良い半導体集積回路を得ること
ができる。
する抵抗をその抵抗比が正又は負となるように選
定して組合せることにより、回路全体として所望
の温度係数をもつたものを容易に得ることができ
る。従つて従来は補償できないと考えられて来た
回路構成の温度補償を容易になし得、依つて一段
と温度補償精度の良い半導体集積回路を得ること
ができる。
なお上述の実施例においては抵抗の直線状抵抗
層部１の両端にコンタクト部３を設けたが、必要
に応じてその一端のみに設けるようにしても本発
明を適用し得る。
層部１の両端にコンタクト部３を設けたが、必要
に応じてその一端のみに設けるようにしても本発
明を適用し得る。
第１図ないし第３図は本発明を適用し得る回路
を示す接続図、第４図は本発明に依る温度補償回
路装置に用いられる拡散抵抗層の一例を示す平面
図、第５図はその幅に対する温度係数の変化を示
す曲線図、第６図は本発明を適用し得る他の回路
例を示す接続図、第７図ないし第９図は拡散抵抗
層の他の例を示す平面図である。 １……直線状抵抗層部、２……コンタクト、３
……コンタクト層部、４，４ａ〜４ｃ……アルミ
ニウム層。
を示す接続図、第４図は本発明に依る温度補償回
路装置に用いられる拡散抵抗層の一例を示す平面
図、第５図はその幅に対する温度係数の変化を示
す曲線図、第６図は本発明を適用し得る他の回路
例を示す接続図、第７図ないし第９図は拡散抵抗
層の他の例を示す平面図である。 １……直線状抵抗層部、２……コンタクト、３
……コンタクト層部、４，４ａ〜４ｃ……アルミ
ニウム層。
Claims (1)
- 【特許請求の範囲】 １ 半導体集積装置上に形成すべき予定の回路を
構成する素子としての第１及び第２の抵抗を、上
記半導体集積装置上に互いに長さ方向に平行に形
成した一定幅の直線状抵抗層部と、これら直線状
抵抗層部の一端又は両端にそれぞれがほぼ等しい
形状にて形成したコンタクト部とで構成し、上記
第１及び第２の抵抗の抵抗比が正又は負の温度係
数となるように上記直線状抵抗層部の幅を互いに
異なる値に選定したことを特徴とする半導体集積
装置における温度補償回路装置。 ２ 上記第１及び第２の抵抗の少なくとも一方
を、それぞれ上記直線状抵抗層部及び上記コンタ
クト部でなる複数の抵抗部分に分割してなる特許
請求の範囲第１項に記載の半導体集積装置におけ
る温度補償回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12458679A JPS5648166A (en) | 1979-09-27 | 1979-09-27 | Temperature compensating circuit device in semiconductor integrated device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12458679A JPS5648166A (en) | 1979-09-27 | 1979-09-27 | Temperature compensating circuit device in semiconductor integrated device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5648166A JPS5648166A (en) | 1981-05-01 |
| JPS6248903B2 true JPS6248903B2 (ja) | 1987-10-16 |
Family
ID=14889126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12458679A Granted JPS5648166A (en) | 1979-09-27 | 1979-09-27 | Temperature compensating circuit device in semiconductor integrated device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5648166A (ja) |
-
1979
- 1979-09-27 JP JP12458679A patent/JPS5648166A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5648166A (en) | 1981-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4258311A (en) | Constant voltage generator for generating a constant voltage having a predetermined temperature coefficient | |
| US4906966A (en) | Trimming resistor network | |
| JP2003133428A (ja) | 半導体素子の駆動方法 | |
| US5394019A (en) | Electrically trimmable resistor ladder | |
| US6725436B2 (en) | Resistor circuit | |
| US4215333A (en) | Resistor termination | |
| JPH0258783B2 (ja) | ||
| JPS6356707B2 (ja) | ||
| US4223335A (en) | Semiconductor device body having identical isolated composite resistor regions | |
| JPS6248903B2 (ja) | ||
| US5257005A (en) | Small value precision integrated circuit resistors | |
| JPH0324810B2 (ja) | ||
| CA1081367A (en) | Darlington transistor device | |
| US7057443B2 (en) | Temperature independent current source and active filter circuit using the same | |
| US5644159A (en) | Semiconductor device including a band gap reference power supply device | |
| JPH11191723A (ja) | 可変移相回路と位相の可変方法 | |
| JPH02122545A (ja) | セミカスタム半導体集積回路の設計方法 | |
| US7084480B2 (en) | Resistive polysilicon element controllable to irreversibly decrease its value | |
| US20020033518A1 (en) | Integrated circuit resistor structure | |
| JPH08125460A (ja) | 反転増幅回路 | |
| JPH0823072A (ja) | 半導体装置 | |
| JP2919398B2 (ja) | 半導体装置 | |
| EP0881684A1 (en) | Integrated circuit resistor structure | |
| JP4307661B2 (ja) | 可変抵抗素子 | |
| JP2639599B2 (ja) | 半導体集積回路装置 |