JPH08236541A - 高速バイポーラートランジスタ - Google Patents

高速バイポーラートランジスタ

Info

Publication number
JPH08236541A
JPH08236541A JP8001763A JP176396A JPH08236541A JP H08236541 A JPH08236541 A JP H08236541A JP 8001763 A JP8001763 A JP 8001763A JP 176396 A JP176396 A JP 176396A JP H08236541 A JPH08236541 A JP H08236541A
Authority
JP
Japan
Prior art keywords
base
region
source layer
diffusion source
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8001763A
Other languages
English (en)
Inventor
F Scott Johnson
ジョンソン エフ.スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH08236541A publication Critical patent/JPH08236541A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/01Manufacture or treatment
    • H10D10/051Manufacture or treatment of vertical BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/40Vertical BJTs
    • H10D10/421Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body

Landscapes

  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 簡略化されたプロセスを用いたバイポーラ
ートランジスタ作製方法を得る。 【解決手段】 コレクター領域(102)の一部分を覆
ってベースリンク拡散源層(118)が形成される。ベ
ースリンク拡散源層はドーパント源として用いることが
でき、シリコンに対して選択的にエッチできる材料を含
む。ベースリンク拡散源層の少なくとも一端部分を覆っ
てベース電極が形成され、ベースリンク拡散源層の露出
部分が除去される。ベース電極(114)から外因性ベ
ース領域(110)が拡散され、ベースリンク拡散源層
からベースリンクアップ領域(112)が拡散される。
プロセスを続けることにより、真性ベース領域(10
8)、エミッター領域(126)、およびエミッター電
極(124)が形成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は一般的に半導体構造
およびプロセスに関するものであって、更に詳細にはバ
イポーラートランジスタに関する。
【0002】
【従来の技術】バイポーラートランジスタ(BJT)は
半導体デバイス、特に高速動作および駆動電流の大きい
用途に広く用いられている。二重ポリシリコンBJT1
0が図1に示されている。BJT10のためのエリアは
フィールド酸化物12によって分離されている。コレク
ター14は1つの伝導形の高濃度にドープされたエピタ
キシャル層であり、ベース領域はそれとは逆の伝導形に
ドープされた領域16および18によって形成されてい
る。ドープされた領域16は真性(intrinsi
c)ベース領域と呼ばれ、領域18は外因性(extr
insic)ベース領域と呼ばれる。外因性ベース領域
18はベース領域への接続のためのエリアを提供する。
ベース電極20は第1のドープされたポリシリコン層を
含んでいる。エミッター領域22はコレクターと同じ伝
導形にドープされた領域で、真性ベース領域16の内側
に位置している。エミッター電極24は第2のドープさ
れたポリシリコン層によって構成される。酸化物26と
ベース−エミッター間のスペーサー28とがエミッター
電極24をベース電極20から分離している。二重ポリ
シリコンBJTは単一ポリシリコンのBJTと比べて、
ベース抵抗が低いこと、および外因性の容量が小さいこ
との利点を有する。しかし、この特長は、活性なデバイ
スエリアからポリシリコンをエッチングして除去するこ
とや、高濃度にドープされたポリシリコン拡散源からベ
ースリンクアップ(link−up)ドーピング領域が
外へ拡散(アウトディフーズ)することに付随するもの
のような、付加的なプロセスの複雑さを受け入れること
と引き替えに得られるものである。
【0003】図1のBJTは典型的にはシリコン活性領
域(コレクター14)およびフィールド酸化物12を覆
ってドープされたポリシリコン層と酸化物層とを形成す
ることによって作製される。ポリシリコン層および酸化
物層がその後、図2に示すようにエッチされて、ベース
電極20が形成される。しかし、ポリシリコンのエッチ
ングがシリコンの活性領域の直上において行われるため
に、過剰エッチングおよびシリコン活性領域14の一部
除去が発生する。これはポリシリコンをシリコンと区別
して選択的にエッチングすることが困難であるためであ
る。この結果、非平坦な活性デバイス領域が生ずる。過
剰エッチング(オーバーエッチング)の程度を制御する
ことは困難であり、表面の荒れを引き起こし、また表面
に欠陥や不純物をもたらす。
【0004】図3を参照すると、第1のポリシリコン層
(ベース電極20)からの拡散によって外因性ベース領
域18が形成される。ベースリンクアップ(外因性ベー
ス領域と真性ベース領域とをつなぐ領域)が、ベース電
極20からのアウトディフュージョンによって形成され
る。次に真性ベース領域16に対してイオン打ち込みが
施され、ベース−エミッター間のスペーサー28が形成
される。低抵抗のベースリンクアップを得るための拡散
長は、過剰エッチの程度に依存して変化する。”過剰に
リンクされた(overlinked)”ベースはエミ
ッター−ベース間の接合の降伏電圧を減少させ、また”
リンクの不足した(underlinked)”ベース
は外因性ベースの抵抗を増大させる。更に、ベース電極
のシート抵抗値は、外因性ベース領域18の深さを制御
するように調節されるべきである。次に、第2のドープ
されたポリシリコン層が形成され、それは引き続くエッ
チングによってエミッター電極24となり、エミッター
電極24からのドーパントの拡散によってエミッター領
域22が形成される。
【0005】
【発明の解決しようとする課題】二重ポリシリコンBJ
Tの特長は現状では上述のようなプロセスの複雑さによ
って相殺されている。従って、それらのプロセス上の複
雑さを低減できるBJT作製方法に対する需要が存在す
る。
【0006】
【課題を解決するための手段】バイポーラートランジス
タおよびそれを作製するための方法をここに開示する。
コレクター領域の一部を覆ってベースリンク拡散源層が
形成される。ベースリンク拡散源層は、ドーパント源と
して使用でき、シリコンに対して選択的にエッチできる
材料を含む。ベースリンク拡散源層の少なくとも一端を
覆ってベース電極が形成され、ベースリンク拡散源層の
露出部分は除去される。ベース電極から外因性ベース領
域が拡散され、ベースリンクアップ領域がベースリンク
拡散源層から拡散される。その後プロセスを続けること
によって、真性ベース領域、エミッター領域、およびエ
ミッター電極が形成される。
【0007】本発明の1つの特長は、エミッターのポリ
シリコン部のエッチング中に過剰エッチや損傷を起こさ
ない、バイポーラートランジスタ作製方法を提供するこ
とである。
【0008】本発明の更に別の特長は、ベースリンクア
ップ拡散がベース電極ドーパント濃度に結びつかない、
バイポーラートランジスタ作製方法を提供することであ
る。
【0009】本発明の更に別の1つの特長は、エミッタ
ーのポリシリコン部のエッチング中に過剰エッチや損傷
を起こさず、しかも従来の自己整合的なBJTプロセス
と両立する、バイポーラートランジスタ作製方法を提供
することである。
【0010】これらおよびその他の特長については、以
下の図面を参照した詳細な説明から当業者には明らかで
あろう。
【0011】各図面において、特に断らない限り対応す
る部品には同じ参照符号が用いられている。
【0012】
【発明の実施の形態】ここで本発明について、BiCM
OSプロセスを用いて作製される二重ポリシリコンバイ
ポーラートランジスタ(BJT)を取り上げて説明す
る。当業者には明らかなように、本発明はバイポーラー
プロセスおよびデバイスとならんで、その他のBiCM
OSプロセスおよびデバイスに対しても適用できる。
【0013】本発明に従うBJT100が図4に示され
ている。フィールド絶縁領域104が、他のBJT、M
OSトランジスタ、ダイオード、および抵抗等の他のデ
バイス(図示されていない)からBJT100を分離し
ている。領域102はコレクター領域である。当該分野
では適当なコレクター領域が数多く知られている。例え
ば、コレクター領域102は、1990年9月18日付
けで発行され、テキサスインスツルメンツ社に譲渡され
た米国特許第4,958,213号に述べられているよ
うな低濃度にドープされたエピタキシャル層と埋め込み
コレクターを含むことができる。
【0014】ベース領域106は真性ベース領域10
8、外因性ベース領域110、およびベースリンクアッ
プ領域112から構成される。真性ベース領域108は
その内側にエミッター領域が位置することになる領域で
ある。外因性ベース領域110はベース領域106への
接続のためのエリアを提供する。ベースリンクアップ領
域112は外因性ベース領域110と真性ベース領域1
08との間の低抵抗の接続を提供する。真性、外因性、
およびベースリンクアップの各領域(108、110、
および112)はすべて同じ伝導形を有する。例えば、
もしコレクター領域102がn形であれば、ベース領域
108、110、および112はp形である。逆に、も
しコレクター領域102がp形であれば、ベース領域1
08、110、および112はn形である。
【0015】ベース電極114は、ドープされたポリシ
リコンを含み、外因性ベース領域110へつながってい
る。ベース電極114は外因性ベース領域110を形成
するためのドーパント源である。従って、NPN型のB
JTのためには、ベース電極114はp形にドープされ
る。逆に、PNP型のBJTのためには、ベース電極1
14はn形にドープされる。ベース電極114のドーピ
ングはベース電極に対して所望の伝導度を与えるように
調節される。これと対照的に、従来技術では、低抵抗の
リンクアップ領域を提供するようにベース電極のドーピ
ング調節が要求される。ベース電極114はベースリン
クアップ領域112のためのドーパント源ではないの
で、ベース電極のドーパント濃度はベースリンクアップ
領域112の抵抗率とは切り離すことができる。
【0016】ベースリンク拡散源層118がベース電極
114の一端の下側に位置しており、ベースリンクアッ
プ領域112のためのドーパント源となる。層118
は、n形および/またはp形ドーパントのためのドーパ
ント源として働くことのでき、またシリコンに対して選
択的にエッチできる材料を含んでいる。それはまた、従
来の半導体プロセスと両立できるものでなければならな
い。例として、シリコン−ゲルマニウム(SiGe)の
他に、ホウケイ酸ガラス(BSG)やリンケイ酸ガラス
(PSG)のようなケイ酸ガラスが含まれる。
【0017】ベース−エミッター間のスペーサー120
はエミッター領域126の両端と真性ベース領域108
の両端との間のスペーサーの役目を果たす。更に、ベー
ス−エミッター間のスペーサー120と誘電体層122
との組み合わせによってエミッター電極124とベース
電極114とが絶縁される。エミッター電極124はド
ープされたポリシリコンを含むことが好ましく、エミッ
ター領域126のためのドーパント源となっている。エ
ミッター電極124はベース電極114とは逆の伝導形
を有する。
【0018】
【実施例】図5はコレクター領域102とフィールド絶
縁領域104とを形成した後の半導体基板101を示し
ている。コレクター領域102は当該分野で良く知られ
ているように、埋め込み層、エピタキシャル層、および
深いN+コレクターシンクを含むことができる。本発明
に従って図5の構造中へBJT100を作製することに
ついて以下に述べる。
【0019】図6を参照すると、図5の構造を覆って5
00オングストロームオーダーの厚さにベースリンク拡
散源層118が堆積される。既に述べたように、ベース
リンク拡散源層118はシリコンに対して選択的にエッ
チできる材料を含み、後の工程で形成されるベースリン
クアップ領域のためのドーパント源として機能する。層
118が絶縁性であるか導電性であるかは重要でない。
ベースリンク拡散源層118は堆積時にドープされるの
が好ましいが、堆積後に打ち込みドープしてもよい。例
えば、ベースリンク拡散源層はBSG、PSG、または
ドープされたSiGeを含むことができる。ベースリン
ク拡散源層118のドーパント濃度は、後に形成される
ベースリンクアップ領域の好ましい抵抗値によって決ま
る。次に、層118はパターン化され、例えばエミッタ
ーパターンの特大レプリカを用いてエッチされる。シリ
コンに対して高度に選択的なエッチング反応が好まし
い。適当なエッチ物質は本明細書を参照すれば当業者に
は明らかであろう。
【0020】次に、ポリシリコンの第1層およびポリシ
リコン層間の誘電体層が、それぞれ2000オングスト
ロームおよび3000オングストロームのオーダーの厚
さに堆積される。ポリシリコンの第1層をその場ドープ
するか、あるいは堆積後に打ち込みドープすることによ
って、それらの間に低抵抗のベース電極114が形成さ
れる。次に、ポリシリコンの第1層とポリシリコン層間
の誘電体層とは図7に示すようにエッチされて、ベース
電極114とエミッター窓とが形成される。ポリシリコ
ン層間の誘電体層のエッチングはポリシリコンの手前で
停止し、ポリシリコンのエッチングはベースリンク拡散
源層118の手前で停止する。その結果、活性なエリア
は過剰エッチングおよび結晶損傷から保護されることに
なる。図7に示されたように、ベース電極114はベー
スリンク拡散源層118の端部と重なり合っている。重
なりの量は設計により変化するが、多くの場合0.2ミ
クロンのオーダーである。ベース電極114のパターン
は一端または複数端においてフィールド酸化物104と
重ならせてデバイス面積を減らすようにする。これによ
り、3つ以下の辺にベース領域へのコンタクトが残され
ることになる。
【0021】次に図8に示すように、ベースリンク拡散
源層118の露出部分が除去される。例えば、選択的ド
ライエッチを用いることができる。しかし、このエッチ
ングはシリコンに対して高度に選択的である。そのた
め、シリコンの直上からポリシリコンをエッチングする
場合のような活性エリアに対する損傷を回避することが
できる。次にアニールサイクルが施される。このアニー
ルは、ベース電極114から外因性ベース領域110を
拡散させ、ベースリンク拡散源層118の残っている部
分からベースリンクアップ領域112を拡散させると同
時に、スクリーン酸化物130を成長させるために施さ
れる。その様子が図9に示されている。ベースリンクア
ップ領域112はベースリンク拡散源層118から拡散
されるため、ベースリンク拡散源層118のドーパント
濃度はベース電極114の抵抗値に影響を与えることな
く低抵抗のベースリンクアップ領域112を提供するよ
うに調節できる。界面におけるドーパントの表面濃度は
5×1019/cm3 のオーダーであることが好ましい。
【0022】続いて従来と同じようなプロセスを用いて
図4の構造が完成する。スクリーン酸化物130を通し
ての打ち込みと拡散とによって真性ベース領域108が
形成される。次に、ベース−エミッター間のスペーサー
120が形成されて、後に形成されるエミッター領域の
端部を真性ベース領域の端部から隔てる。ベース−エミ
ッター間のスペーサー120は、例えばシリコン二酸化
物を含むことができる。次に、ポリシリコンの第2層1
32が2500オングストロームのオーダーの厚さに堆
積される。ポリシリコン層132はその場ドープしても
よいし、堆積後に打ち込みでドープしてもよい。最後
に、第2のポリシリコン層がパターン化およびエッチさ
れてエミッター電極124が形成され、後に続く第2の
ポリシリコンのエッチングの前、または後に第2のポリ
シリコン層/エミッター電極からの拡散でエミッター領
域126が形成される。
【0023】本発明は例示実施例に関して説明してきた
が、この説明は限定的な意図のものではない。本発明の
その他の実施例とともに、例示実施例に対する各種の修
正や組み合わせが可能であることを、本明細書を参考に
することによって当業者には明らかであろう。従って、
本発明の特許請求の範囲はそれらの実施例や修正をすべ
て包含するものと解釈されるべきである。
【0024】以上の説明に関して更に以下の項を開示す
る。 (1)バイポーラートランジスタを作製するための方法
であって、次の工程 コレクター領域を形成すること、前記コレクター領域の
一部分を覆ってベースリンク拡散源層を形成すること、
前記ベースリンク拡散源層の少なくとも一端を覆ってベ
ース電極を形成すること、前記少なくとも一端を除い
て、前記ベースリンク拡散源層を除去すること、および
前記ベース電極から外因性ベース領域を拡散させ、前記
ベースリンク層の少なくとも一端からベースリンクアッ
プ領域を拡散させることを含む方法。
【0025】(2)第1項記載の方法であって、前記ベ
ースリンク拡散源層がケイ酸ガラスを含んでいる方法。
【0026】(3)第1項記載の方法であって、前記ベ
ースリンク拡散源層がホウケイ酸ガラスを含んでいる方
法。
【0027】(4)第1項記載の方法であって、前記ベ
ースリンク拡散源層がリンケイ酸ガラスを含んでいる方
法。
【0028】(5)第1項記載の方法であって、前記ベ
ースリンク拡散源層がシリコン−ゲルマニウムを含んで
いる方法。
【0029】(6)第1項記載の方法であって、前記ベ
ース電極を形成する工程が、次の工程前記コレクター領
域および前記ベースリンク拡散源層を覆ってポリシリコ
ンの第1層を堆積させること、および前記ベースリンク
拡散源層をエッチストップとして用いて前記ポリシリコ
ンの第1層をエッチして、前記ベース電極を形成するこ
と、を含んでいる方法。
【0030】(7)第6項記載の方法であって、更に次
の工程 前記ポリシリコンの第1層を覆って誘電体層を形成する
こと、および前記ポリシリコンの第1層をエッチする前
記工程に先立って、前記ベースリンク拡散源層を覆う前
記誘電体層の一部分を除去するために前記誘電体層をエ
ッチングすること、を含んでいる方法。
【0031】(8)第1項記載の方法であって、更に次
の工程 真性ベース領域を打ち込むこと、前記真性ベース領域を
覆ってエミッター電極を形成すること、および前記真性
ベース領域の内側にエミッター領域を形成すること、を
含む方法。
【0032】(9)二重ポリシリコンバイポーラートラ
ンジスタを作製するための方法であって、次の工程 コレクター領域を形成すること、前記コレクター領域の
第1の部分を覆ってベースリンク拡散源層を形成するこ
と、前記コレクター領域および前記ベースリンク拡散源
層を覆ってポリシリコンの第1層を堆積させること、前
記ベースリンク拡散源層をエッチストップとして用いて
前記ポリシリコンの第1層をエッチし、前記ベースリン
ク拡散源層の少なくとも一端を覆うベース電極を形成す
ること、前記少なくとも一端の部分を除いて前記ベース
リンク拡散源層を除去し、前記第1の部分の内側に前記
コレクター領域の第2の部分を露出させること、および
前記ベース電極から外因性ベース領域を拡散させ、前記
ベースリンク層の少なくとも一端部分からベースリンク
アップ領域を拡散させること、を含む方法。
【0033】(10)第9項記載の方法であって、更に
次の工程 前記コレクター領域の前記第2の部分へ真性ベース領域
を打ち込むこと、前記ベース電極に隣接してベース−エ
ミッター間スペーサーを形成すること、前記真性ベース
領域と前記ベース−エミッター間スペーサーとを覆って
エミッター電極を形成すること、および前記真性ベース
領域の内側にエミッター領域を形成すること、を含む方
法。
【0034】(11)第9項記載の方法であって、前記
ベースリンク拡散源層がケイ酸ガラスを含んでいる方
法。
【0035】(12)第9項記載の方法であって、前記
ベースリンク拡散源層がホウケイ酸ガラスを含んでいる
方法。
【0036】(13)第9項記載の方法であって、前記
ベースリンク拡散源層がリンケイ酸ガラスを含んでいる
方法。
【0037】(14)第9項記載の方法であって、前記
ベースリンク拡散源層がシリコン−ゲルマニウムを含ん
でいる方法。
【0038】(15)バイポーラートランジスタであっ
て、コレクター領域、前記コレクター領域の内部の真性
ベース領域、前記コレクター領域の内部の外因性ベース
領域、前記コレクター領域の内部にあって、前記真性ベ
ース領域と前記外因性ベース領域との間のベースリンク
アップ領域、前記ベースリンクアップ領域の上のベース
リンク拡散源層、前記ベースリンク拡散源層および前記
外因性ベース領域を覆うベース電極、および前記真性ベ
ース領域の内側のエミッター領域、を含むバイポーラー
トランジスタ。
【0039】(16)第15項記載のバイポーラートラ
ンジスタであって、前記ベースリンク拡散源層がケイ酸
ガラスを含んでいるバイポーラートランジスタ。
【0040】(17)第15項記載のバイポーラートラ
ンジスタであって、前記ベースリンク拡散源層がホウケ
イ酸ガラスを含んでいるバイポーラートランジスタ。
【0041】(18)第15項記載のバイポーラートラ
ンジスタであって、前記ベースリンク拡散源層がリンケ
イ酸ガラスを含んでいるバイポーラートランジスタ。
【0042】(19)第15項記載のバイポーラートラ
ンジスタであって、前記ベースリンク拡散源層がシリコ
ン−ゲルマニウムを含んでいるバイポーラートランジス
タ。
【0043】(20)第15項記載のバイポーラートラ
ンジスタであって、ポリシリコンの2つの層を含むバイ
ポーラートランジスタ。
【0044】(21)バイポーラートランジスタ100
およびそれを作製するための方法。コレクター領域10
2の一部分を覆ってベースリンク拡散源層118が形成
される。ベースリンク拡散源層118はドーパント源と
して用いることができ、シリコンに対して選択的にエッ
チできる材料を含む。ベースリンク拡散源層118の少
なくとも一端部分を覆ってベース電極114が形成さ
れ、ベースリンク拡散源層118の露出部分が除去され
る。ベース電極114から外因性ベース領域110が拡
散され、ベースリンク拡散源層118からベースリンク
アップ領域112が拡散される。プロセスを続けること
により、真性ベース領域108、エミッター領域12
6、およびエミッター電極124が形成される。
【図面の簡単な説明】
【図1】従来技術のBJTの断面図。
【図2】図1に示した従来技術のBJTの製造段階にお
ける断面図。
【図3】図1に示した従来技術のBJTの製造段階にお
ける断面図。
【図4】本発明に従うBJTの断面図。
【図5】図4に示したBJTの製造段階における断面図
であって、コレクター層の上にフィールド酸化物絶縁領
域を作成した段階を示す断面図。
【図6】図4に示したBJTの製造段階における断面図
であって、ベースリンク拡散源層をパターニングした段
階を示す断面図。
【図7】図4に示したBJTの製造段階における断面図
であって、ベース電極およびエミッター用の窓を形成し
た段階を示す断面図。
【図8】図4に示したBJTの製造段階における断面図
であって、露出したベースリンク拡散源層を除去した段
階を示す断面図。
【図9】図4に示したBJTの製造段階における断面図
であって、アニールを施して各拡散を行い、スクリーン
酸化物が形成された段階を示す断面図。
【符号の説明】
10 二重ポリシリコン・バイポーラートランジスタ 12 フィールド酸化物 14 コレクター 16 真性ベース領域 18 外因性ベース領域 20 ベース電極 22 エミッター領域 24 エミッター電極 26 酸化物領域 28 ベース−エミッター間スペーサー 100 BJT 102 コレクター領域 104 フィールド絶縁領域 106 ベース領域 108 真性ベース領域 110 外因性ベース領域 112 ベースリンクアップ領域 114 ベース電極 118 ベースリンク拡散源層 120 ベース−エミッター間スペーサー 122 誘電体層 124 エミッター電極 126 エミッター領域 130 スクリーン酸化物 132 第2のポリシリコン層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 バイポーラートランジスタを作製するた
    めの方法であって、次の工程コレクター領域を形成する
    こと、 前記コレクター領域の一部分を覆ってベースリンク拡散
    源層を形成すること、 前記ベースリンク拡散源層の少なくとも一端を覆ってベ
    ース電極を形成すること、 前記少なくとも一端を除いて、前記ベースリンク拡散源
    層を除去すること、および前記ベース電極から外因性ベ
    ース領域を拡散させ、前記ベースリンク層の少なくとも
    一端からベースリンクアップ領域を拡散させることを含
    む方法。
  2. 【請求項2】 バイポーラートランジスタであって、 コレクター領域、 前記コレクター領域の内部の真性ベース領域、 前記コレクター領域の内部の外因性ベース領域、 前記コレクター領域の内部にあって、前記真性ベース領
    域と前記外因性ベース領域との間のベースリンクアップ
    領域、 前記ベースリンクアップ領域の上のベースリンク拡散源
    層、 前記ベースリンク拡散源層および前記外因性ベース領域
    を覆うベース電極、および前記真性ベース領域の内側の
    エミッター領域、を含むバイポーラートランジスタ。
JP8001763A 1995-01-09 1996-01-09 高速バイポーラートランジスタ Pending JPH08236541A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/370,137 US5616508A (en) 1995-01-09 1995-01-09 High speed bipolar transistor using a patterned etch stop and diffusion source
US370137 1999-08-09

Publications (1)

Publication Number Publication Date
JPH08236541A true JPH08236541A (ja) 1996-09-13

Family

ID=23458385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8001763A Pending JPH08236541A (ja) 1995-01-09 1996-01-09 高速バイポーラートランジスタ

Country Status (5)

Country Link
US (2) US5616508A (ja)
EP (1) EP0721222A3 (ja)
JP (1) JPH08236541A (ja)
KR (1) KR960030436A (ja)
TW (1) TW297928B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937253B2 (ja) * 1996-01-17 1999-08-23 日本電気株式会社 半導体装置およびその製造方法
KR100197001B1 (ko) 1996-05-02 1999-07-01 구본준 바이폴라소자 및 그 제조방법
FR2764733B1 (fr) * 1997-06-11 2003-11-14 Commissariat Energie Atomique Transistor hyperfrequence a structure quasi-autoalignee et son procede de fabrication
KR100246602B1 (ko) * 1997-07-31 2000-03-15 정선종 모스트랜지스터및그제조방법
US6093610A (en) * 1998-06-16 2000-07-25 Texas Instruments Incorporated Self-aligned pocket process for deep sub-0.1 μm CMOS devices and the device
US6437376B1 (en) * 2000-03-01 2002-08-20 Applied Micro Circuits Corporation Heterojunction bipolar transistor (HBT) with three-dimensional base contact
US6531369B1 (en) * 2000-03-01 2003-03-11 Applied Micro Circuits Corporation Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe)
FR2805923B1 (fr) * 2000-03-06 2002-05-24 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire double- polysilicium auto-aligne
ATE544176T1 (de) * 2001-07-18 2012-02-15 Infineon Technologies Ag Selektives basisätzen
US6586818B1 (en) 2002-03-08 2003-07-01 International Business Machines Corporation Self-aligned silicon germanium heterojunction bipolar transistor device with electrostatic discharge crevice cover for salicide displacement
US6869854B2 (en) * 2002-07-18 2005-03-22 International Business Machines Corporation Diffused extrinsic base and method for fabrication
US6699741B1 (en) * 2002-08-16 2004-03-02 National Semiconductor Corporation Single poly bipolar transistor and method that uses a selectively epitaxially grown highly-boron-doped silicon layer as a diffusion source for an extrinsic base region
US7300850B2 (en) * 2005-09-30 2007-11-27 Semiconductor Components Industries, L.L.C. Method of forming a self-aligned transistor
US8810005B1 (en) * 2013-03-01 2014-08-19 International Business Machines Corporation Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region
US8946861B2 (en) 2013-06-11 2015-02-03 International Business Machines Corporation Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region
EP4443514A1 (en) * 2023-04-03 2024-10-09 Nxp B.V. Methods of fabricating a si bjt, and corresponding devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843034A (en) * 1987-06-12 1989-06-27 Massachusetts Institute Of Technology Fabrication of interlayer conductive paths in integrated circuits
US5302535A (en) * 1991-09-20 1994-04-12 Nec Corporation Method of manufacturing high speed bipolar transistor
JPH05226352A (ja) * 1992-02-17 1993-09-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5234846A (en) * 1992-04-30 1993-08-10 International Business Machines Corporation Method of making bipolar transistor with reduced topography
US5242847A (en) * 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
JP3022689B2 (ja) * 1992-08-31 2000-03-21 日本電気株式会社 バイポーラトランジスタの製造方法
JPH0786296A (ja) * 1993-09-10 1995-03-31 Toshiba Corp 高速バイポーラトランジスタの製造方法

Also Published As

Publication number Publication date
US5616508A (en) 1997-04-01
EP0721222A2 (en) 1996-07-10
US5629556A (en) 1997-05-13
EP0721222A3 (en) 1997-09-10
TW297928B (ja) 1997-02-11
KR960030436A (ko) 1996-08-17

Similar Documents

Publication Publication Date Title
US5502330A (en) Stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link
EP0591672B1 (en) Method for fabricating bipolar junction and MOS transistors on SOI
US5620908A (en) Manufacturing method of semiconductor device comprising BiCMOS transistor
US6239477B1 (en) Self-aligned transistor contact for epitaxial layers
JPH08236541A (ja) 高速バイポーラートランジスタ
KR100379586B1 (ko) 외인성베이스접점으로서SiGe스페이서를사용하는자체정렬된더블폴리BJT형성방법
US5525833A (en) Process for making a bipolar junction transistor with a self-aligned base contact
JP3200169B2 (ja) Mosデバイスおよびバイポーラ・デバイスを有する半導体構造の製造方法
JP2705344B2 (ja) 半導体装置及びその製造方法
JPH0831478B2 (ja) バイポーラ・トランジスタおよびその製造方法
US6475848B1 (en) Polysilicon-edge, low-power, high-frequency bipolar transistor and method of forming the transistor
JP2550906B2 (ja) 半導体装置およびその製造方法
US20090212394A1 (en) Bipolar transistor and method of fabricating the same
JP3077841B2 (ja) 半導体装置およびその製造方法
US5629219A (en) Method for making a complementary bipolar transistor
JP2648808B2 (ja) BiCMOS用バイポーラトランジスタ製造法
JP2613031B2 (ja) バイポーラトランジスターの製造方法
JP3190805B2 (ja) バイポーラトランジスタの製造方法
JP3168622B2 (ja) 半導体装置及びその製造方法
KR0152546B1 (ko) 바이폴라 트랜지스터 및 그의 제조방법
JPH0621077A (ja) 半導体装置およびその製造方法
KR19980065375A (ko) 바이폴라 트랜지스터 제조방법
JP2000306921A (ja) 半導体装置
JP2003124337A (ja) 半導体装置及びその製造方法
JPH0669218A (ja) トランジスタの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060406

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061027