JPH08236577A - フェイスダウン実装方法 - Google Patents
フェイスダウン実装方法Info
- Publication number
- JPH08236577A JPH08236577A JP7040179A JP4017995A JPH08236577A JP H08236577 A JPH08236577 A JP H08236577A JP 7040179 A JP7040179 A JP 7040179A JP 4017995 A JP4017995 A JP 4017995A JP H08236577 A JPH08236577 A JP H08236577A
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- chip
- electrodes
- electrode
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】ガラス基板上に、バンプＩＣのバンプに対応す
る部分に凹部を形成してバンプＩＣをフェイスダウン実
装することにより、基板電極との接続不良及び電極間シ
ョート不良発生を防止することができる。 【構成】ＩＣチップ１の電極２にバンプ３が形成され、
ガラス基板４の電極に凹部６が形成され、ＩＣチップの
バンプをガラス基板電極の凹部にはめ込んで構成され
る。これにより接合材が凹部の外に出にくいので隣接す
る接合部同士が接合部の材料によって電極間ショートす
る恐れもなくなる。
る部分に凹部を形成してバンプＩＣをフェイスダウン実
装することにより、基板電極との接続不良及び電極間シ
ョート不良発生を防止することができる。 【構成】ＩＣチップ１の電極２にバンプ３が形成され、
ガラス基板４の電極に凹部６が形成され、ＩＣチップの
バンプをガラス基板電極の凹部にはめ込んで構成され
る。これにより接合材が凹部の外に出にくいので隣接す
る接合部同士が接合部の材料によって電極間ショートす
る恐れもなくなる。
Description
【０００１】
【産業上の利用分野】本発明はフェイスダウン実装方法
に関し、特にガラス基板にＩＣチップをフェイスダウン
実装する方法に関する。
に関し、特にガラス基板にＩＣチップをフェイスダウン
実装する方法に関する。
【０００２】
【従来の技術】従来、一般的にフェイスダウン実装する
場合は、図６に示すように、ＩＣチップ１の電極２に半
田等の金属バンプ３を形成しておき、ＩＣチップ１の電
極２を相対するガラス基板４の電極５と位置決め後、バ
ンプ３を溶融することによりＩＣチップの電極２と基板
の電極５とを接続するフリップチップ実装方法が用いら
れていた。また、図７に示すようにＩＣチップ１のバン
プ３に導電性ペースト７を転写しておき（図７
（ｂ））、基板の電極５と位置決め後、導電性ペースト
７を熱硬化させＩＣチップの電極２と基板の電極５との
接続をする方法（図７（ａ））が用いられていた。
場合は、図６に示すように、ＩＣチップ１の電極２に半
田等の金属バンプ３を形成しておき、ＩＣチップ１の電
極２を相対するガラス基板４の電極５と位置決め後、バ
ンプ３を溶融することによりＩＣチップの電極２と基板
の電極５とを接続するフリップチップ実装方法が用いら
れていた。また、図７に示すようにＩＣチップ１のバン
プ３に導電性ペースト７を転写しておき（図７
（ｂ））、基板の電極５と位置決め後、導電性ペースト
７を熱硬化させＩＣチップの電極２と基板の電極５との
接続をする方法（図７（ａ））が用いられていた。
【０００３】また、その他の方法として、特開昭６２−
２９６４４６に見られるようにＩＣチップ表面にＶ溝を
形成し、相対する基板に凸状の突起を設け、はめ込むこ
とにより、位置合わせ精度向上及び接合強度の向上を図
るものや、目的は同じく位置合わせ精度向上や接合強度
の向上であるが、基板のＩＣチップのバンプが搭載され
る部分に表面メッキを施さないで凹状にしておき、その
凹部にＩＣチップのバンプをはめ込む方法のもの（特公
昭６４−１０９３６）も見受けられる。
２９６４４６に見られるようにＩＣチップ表面にＶ溝を
形成し、相対する基板に凸状の突起を設け、はめ込むこ
とにより、位置合わせ精度向上及び接合強度の向上を図
るものや、目的は同じく位置合わせ精度向上や接合強度
の向上であるが、基板のＩＣチップのバンプが搭載され
る部分に表面メッキを施さないで凹状にしておき、その
凹部にＩＣチップのバンプをはめ込む方法のもの（特公
昭６４−１０９３６）も見受けられる。
【０００４】
【発明が解決しようとする課題】この従来のフェイスダ
ウン実装方法では、例えばフリップフロップ実装方法の
場合、ＩＣチップのバンプが熱溶融する際、隣接する電
極にまでバンプが広がり端子ショートを起こす不良とな
り、また前記導電ペーストを用いる実装方法の場合は、
ＩＣチップに形成されるバンプの高さバラツキにより、
バンプに転写される導電ペーストの量が不均一となり、
基板に搭載した時、オープン及びショート不良を起こす
問題点があった。
ウン実装方法では、例えばフリップフロップ実装方法の
場合、ＩＣチップのバンプが熱溶融する際、隣接する電
極にまでバンプが広がり端子ショートを起こす不良とな
り、また前記導電ペーストを用いる実装方法の場合は、
ＩＣチップに形成されるバンプの高さバラツキにより、
バンプに転写される導電ペーストの量が不均一となり、
基板に搭載した時、オープン及びショート不良を起こす
問題点があった。
【０００５】また、特開昭６２−２９６４４６や特公昭
６４−１０９３６の方法は基本的にバンプ材料を溶融
し、相手方の電極と拡散接続させているため、電極材料
はバンプ材料となじみが高い材料を選択する必要があ
り、また金属拡散を妨害する酸化に注意して作業をする
必要があった。
６４−１０９３６の方法は基本的にバンプ材料を溶融
し、相手方の電極と拡散接続させているため、電極材料
はバンプ材料となじみが高い材料を選択する必要があ
り、また金属拡散を妨害する酸化に注意して作業をする
必要があった。
【０００６】
【課題を解決するための手段】本発明のフェィスダウン
実装方法は、ガラス基板の電極に凹部が形成され、その
凹部にＩＣチップのバンプを入れ込んで融着して行う。
また凹部に導電性ペーストを挿入し、ＩＣチップのバン
プを導電性ペーストに接続してもよい。また、凹部に導
電粒子を挿入し、この凹部にＩＣチップのバンプを入れ
込んで融着することもできる。さらに導電粒子の上に接
着剤を塗布し、ＩＣチップのバンプを導電粒子を接続さ
せて接着剤で固着することもできる。
実装方法は、ガラス基板の電極に凹部が形成され、その
凹部にＩＣチップのバンプを入れ込んで融着して行う。
また凹部に導電性ペーストを挿入し、ＩＣチップのバン
プを導電性ペーストに接続してもよい。また、凹部に導
電粒子を挿入し、この凹部にＩＣチップのバンプを入れ
込んで融着することもできる。さらに導電粒子の上に接
着剤を塗布し、ＩＣチップのバンプを導電粒子を接続さ
せて接着剤で固着することもできる。
【０００７】
【作用】ガラス基板の電極部の凹部により、フリップチ
ップ実装の場合には、ＩＣチップの半田バンプを溶融し
ても半田が凹部の内側にとどまり端子間ショートを引き
起こすことはなく、また導電ペーストを用いる場合に
は、導電ペーストをＩＣチップのバンプ側に転写するの
ではなく、ガラス基板側の凹部に塗布することにより均
一な量の導電ペーストを形成することができオープンや
ショートの発生を無くすことができる。
ップ実装の場合には、ＩＣチップの半田バンプを溶融し
ても半田が凹部の内側にとどまり端子間ショートを引き
起こすことはなく、また導電ペーストを用いる場合に
は、導電ペーストをＩＣチップのバンプ側に転写するの
ではなく、ガラス基板側の凹部に塗布することにより均
一な量の導電ペーストを形成することができオープンや
ショートの発生を無くすことができる。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）は本発明の第１の実施例のフェイスダウ
ン実装構造の断面図である。本実施例においては、図１
（ｂ）に示すようにＩＣチップ１の電極２に半田系のバ
ンプ３が形成されている。またガラス基板は、図１
（ｃ）に示すようにＩＣチップのバンプと相対する部分
に凹部６が形成され、凹部６より引き出されるガラス基
板電極５が形成されている。
る。図１（ａ）は本発明の第１の実施例のフェイスダウ
ン実装構造の断面図である。本実施例においては、図１
（ｂ）に示すようにＩＣチップ１の電極２に半田系のバ
ンプ３が形成されている。またガラス基板は、図１
（ｃ）に示すようにＩＣチップのバンプと相対する部分
に凹部６が形成され、凹部６より引き出されるガラス基
板電極５が形成されている。
【０００９】ここで凹部６及び電極５の形成方法である
が、まず始めに通常のフォトリソグラフィ技術を用い、
ガラス基板の凹部となる部分以外をレジストによりマス
クし、凹部をエッチング液によりエッチングする。この
時、凹部の穴径はバンプの径より１０〜２０％大きく形
成し、深さは１０〜３０μｍとなるようエッチング条件
により調整する。次に、電極となるべき導体（例えばＡ
ｕ）をスパッタ等により成膜し、通常のフォトリソグラ
フィ技術を用いて電極を形成する。この時電極パターン
は図２に示すように、凹部を覆うように形成する。
が、まず始めに通常のフォトリソグラフィ技術を用い、
ガラス基板の凹部となる部分以外をレジストによりマス
クし、凹部をエッチング液によりエッチングする。この
時、凹部の穴径はバンプの径より１０〜２０％大きく形
成し、深さは１０〜３０μｍとなるようエッチング条件
により調整する。次に、電極となるべき導体（例えばＡ
ｕ）をスパッタ等により成膜し、通常のフォトリソグラ
フィ技術を用いて電極を形成する。この時電極パターン
は図２に示すように、凹部を覆うように形成する。
【００１０】このようにして、電極５及び凹部６の形成
されたガラス基板４（図１（ｃ））に、図１（ｂ）に示
すＩＣチップ１を位置合わせして搭載し、ＩＣチップ１
のバンプ３をガラス基板４の凹部６にはめ込んだ後、全
体を加熱するか、ガラス基板４の裏側（ＩＣチップが搭
載される反対の面）からレーザを照射し局所的に加熱す
ることによりバンプ３を溶融し、図１（ａ）に示すよう
にＩＣチップの電極２とガラス基板の電極５を接続す
る。その後、ＩＣチップとガラス基板を覆うように封止
樹脂をかけてもよい。
されたガラス基板４（図１（ｃ））に、図１（ｂ）に示
すＩＣチップ１を位置合わせして搭載し、ＩＣチップ１
のバンプ３をガラス基板４の凹部６にはめ込んだ後、全
体を加熱するか、ガラス基板４の裏側（ＩＣチップが搭
載される反対の面）からレーザを照射し局所的に加熱す
ることによりバンプ３を溶融し、図１（ａ）に示すよう
にＩＣチップの電極２とガラス基板の電極５を接続す
る。その後、ＩＣチップとガラス基板を覆うように封止
樹脂をかけてもよい。
【００１１】本発明により、前記の特開昭６２−２９６
４４６及び特公昭６４−１０９３６と同じ効果すなわち
位置合わせ精度向上や接合強度の向上を図ると共に、接
合時に溶融したバンプの半田が、ガラス基板の凹部の内
側にとどまり、電極間に流れ出すことがなくなり、電極
間ショート不良の発生を抑制できる効果がある。
４４６及び特公昭６４−１０９３６と同じ効果すなわち
位置合わせ精度向上や接合強度の向上を図ると共に、接
合時に溶融したバンプの半田が、ガラス基板の凹部の内
側にとどまり、電極間に流れ出すことがなくなり、電極
間ショート不良の発生を抑制できる効果がある。
【００１２】次に本発明の第２の実施例について図３を
用いて説明する。まずガラス基板に第１の実施例で述べ
たのと同じ方法で凹部及び電極を形成し、次に熱硬化型
のＡｇペースト等の導電性ペーストをガラス基板に塗布
する。その後スキージをガラス基板に押し当てたまま移
動することにより凹部に入った以外の導電性ペーストを
除去する。凹部に入った導電性ペーストの量を減らした
い場合は、ガラス基板を傾け、凹部から導電性ペースト
を流れ出させ除去してやればよい。このようにして図３
（ｂ）に示すようにガラス基板４の凹部６に導電性ペー
スト７を入れる。
用いて説明する。まずガラス基板に第１の実施例で述べ
たのと同じ方法で凹部及び電極を形成し、次に熱硬化型
のＡｇペースト等の導電性ペーストをガラス基板に塗布
する。その後スキージをガラス基板に押し当てたまま移
動することにより凹部に入った以外の導電性ペーストを
除去する。凹部に入った導電性ペーストの量を減らした
い場合は、ガラス基板を傾け、凹部から導電性ペースト
を流れ出させ除去してやればよい。このようにして図３
（ｂ）に示すようにガラス基板４の凹部６に導電性ペー
スト７を入れる。
【００１３】次に、図３（ａ）に示すように、バンプ３
を形成したＩＣチップ１をガラス基板に位置合わせして
搭載した後、加熱して導電性ペーストを硬化させＩＣチ
ップの電極２とガラス基板の電極５を接続する。
を形成したＩＣチップ１をガラス基板に位置合わせして
搭載した後、加熱して導電性ペーストを硬化させＩＣチ
ップの電極２とガラス基板の電極５を接続する。
【００１４】本発明によれば、バンプ毎の導電性ペース
トの量はほぼ一定であるため、導電性ペーストが少ない
ことによるＩＣチップとガラス基板の電極間のオープン
不良や、導電性ペーストが多いことにより電極間に導電
性ペーストがはみ出しショートする電極間ショート不良
が抑制できる。
トの量はほぼ一定であるため、導電性ペーストが少ない
ことによるＩＣチップとガラス基板の電極間のオープン
不良や、導電性ペーストが多いことにより電極間に導電
性ペーストがはみ出しショートする電極間ショート不良
が抑制できる。
【００１５】また第１の実施例に比べ、バンプ３は例え
ばＡｕやＣｕ等の高融点金属を用いることが可能であ
る。そのためメッキバンプよりも比較的工法の簡単で安
価なボールバンプ（ワイヤーボンディングのワイヤーの
根元を切断することにより形成）をバンプとして使用す
ることができ、安価な接続方法を提供できる。またガラ
ス基板の電極として、第１の実施例では少くとも表面は
半田となじみのよい金属（例えばＡｕ）で構成される必
要であったが、本実施例では導電性ペーストを用いるた
め、半田とのなじみのない例えばＩＴＯ等の電極を用い
ることも可能である。
ばＡｕやＣｕ等の高融点金属を用いることが可能であ
る。そのためメッキバンプよりも比較的工法の簡単で安
価なボールバンプ（ワイヤーボンディングのワイヤーの
根元を切断することにより形成）をバンプとして使用す
ることができ、安価な接続方法を提供できる。またガラ
ス基板の電極として、第１の実施例では少くとも表面は
半田となじみのよい金属（例えばＡｕ）で構成される必
要であったが、本実施例では導電性ペーストを用いるた
め、半田とのなじみのない例えばＩＴＯ等の電極を用い
ることも可能である。
【００１６】次に本発明の第３の実施例について図４を
用いて説明する。まずガラス基板に第１の実施例で述べ
たのと同じ方法により凹部及び電極を形成し、次にガラ
ス基板上から半田等の粒径２〜８μｍφの導電粒子を散
布し、その後表面の導電粒子を第２の実施例で述べたの
と同様スキージを用いて取り除き、凹部のみに導電粒子
を入り込ませる（図４（ｂ））。次に図４（ａ）に示す
ようにバンプ３のついたＩＣチップ１を位置合わせして
搭載し、導電粒子８を加熱溶融させＩＣチップの電極２
とガラス基板の電極５を接続する。
用いて説明する。まずガラス基板に第１の実施例で述べ
たのと同じ方法により凹部及び電極を形成し、次にガラ
ス基板上から半田等の粒径２〜８μｍφの導電粒子を散
布し、その後表面の導電粒子を第２の実施例で述べたの
と同様スキージを用いて取り除き、凹部のみに導電粒子
を入り込ませる（図４（ｂ））。次に図４（ａ）に示す
ようにバンプ３のついたＩＣチップ１を位置合わせして
搭載し、導電粒子８を加熱溶融させＩＣチップの電極２
とガラス基板の電極５を接続する。
【００１７】次に本発明の第４の実施例について図５を
用いて説明する。まず、図５（ｂ）に示すように導電粒
子８をガラス基板の凹部６に入り込ませた後、ＩＣチッ
プ搭載部のガラス基板上に熱硬化型又は紫外線硬化型の
接着剤９を塗布する。その後、その上からバンプ３のつ
いたＩＣチップ１を位置合わせして搭載し、圧力を加え
た状態で、接着剤９に熱又は紫外線を加え硬化させるこ
とにより、ＩＣチップの電極２とガラス基板の電極５を
接続する。この方法によれば導電粒子８は低融点金属で
ある必要はなく、Ｎｉ粒子であったり樹脂ビーズに金属
メッキを施した粒子であってもよい。また当然ガラス基
板の電極も半田になじみのある金属を使用する必要はな
い。
用いて説明する。まず、図５（ｂ）に示すように導電粒
子８をガラス基板の凹部６に入り込ませた後、ＩＣチッ
プ搭載部のガラス基板上に熱硬化型又は紫外線硬化型の
接着剤９を塗布する。その後、その上からバンプ３のつ
いたＩＣチップ１を位置合わせして搭載し、圧力を加え
た状態で、接着剤９に熱又は紫外線を加え硬化させるこ
とにより、ＩＣチップの電極２とガラス基板の電極５を
接続する。この方法によれば導電粒子８は低融点金属で
ある必要はなく、Ｎｉ粒子であったり樹脂ビーズに金属
メッキを施した粒子であってもよい。また当然ガラス基
板の電極も半田になじみのある金属を使用する必要はな
い。
【００１８】これら導電粒子を使う効果として、第２の
実施例の導電性ペーストを使用した場合に比べ、導電粒
子をガラス基板の凹部にのみ入り込ませるのが比較的簡
単である点があげられる。なぜなら、導電性ペーストは
液状であるためスキージで拭き取る際、スキージの押え
る面に微少な凹凸があった場合は、ペーストが筋状に残
るので何度も繰り返し作業する必要があるからである。
実施例の導電性ペーストを使用した場合に比べ、導電粒
子をガラス基板の凹部にのみ入り込ませるのが比較的簡
単である点があげられる。なぜなら、導電性ペーストは
液状であるためスキージで拭き取る際、スキージの押え
る面に微少な凹凸があった場合は、ペーストが筋状に残
るので何度も繰り返し作業する必要があるからである。
【００１９】
【発明の効果】以上説明したように、本発明はガラス基
板の電極に凹部が形成され、その凹部にＩＣチップのバ
ンプを入れ込ませて形成されているので、従来１２０ピ
ン，電極間ピッチ１００μｍのＩＣチップを導電性ペー
ストを用いて実装していた際に発生していた電極間ショ
ートや、オープン不良の発生率を１０％から１％に低減
することができた。
板の電極に凹部が形成され、その凹部にＩＣチップのバ
ンプを入れ込ませて形成されているので、従来１２０ピ
ン，電極間ピッチ１００μｍのＩＣチップを導電性ペー
ストを用いて実装していた際に発生していた電極間ショ
ートや、オープン不良の発生率を１０％から１％に低減
することができた。
【００２０】また本発明によれば、ガラス基板の電極は
必ずしも半田になじみのある金属で形成する必要はない
ため、基板電極材料選択の幅が広がる。
必ずしも半田になじみのある金属で形成する必要はない
ため、基板電極材料選択の幅が広がる。
【図１】（ａ）は本発明の第１の実施例の断面図、
（ｂ）は本実施例に使用するＩＣチップの断面図、
（ｃ）は本実施例に使用するガラス基板の平面図であ
る。
（ｂ）は本実施例に使用するＩＣチップの断面図、
（ｃ）は本実施例に使用するガラス基板の平面図であ
る。
【図２】第１の実施例に使用するガラス基板の電極部の
平面図である。
平面図である。
【図３】（ａ）は本発明の第２の実施例の断面図、
（ｂ）は第２の実施例に使用されるガラス基板の断面図
である。
（ｂ）は第２の実施例に使用されるガラス基板の断面図
である。
【図４】（ａ）は本発明の第３の実施例の断面図、
（ｂ）は第３の実施例のガラス基板凹部に導電粒子の散
布した断面図である。
（ｂ）は第３の実施例のガラス基板凹部に導電粒子の散
布した断面図である。
【図５】（ａ）は本発明の第４の実施例の断面図、
（ｂ）は第４の実施例のガラス基板に接着剤を印刷形成
した断面図である。
（ｂ）は第４の実施例のガラス基板に接着剤を印刷形成
した断面図である。
【図６】従来例の断面図である。
【図７】（ａ）は従来の他の例の断面図、（ｂ）は従来
の他の例に使用するＩＣチップの断面図である。
の他の例に使用するＩＣチップの断面図である。
１ ＩＣチップ ２ ＩＣチップ電極 ３ バンプ ４ ガラス基板 ５ ガラス基板電極 ６ ガラス基板凹部 ７ 導電性ペースト ８ 導電粒子 ９ 接着剤
Claims (4)
- 【請求項１】 ＩＣチップをガラス基板上にフェイスダ
ウンで実装するフェイスダウン実装方法において、ＩＣ
チップの電極に金属バンプが形成され、一方ガラス基板
の電極に凹部が形成されており、ＩＣチップのバンプを
ガラス基板の凹部に入れ込ませて融着することを特徴と
するフェイスダウン実装方法。 - 【請求項２】 ＩＣチップをガラス基板上にフェイスダ
ウンで実装するフェイスダウン実装方法において、ＩＣ
チップの電極に金属バンプが形成され、一方ガラス基板
の電極に凹部が形成されており、この凹部に導電性ペー
ストを入れ、ＩＣチップのバンプをガラス基板の凹部の
導電性ペーストに接続することを特徴とするフェイスダ
ウン実装方法。 - 【請求項３】 請求項１のＩＣチップのバンプとガラス
基板の電極との接続が、ガラス基板の凹部に挿入した導
電粒子を介して成されることを特徴とするフェイスダウ
ン実装方法。 - 【請求項４】 請求項３のガラス基板の凹部に導電粒子
を挿入した上に接着性の絶縁樹脂を塗布し、ＩＣチップ
とガラス基板の間に絶縁樹脂を挟み込んだことを特徴と
するフェイスダウン実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7040179A JPH08236577A (ja) | 1995-02-28 | 1995-02-28 | フェイスダウン実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7040179A JPH08236577A (ja) | 1995-02-28 | 1995-02-28 | フェイスダウン実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236577A true JPH08236577A (ja) | 1996-09-13 |
Family
ID=12573562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7040179A Pending JPH08236577A (ja) | 1995-02-28 | 1995-02-28 | フェイスダウン実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236577A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313840A (ja) * | 2001-04-17 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 半導体素子実装基板及びその製造方法 |
| JP2002373916A (ja) * | 2001-06-13 | 2002-12-26 | Sony Corp | 半導体装置の実装方法 |
| JP2005311358A (ja) * | 2004-04-19 | 2005-11-04 | General Electric Co <Ge> | 電子機器組立体並びにそれを組立てるための装置及び方法 |
| JP2006093420A (ja) * | 2004-09-24 | 2006-04-06 | Oki Electric Ind Co Ltd | 半導体装置の実装方法 |
| JP2008519702A (ja) * | 2004-11-12 | 2008-06-12 | アナログ デバイシーズ インク | 離間した突き当て型コンポーネント構造体 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02139944A (ja) * | 1988-11-18 | 1990-05-29 | Omron Tateisi Electron Co | 半導体チップの実装方法 |
| JPH02170444A (ja) * | 1988-12-22 | 1990-07-02 | Matsushita Electric Works Ltd | 半導体素子の実装方法 |
| JPH04304645A (ja) * | 1991-04-02 | 1992-10-28 | Oki Electric Ind Co Ltd | 半導体素子の実装方法 |
| JPH04359882A (ja) * | 1991-06-05 | 1992-12-14 | Yazaki Corp | Ｉｃチップ部品の接続構造及び接続電極の形成方法 |
| JPH0521521A (ja) * | 1991-07-17 | 1993-01-29 | Matsushita Electric Ind Co Ltd | 液晶パネル |
| JPH05297401A (ja) * | 1992-02-17 | 1993-11-12 | Mitsubishi Electric Corp | 回路基板の接続方法 |
-
1995
- 1995-02-28 JP JP7040179A patent/JPH08236577A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02139944A (ja) * | 1988-11-18 | 1990-05-29 | Omron Tateisi Electron Co | 半導体チップの実装方法 |
| JPH02170444A (ja) * | 1988-12-22 | 1990-07-02 | Matsushita Electric Works Ltd | 半導体素子の実装方法 |
| JPH04304645A (ja) * | 1991-04-02 | 1992-10-28 | Oki Electric Ind Co Ltd | 半導体素子の実装方法 |
| JPH04359882A (ja) * | 1991-06-05 | 1992-12-14 | Yazaki Corp | Ｉｃチップ部品の接続構造及び接続電極の形成方法 |
| JPH0521521A (ja) * | 1991-07-17 | 1993-01-29 | Matsushita Electric Ind Co Ltd | 液晶パネル |
| JPH05297401A (ja) * | 1992-02-17 | 1993-11-12 | Mitsubishi Electric Corp | 回路基板の接続方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313840A (ja) * | 2001-04-17 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 半導体素子実装基板及びその製造方法 |
| JP2002373916A (ja) * | 2001-06-13 | 2002-12-26 | Sony Corp | 半導体装置の実装方法 |
| JP2005311358A (ja) * | 2004-04-19 | 2005-11-04 | General Electric Co <Ge> | 電子機器組立体並びにそれを組立てるための装置及び方法 |
| JP2006093420A (ja) * | 2004-09-24 | 2006-04-06 | Oki Electric Ind Co Ltd | 半導体装置の実装方法 |
| JP2008519702A (ja) * | 2004-11-12 | 2008-06-12 | アナログ デバイシーズ インク | 離間した突き当て型コンポーネント構造体 |
| JP4808729B2 (ja) * | 2004-11-12 | 2011-11-02 | アナログ デバイシーズ インク | 離間した突き当て型コンポーネント構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6137183A (en) | Flip chip mounting method and semiconductor apparatus manufactured by the method | |
| US7947602B2 (en) | Conductive pattern formation method | |
| US6518649B1 (en) | Tape carrier type semiconductor device with gold/gold bonding of leads to bumps | |
| JPH06283571A (ja) | 集積回路と基板との相互接続構造及びその製造方法 | |
| JPH1050708A (ja) | 金属バンプ、金属バンプの製造方法、接続構造体 | |
| JP2001332583A (ja) | 半導体チップの実装方法 | |
| US5883432A (en) | Connection structure between electrode pad on semiconductor device and printed pattern on printed circuit board | |
| JP5036397B2 (ja) | チップ内蔵基板の製造方法 | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JP2755696B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1197471A (ja) | 半導体デバイスおよびその実装構造体並びにその製造方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPH09246319A (ja) | フリップチップ実装方法 | |
| JPH114064A (ja) | 異方性導電樹脂及びこれを用いた電子部品の実装構造 | |
| JP7710168B2 (ja) | 実装基板および実装基板の製造方法 | |
| JP3544439B2 (ja) | 接続ピンと基板実装方法 | |
| JPH01145630A (ja) | 液晶表示素子 | |
| JP3235192B2 (ja) | 配線基板の接続方法 | |
| JPH09275106A (ja) | バンプの構造と形成方法 | |
| JP3173109B2 (ja) | 半導体素子及びその製造方法 | |
| JPH05343593A (ja) | 接続端子 | |
| US20240312856A1 (en) | Electronic component package, circuit module and method for producing electronic component package | |
| JP2002261183A (ja) | 配線基板、半導体装置、及びその製造方法 | |
| JPH06163549A (ja) | 金属バンプとその形成方法 | |
| JPH08227894A (ja) | バンプ電極への半田供給方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970311 |