JPH11121932A - 多層配線板及び多層プリント配線板 - Google Patents
多層配線板及び多層プリント配線板Info
- Publication number
- JPH11121932A JPH11121932A JP9303694A JP30369497A JPH11121932A JP H11121932 A JPH11121932 A JP H11121932A JP 9303694 A JP9303694 A JP 9303694A JP 30369497 A JP30369497 A JP 30369497A JP H11121932 A JPH11121932 A JP H11121932A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- printed wiring
- multilayer printed
- conductor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 ノイズからの影響を受け難い多層配線板及び
多層プリント配線板を提供する。 【解決手段】 最外層の導体回路１５８Ｕ、１５８Ｄを
支持する層間樹脂絶縁層１５０の下側に配設される導体
回路５８Ｕ、５８Ｄを電源層、グランド層とし、該導体
回路５８Ｕ、５８Ｄにバイアホール１６０Ｕ、１６０Ｄ
を直接接続し、該バイアホールに半田バンプ７６Ｕ、７
６Ｄを形成してあるので、電源層或いはグランド層と半
田バンプとを接続する配線が無くなる。このため、配線
に重畳するノイズによる影響を受けなくなり、集積回路
−マザーボード間の信号等の受け渡し、及び、マザーボ
ード側からの電源供給を中継する際におけるノイズの影
響を低減することができる。
多層プリント配線板を提供する。 【解決手段】 最外層の導体回路１５８Ｕ、１５８Ｄを
支持する層間樹脂絶縁層１５０の下側に配設される導体
回路５８Ｕ、５８Ｄを電源層、グランド層とし、該導体
回路５８Ｕ、５８Ｄにバイアホール１６０Ｕ、１６０Ｄ
を直接接続し、該バイアホールに半田バンプ７６Ｕ、７
６Ｄを形成してあるので、電源層或いはグランド層と半
田バンプとを接続する配線が無くなる。このため、配線
に重畳するノイズによる影響を受けなくなり、集積回路
−マザーボード間の信号等の受け渡し、及び、マザーボ
ード側からの電源供給を中継する際におけるノイズの影
響を低減することができる。
Description
【０００１】
【発明の属する技術分野】この発明は、層間絶縁層を介
して上層の導体回路と下層の導体回路とを絶縁し、該上
層の導体回路と下層の導体回路とをバイアホールを介し
て接続する多層配線及び多層プリント配線板に関するも
のである。
して上層の導体回路と下層の導体回路とを絶縁し、該上
層の導体回路と下層の導体回路とをバイアホールを介し
て接続する多層配線及び多層プリント配線板に関するも
のである。
【０００２】
【従来の技術】複数層の導体回路をそれぞれ絶縁層にて
絶縁して成る多層配線板において、１層分の導体回路を
グランド層、或いは、電源層として用いることが、ノイ
ズの低減等の目的で行われている。従来技術に係る多層
配線板では、該グランド層（或いは電源層）から外部端
子への接続は、配線を介して行っていた。
絶縁して成る多層配線板において、１層分の導体回路を
グランド層、或いは、電源層として用いることが、ノイ
ズの低減等の目的で行われている。従来技術に係る多層
配線板では、該グランド層（或いは電源層）から外部端
子への接続は、配線を介して行っていた。
【０００３】この従来技術の多層プリント配線板におけ
る該グランド層から外部端子へ接続について図２４を参
照して説明する。基板４３０の上層には、グランド層と
なる配線４３４Ａ、４３４Ｂ、４３４Ｃ（導体回路）が
形成されている。該配線４３４Ａ、４３４Ｂ、４３４Ｃ
の上側には、層間樹脂絶縁層４５０を介在させて配線４
５８Ａ及び信号線４５８Ｂが形成されている。更に、該
配線４５８Ａ及び信号線４５８Ｂの上側には、層間樹脂
絶縁層５５０を介在させて信号線５５８Ｃ、５５８Ｄが
形成されている。ここで、信号線４５８Ｃは、半田バン
プ５７６Ｃの形成されたバイアホール５６０Ｃと接続さ
れ、信号線４５８Ｂは、半田バンプ５７６Ｂの形成され
たバイアホール５６０Ｂと接続され、該半田バンプ５７
６Ｃ、５７６Ｂを介して信号線４５８Ｃ、４５８Ｂは図
示しない集積回路チップに接続される。また、グランド
層を形成する配線４３４Ａには、バイアホール４６０Ａ
が接続され、配線４５８Ａを介してバイアホール５６０
Ａに接続されている。該バイアホール５６０Ａに接続さ
れた半田バンプ５７６Ａは、集積回路チップのグランド
側のバンプに接続される。
る該グランド層から外部端子へ接続について図２４を参
照して説明する。基板４３０の上層には、グランド層と
なる配線４３４Ａ、４３４Ｂ、４３４Ｃ（導体回路）が
形成されている。該配線４３４Ａ、４３４Ｂ、４３４Ｃ
の上側には、層間樹脂絶縁層４５０を介在させて配線４
５８Ａ及び信号線４５８Ｂが形成されている。更に、該
配線４５８Ａ及び信号線４５８Ｂの上側には、層間樹脂
絶縁層５５０を介在させて信号線５５８Ｃ、５５８Ｄが
形成されている。ここで、信号線４５８Ｃは、半田バン
プ５７６Ｃの形成されたバイアホール５６０Ｃと接続さ
れ、信号線４５８Ｂは、半田バンプ５７６Ｂの形成され
たバイアホール５６０Ｂと接続され、該半田バンプ５７
６Ｃ、５７６Ｂを介して信号線４５８Ｃ、４５８Ｂは図
示しない集積回路チップに接続される。また、グランド
層を形成する配線４３４Ａには、バイアホール４６０Ａ
が接続され、配線４５８Ａを介してバイアホール５６０
Ａに接続されている。該バイアホール５６０Ａに接続さ
れた半田バンプ５７６Ａは、集積回路チップのグランド
側のバンプに接続される。
【０００４】
【発明が解決しようとする課題】ここで、グランド層４
３４Ａと半田バンプ５７６Ａとの接続を配線４５８Ａを
介して行うため、該配線４５８Ａにノイズが乗り易く、
該ノイズが集積チップ等の多層配線板に接続される電子
素子の誤動作の原因となっていた。また、該配線を多層
配線板内に引き回すためのスペースが必要となり、高密
度化を阻害していた。
３４Ａと半田バンプ５７６Ａとの接続を配線４５８Ａを
介して行うため、該配線４５８Ａにノイズが乗り易く、
該ノイズが集積チップ等の多層配線板に接続される電子
素子の誤動作の原因となっていた。また、該配線を多層
配線板内に引き回すためのスペースが必要となり、高密
度化を阻害していた。
【０００５】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、ノイズ
からの影響を受け難い多層配線板及び多層プリント配線
板を提供することにある。
なされたものであり、その目的とするところは、ノイズ
からの影響を受け難い多層配線板及び多層プリント配線
板を提供することにある。
【０００６】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するため、最外層の導体回路と、該最外層の
導体回路を支持する絶縁層と、該絶縁層の下側に設けら
れる内層導体回路と、を備える多層配線板であって、前
記内層導体回路は、電源層および／またはグランド層で
あり、前記絶縁層を貫通し、前記内層導体回路に接続さ
れたバイアホールに、半田バンプが形成されていること
を技術的特徴とする。
目的を達成するため、最外層の導体回路と、該最外層の
導体回路を支持する絶縁層と、該絶縁層の下側に設けら
れる内層導体回路と、を備える多層配線板であって、前
記内層導体回路は、電源層および／またはグランド層で
あり、前記絶縁層を貫通し、前記内層導体回路に接続さ
れたバイアホールに、半田バンプが形成されていること
を技術的特徴とする。
【０００７】また、請求項２の発明は、内層の第１導体
回路と、該第１内層導体回路上に形成された第１層間樹
脂絶縁層と、該第１層間樹脂絶縁層上に形成された内層
の第２導体回路と、該第２導体回路上に形成された第２
層間樹脂絶縁層と、該第２層間樹脂絶縁層上に形成され
た最外層の導体回路と、を備える多層プリント配線板で
あって、前記内層の第２導体回路は、電源層および／ま
たはグランド層であり、前記第２層間樹脂絶縁層を貫通
し、前記第２の導体回路に接続されたバイアホールに、
半田バンプが形成されていることを技術的特徴とする。
回路と、該第１内層導体回路上に形成された第１層間樹
脂絶縁層と、該第１層間樹脂絶縁層上に形成された内層
の第２導体回路と、該第２導体回路上に形成された第２
層間樹脂絶縁層と、該第２層間樹脂絶縁層上に形成され
た最外層の導体回路と、を備える多層プリント配線板で
あって、前記内層の第２導体回路は、電源層および／ま
たはグランド層であり、前記第２層間樹脂絶縁層を貫通
し、前記第２の導体回路に接続されたバイアホールに、
半田バンプが形成されていることを技術的特徴とする。
【０００８】請求項１の多層配線板においては、最外層
の導体回路を支持する絶縁層の下層の内層導体回路を電
源層および／またはグランド層とし、該第２導体回路に
バイアホールを直接接続し、該バイアホールに半田バン
プを形成してあるので、電源層或いはグランド層と半田
バンプとを接続する配線が無くなる。このため、配線に
重畳するノイズによる影響を受けなくなる。
の導体回路を支持する絶縁層の下層の内層導体回路を電
源層および／またはグランド層とし、該第２導体回路に
バイアホールを直接接続し、該バイアホールに半田バン
プを形成してあるので、電源層或いはグランド層と半田
バンプとを接続する配線が無くなる。このため、配線に
重畳するノイズによる影響を受けなくなる。
【０００９】請求項２の多層プリント配線板において
は、最外層導体回路を支持する第２層間樹脂絶縁層の下
側に配設される第２導体回路を電源層および／またはグ
ランド層とし、該第２導体回路にバイアホールを直接接
続し、該バイアホールに半田バンプを形成してあるの
で、電源層或いはグランド層と半田バンプとを接続する
配線が無くなる。このため、配線に重畳するノイズによ
る影響を受けなくなる。
は、最外層導体回路を支持する第２層間樹脂絶縁層の下
側に配設される第２導体回路を電源層および／またはグ
ランド層とし、該第２導体回路にバイアホールを直接接
続し、該バイアホールに半田バンプを形成してあるの
で、電源層或いはグランド層と半田バンプとを接続する
配線が無くなる。このため、配線に重畳するノイズによ
る影響を受けなくなる。
【００１０】
【発明の実施の形態】本発明の第１実施形態に係る多層
プリント配線板の構成について図２２を参照して説明す
る。図２２に断面を示す第１実施形態の多層プリント配
線板は、上面に集積回路（図示せず）を載置した状態
で、マザーボード（図示せず）に取り付けるためのいわ
ゆる集積回路パッケージを構成するものである。該多層
プリント配線板は、上面に集積回路のバンプ側に接続す
るための半田バンプ７６Ｕが設けられ、下面側にマザー
ボードのバンプに接続するための半田バンプ７６Ｄが配
設され、該集積回路−マザーボード間の信号等の受け渡
し、及び、マザーボード側からの電源供給を中継する役
割を果たす。
プリント配線板の構成について図２２を参照して説明す
る。図２２に断面を示す第１実施形態の多層プリント配
線板は、上面に集積回路（図示せず）を載置した状態
で、マザーボード（図示せず）に取り付けるためのいわ
ゆる集積回路パッケージを構成するものである。該多層
プリント配線板は、上面に集積回路のバンプ側に接続す
るための半田バンプ７６Ｕが設けられ、下面側にマザー
ボードのバンプに接続するための半田バンプ７６Ｄが配
設され、該集積回路−マザーボード間の信号等の受け渡
し、及び、マザーボード側からの電源供給を中継する役
割を果たす。
【００１１】多層プリント配線板のコア基板３０の上面
には、信号線となる内層銅パターン３４Ｕが、下面には
信号線となる内層銅パターン３４Ｄ形成されている。ま
た、内層銅パターン３４Ｕの上層には、層間樹脂絶縁層
５０を介在させて電源層を形成する導体回路５８Ｕが形
成されている。導体回路５８Ｕの上層には、層間樹脂絶
縁層１５０を介して最外層の導体回路１５８Ｕ及び該層
間樹脂絶縁層１５０を貫通するバイアホール１６０Ｕが
形成され、該バイアホール１６０Ｕには半田バンプ７６
Ｕが形成されている。即ち、本実施形態では、電源層を
形成する導体回路５８Ｕに取り付けられたバイアホール
１６０Ｕに半田バンプ７６Ｕが形成され、外部のバンプ
（図示せず）へ直接該電源層を接続できるように構成さ
れている。
には、信号線となる内層銅パターン３４Ｕが、下面には
信号線となる内層銅パターン３４Ｄ形成されている。ま
た、内層銅パターン３４Ｕの上層には、層間樹脂絶縁層
５０を介在させて電源層を形成する導体回路５８Ｕが形
成されている。導体回路５８Ｕの上層には、層間樹脂絶
縁層１５０を介して最外層の導体回路１５８Ｕ及び該層
間樹脂絶縁層１５０を貫通するバイアホール１６０Ｕが
形成され、該バイアホール１６０Ｕには半田バンプ７６
Ｕが形成されている。即ち、本実施形態では、電源層を
形成する導体回路５８Ｕに取り付けられたバイアホール
１６０Ｕに半田バンプ７６Ｕが形成され、外部のバンプ
（図示せず）へ直接該電源層を接続できるように構成さ
れている。
【００１２】一方、コア基板３０の下面側の信号線（内
層銅パターン）３４Ｄの上層（ここで、上層とは基板３
０を中心として上面については上側を、基板の下面につ
いては下側を意味する）には、層間樹脂絶縁層５０を介
してグランド層となる導体回路５８Ｄが形成されてい
る。該導体回路５８Ｄの上層には、層間樹脂絶縁層１５
０を介して最外層の導体回路１５８Ｄ及び該層間樹脂絶
縁層１５０を貫通するバイアホール１６０Ｄが形成さ
れ、該バイアホール１６０Ｄには半田バンプ７６Ｄが形
成されている。即ち、本実施形態では、グランド層を形
成する導体回路５８Ｄに取り付けられたバイアホール１
６０Ｄに半田バンプ７６Ｄが形成され、外部のバンプ
（図示せず）へ直接該グランド層を接続できるように構
成されている。
層銅パターン）３４Ｄの上層（ここで、上層とは基板３
０を中心として上面については上側を、基板の下面につ
いては下側を意味する）には、層間樹脂絶縁層５０を介
してグランド層となる導体回路５８Ｄが形成されてい
る。該導体回路５８Ｄの上層には、層間樹脂絶縁層１５
０を介して最外層の導体回路１５８Ｄ及び該層間樹脂絶
縁層１５０を貫通するバイアホール１６０Ｄが形成さ
れ、該バイアホール１６０Ｄには半田バンプ７６Ｄが形
成されている。即ち、本実施形態では、グランド層を形
成する導体回路５８Ｄに取り付けられたバイアホール１
６０Ｄに半田バンプ７６Ｄが形成され、外部のバンプ
（図示せず）へ直接該グランド層を接続できるように構
成されている。
【００１３】本実施形態の構成では、最外層の導体回路
１５８Ｕ、１５８Ｄを支持する層間樹脂絶縁層１５０の
下側に配設される導体回路５８Ｕ、５８Ｄを電源層、グ
ランド層とし、該導体回路５８Ｕ、５８Ｄにバイアホー
ル１６０Ｕ、１６０Ｄを直接接続し、該バイアホールに
半田バンプ７６Ｕ、７６Ｄを形成してあるので、電源層
或いはグランド層と半田バンプとを接続する配線が無く
なる。このため、配線に重畳するノイズによる影響を受
けなくなり、集積回路−マザーボード間の信号等の受け
渡し、及び、マザーボード側からの電源供給を中継する
際におけるノイズの影響を低減することができる。ま
た、配線がない分、多層プリント配線板の高密度化を図
れる。なお、本実施形態の多層プリント配線板において
は、導体回路５８Ｕを電源層に、導体回路５８Ｄをグラ
ンド層にそれぞれしたが、導体回路５８Ｕ又は導体回路
５８Ｄは、同一層内に電源層として機能する導体回路
と、グランド層として機能する導体回路とを併設して形
成してもよい。
１５８Ｕ、１５８Ｄを支持する層間樹脂絶縁層１５０の
下側に配設される導体回路５８Ｕ、５８Ｄを電源層、グ
ランド層とし、該導体回路５８Ｕ、５８Ｄにバイアホー
ル１６０Ｕ、１６０Ｄを直接接続し、該バイアホールに
半田バンプ７６Ｕ、７６Ｄを形成してあるので、電源層
或いはグランド層と半田バンプとを接続する配線が無く
なる。このため、配線に重畳するノイズによる影響を受
けなくなり、集積回路−マザーボード間の信号等の受け
渡し、及び、マザーボード側からの電源供給を中継する
際におけるノイズの影響を低減することができる。ま
た、配線がない分、多層プリント配線板の高密度化を図
れる。なお、本実施形態の多層プリント配線板において
は、導体回路５８Ｕを電源層に、導体回路５８Ｄをグラ
ンド層にそれぞれしたが、導体回路５８Ｕ又は導体回路
５８Ｄは、同一層内に電源層として機能する導体回路
と、グランド層として機能する導体回路とを併設して形
成してもよい。
【００１４】引き続き、図２２に示す多層プリント配線
板の製造工程について図１〜図２２を参照して説明す
る。 （１）厚さ１ｍｍのガラスエポキシ樹脂またはＢＴ（ビ
スマレイミドトリアジン）樹脂からなるコア基板３０の
両面に１８μｍの銅箔３２がラミネートされている銅張
積層板３０Ａを出発材料とする（図１参照）。まず、こ
の銅張積層板３０Ａをドリル削孔し、無電解めっき処理
を施し、パターン状にエッチングすることにより、基板
３０の両面に内層銅パターン３４Ｕ、３４Ｄとスルーホ
ール３６を形成する（図２参照）。
板の製造工程について図１〜図２２を参照して説明す
る。 （１）厚さ１ｍｍのガラスエポキシ樹脂またはＢＴ（ビ
スマレイミドトリアジン）樹脂からなるコア基板３０の
両面に１８μｍの銅箔３２がラミネートされている銅張
積層板３０Ａを出発材料とする（図１参照）。まず、こ
の銅張積層板３０Ａをドリル削孔し、無電解めっき処理
を施し、パターン状にエッチングすることにより、基板
３０の両面に内層銅パターン３４Ｕ、３４Ｄとスルーホ
ール３６を形成する（図２参照）。
【００１５】（２）さらに、内層銅パターン３４Ｕ、３
４Ｄおよびスルーホール３６を形成した基板３０を、水
洗いして乾燥した後、酸化一還元処理し、内層銅パター
ン３４Ｕ、３４Ｄおよびスルーホール３６の表面に粗化
層３８を設ける（図３参照）。
４Ｄおよびスルーホール３６を形成した基板３０を、水
洗いして乾燥した後、酸化一還元処理し、内層銅パター
ン３４Ｕ、３４Ｄおよびスルーホール３６の表面に粗化
層３８を設ける（図３参照）。
【００１６】（３）一方、基板表面を平滑化するための
樹脂充填剤を調整する。ここでは、ビスフェノールＦ型
エポキシモノマー（油化シェル製、分子量３１０、ＹＬ
９８３Ｕ）１００重量部、イミダゾール硬化剤（四国化
成製、２Ｅ４ＭＺ−ＣＮ）６重量部を混合し、これらの
混合物に対し、表面にシランカップリング剤がコーティ
ングされた平均粒径１．６μｍのＳｉＯ2 球状粒子（ア
ドマテック製、ＣＲＳ１１０１−ＣＥ、ここで、最大粒
子の大きさは後述する内層銅パターンの厚み（１５μ
ｍ）以下とする）１７０重量部、消泡剤（サンノプコ
製、ペレノールＳ４）０．５重量部を混合し、３本ロー
ルにて混練することにより、その混合物の粘度を２３±
１℃で４５，０００〜４９，０００ｃｐｓに調整して、
樹脂充填剤を得る。この樹脂充填剤は無溶剤である。も
し溶剤入りの樹脂充填剤を用いると、後工程において層
間剤を塗布して加熱・乾燥させる際に、樹脂充填剤の層
から溶剤が揮発して、樹脂充填剤の層と層間材との間で
剥離が発生するからである。
樹脂充填剤を調整する。ここでは、ビスフェノールＦ型
エポキシモノマー（油化シェル製、分子量３１０、ＹＬ
９８３Ｕ）１００重量部、イミダゾール硬化剤（四国化
成製、２Ｅ４ＭＺ−ＣＮ）６重量部を混合し、これらの
混合物に対し、表面にシランカップリング剤がコーティ
ングされた平均粒径１．６μｍのＳｉＯ2 球状粒子（ア
ドマテック製、ＣＲＳ１１０１−ＣＥ、ここで、最大粒
子の大きさは後述する内層銅パターンの厚み（１５μ
ｍ）以下とする）１７０重量部、消泡剤（サンノプコ
製、ペレノールＳ４）０．５重量部を混合し、３本ロー
ルにて混練することにより、その混合物の粘度を２３±
１℃で４５，０００〜４９，０００ｃｐｓに調整して、
樹脂充填剤を得る。この樹脂充填剤は無溶剤である。も
し溶剤入りの樹脂充填剤を用いると、後工程において層
間剤を塗布して加熱・乾燥させる際に、樹脂充填剤の層
から溶剤が揮発して、樹脂充填剤の層と層間材との間で
剥離が発生するからである。
【００１７】（４）上記（３）で得た樹脂充填剤４０
を、基板３０の両面にロールコータを用いて塗布するこ
とにより、上面の導体回路（内層銅パターン）３４Ｕ間
あるいはスルーホール３６内に充填し、７０℃，２０分
間で乾燥させ、下面についても同様にして樹脂充填剤４
０を導体回路３４Ｄ間あるいはスルーホール３６内に充
填し、７０℃，２０分間で乾燥させる（図４参照）。
を、基板３０の両面にロールコータを用いて塗布するこ
とにより、上面の導体回路（内層銅パターン）３４Ｕ間
あるいはスルーホール３６内に充填し、７０℃，２０分
間で乾燥させ、下面についても同様にして樹脂充填剤４
０を導体回路３４Ｄ間あるいはスルーホール３６内に充
填し、７０℃，２０分間で乾燥させる（図４参照）。
【００１８】（５）上記（４）の処理を終えた基板３０
の片面を、♯６００のベルト研磨紙（三共理化学製）を
用いたベルトサンダー研磨により、内層銅パターン３４
Ｕ、３４Ｄの表面やスルーホール３６のランド表面に樹
脂充填剤４０が残らないように研磨し、次いで、上記ベ
ルトサンダー研磨による傷を取り除くためのバフ研磨を
行う（図５参照）。次いで、１００℃で１時間、１２０
℃で３時間、１５０℃で１時間、１８０℃で７時間の加
熱処理を行って樹脂充填剤４０を硬化させる。
の片面を、♯６００のベルト研磨紙（三共理化学製）を
用いたベルトサンダー研磨により、内層銅パターン３４
Ｕ、３４Ｄの表面やスルーホール３６のランド表面に樹
脂充填剤４０が残らないように研磨し、次いで、上記ベ
ルトサンダー研磨による傷を取り除くためのバフ研磨を
行う（図５参照）。次いで、１００℃で１時間、１２０
℃で３時間、１５０℃で１時間、１８０℃で７時間の加
熱処理を行って樹脂充填剤４０を硬化させる。
【００１９】このようにして、スルーホール３６等に充
填された樹脂充填剤４０の表層部および導体回路３４
Ｕ、３４Ｄ上面の粗化層３８を除去して基板両面を平滑
化し、樹脂充填剤４０と導体回路３４Ｕ、３４Ｄの側面
とが粗化層３８を介して強固に密着し、またスルーホー
ル３６の内壁面と樹脂充填剤４０とが粗化層３８を介し
て強固に密着した配線基板を得る。即ち、この工程によ
り、掛脂充填剤４０の表面と内層銅パターン３４Ｕ、３
４Ｄの表面とを同一平面にする。ここで、充填した硬化
樹脂のＴｇ点は１５５．６℃、線熱膨張係数は４４．５
×１０-6／℃であった。
填された樹脂充填剤４０の表層部および導体回路３４
Ｕ、３４Ｄ上面の粗化層３８を除去して基板両面を平滑
化し、樹脂充填剤４０と導体回路３４Ｕ、３４Ｄの側面
とが粗化層３８を介して強固に密着し、またスルーホー
ル３６の内壁面と樹脂充填剤４０とが粗化層３８を介し
て強固に密着した配線基板を得る。即ち、この工程によ
り、掛脂充填剤４０の表面と内層銅パターン３４Ｕ、３
４Ｄの表面とを同一平面にする。ここで、充填した硬化
樹脂のＴｇ点は１５５．６℃、線熱膨張係数は４４．５
×１０-6／℃であった。
【００２０】（６）上記（５）の処理で露出した導体回
路３４Ｕ、３４Ｄおよびスルーホール３６のランド上面
に、厚さ２．５μｍのＣｕ−Ｎｉ−Ｐ合金からなる粗化
層（凹凸層）４２を形成し、さらに、その粗化層４２の
表面に厚さ０．３μｍのＳｎ層を設ける（図６参照、但
し、Ｓｎ層については図示しない）。その形成方法は以
下のようである。即ち、基板３０を酸性脱脂してソフト
エッチングし、次いで、塩化パラジウムと有機酸からな
る触媒溶液で処理して、Ｐｄ触媒を付与し、この触媒を
活性化した後、硫酸銅８ｇ／ｌ、硫酸ニッケル０．６ｇ
／ｌ、クエン酸１５ｇ／ｌ、次亜リン酸ナトリウム２９
ｇ／ｌ、ホウ酸３１ｇ／ｌ、界面活性剤０．１ｇ／ｌ、
ｐＨ＝９からなる無電解めっき浴にてめっきを施し、銅
導体回路４およびスルーホール９のランド上面にＣｕ−
Ｎｉ−Ｐ合金の粗化層４２を形成した。ついで、ホウフ
ッ化スズ０．１ｍｏｌ／ｌ、チオ尿素１．０ｍｏｌ／
ｌ、温度５０℃、ｐＨ＝１．２の条件でＣｕ−Ｓｎ置換
反応させ、粗化層４２の表面に厚さ０．３μｍのＳｎ層
を設けた（Ｓｎ層については図示しない）。
路３４Ｕ、３４Ｄおよびスルーホール３６のランド上面
に、厚さ２．５μｍのＣｕ−Ｎｉ−Ｐ合金からなる粗化
層（凹凸層）４２を形成し、さらに、その粗化層４２の
表面に厚さ０．３μｍのＳｎ層を設ける（図６参照、但
し、Ｓｎ層については図示しない）。その形成方法は以
下のようである。即ち、基板３０を酸性脱脂してソフト
エッチングし、次いで、塩化パラジウムと有機酸からな
る触媒溶液で処理して、Ｐｄ触媒を付与し、この触媒を
活性化した後、硫酸銅８ｇ／ｌ、硫酸ニッケル０．６ｇ
／ｌ、クエン酸１５ｇ／ｌ、次亜リン酸ナトリウム２９
ｇ／ｌ、ホウ酸３１ｇ／ｌ、界面活性剤０．１ｇ／ｌ、
ｐＨ＝９からなる無電解めっき浴にてめっきを施し、銅
導体回路４およびスルーホール９のランド上面にＣｕ−
Ｎｉ−Ｐ合金の粗化層４２を形成した。ついで、ホウフ
ッ化スズ０．１ｍｏｌ／ｌ、チオ尿素１．０ｍｏｌ／
ｌ、温度５０℃、ｐＨ＝１．２の条件でＣｕ−Ｓｎ置換
反応させ、粗化層４２の表面に厚さ０．３μｍのＳｎ層
を設けた（Ｓｎ層については図示しない）。
【００２１】引き続き、絶縁層を形成する感光性接着剤
（上層用）及び層間樹脂絶縁剤（下層用）を用意する。 （７）感光性接着剤（上層用）は、ＤＭＤＧ（ジエチレ
ングリコールジメチルエーテル）に溶解した濃度８０ｗ
ｔ％のクレゾールノボラック型エポキシ樹脂（日本化薬
製、分子量２５００）の２５％アクリル化物を３５重量
部、ポリエーテルスルフォン（ＰＥＳ）１２重量部、イ
ミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）２
重量部、感光性モノマー（東亜合成製、アロニックスＭ
３１５）４重量部、光開始剤（チバガイギー製、イルガ
キュアＩ−９０７）２重量部、光増感剤（日本化薬製、
ＤＥＴＸ−Ｓ）０．２重量部を混合し、これらの混合物
に対し、エポキシ樹脂粒子（三洋化成製、ポリマーポー
ル）の平均粒径１．０μｍのものを７．２重量部、平均
粒経０．５μｍのものを３．０９重量部、消泡剤（サン
ノプコ製 Ｓ−６５）０．５重量部を混合した後、さら
にＮＭＰ３０重量部を添加しながら混合して粘度７Ｐａ
・ｓの感光性接着剤（上層用）を得る。
（上層用）及び層間樹脂絶縁剤（下層用）を用意する。 （７）感光性接着剤（上層用）は、ＤＭＤＧ（ジエチレ
ングリコールジメチルエーテル）に溶解した濃度８０ｗ
ｔ％のクレゾールノボラック型エポキシ樹脂（日本化薬
製、分子量２５００）の２５％アクリル化物を３５重量
部、ポリエーテルスルフォン（ＰＥＳ）１２重量部、イ
ミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）２
重量部、感光性モノマー（東亜合成製、アロニックスＭ
３１５）４重量部、光開始剤（チバガイギー製、イルガ
キュアＩ−９０７）２重量部、光増感剤（日本化薬製、
ＤＥＴＸ−Ｓ）０．２重量部を混合し、これらの混合物
に対し、エポキシ樹脂粒子（三洋化成製、ポリマーポー
ル）の平均粒径１．０μｍのものを７．２重量部、平均
粒経０．５μｍのものを３．０９重量部、消泡剤（サン
ノプコ製 Ｓ−６５）０．５重量部を混合した後、さら
にＮＭＰ３０重量部を添加しながら混合して粘度７Ｐａ
・ｓの感光性接着剤（上層用）を得る。
【００２２】（８）一方、層間樹脂絶縁剤（下層用）
は、ＤＭＤＧ（ジエチレングリコールジメチルエーテ
ル）に溶解した濃度８０ｗｔ％のクレゾールノボラック
型エポキシ樹脂（日本化薬製、分子量２５００）の２５
％アクリル化物を３５重量部、ポリエーテルスルフォン
（ＰＥＳ）１２重量部、イミダゾール硬化剤（四国化成
製、２Ｅ４ＭＺ−ＣＮ）２重量部、感光性モノマー（東
亜合成製、アロニックスＭ３１５）４重量部、光開始剤
（チバガイギー製、イルガキュアI −９０７）２重量
部、光増感剤（日本化薬製、ＤＥＴＥ−Ｓ）０．２重量
部を混合し、これらの混合物に対し、エポキシ樹脂粒子
（三洋化成製、ポリマーポール）の平均粒経０．５μｍ
のものを１４．４９重量部、消泡剤（サンノプコ製、Ｓ
−６５）０．５重量部を混合した後、さらにＮＭＰ３０
重量部を添加しながら混合して粘度１．５Ｐａ・ｓの層
間樹脂絶縁剤（下層用）を得る。
は、ＤＭＤＧ（ジエチレングリコールジメチルエーテ
ル）に溶解した濃度８０ｗｔ％のクレゾールノボラック
型エポキシ樹脂（日本化薬製、分子量２５００）の２５
％アクリル化物を３５重量部、ポリエーテルスルフォン
（ＰＥＳ）１２重量部、イミダゾール硬化剤（四国化成
製、２Ｅ４ＭＺ−ＣＮ）２重量部、感光性モノマー（東
亜合成製、アロニックスＭ３１５）４重量部、光開始剤
（チバガイギー製、イルガキュアI −９０７）２重量
部、光増感剤（日本化薬製、ＤＥＴＥ−Ｓ）０．２重量
部を混合し、これらの混合物に対し、エポキシ樹脂粒子
（三洋化成製、ポリマーポール）の平均粒経０．５μｍ
のものを１４．４９重量部、消泡剤（サンノプコ製、Ｓ
−６５）０．５重量部を混合した後、さらにＮＭＰ３０
重量部を添加しながら混合して粘度１．５Ｐａ・ｓの層
間樹脂絶縁剤（下層用）を得る。
【００２３】（９）基板の両面に、上記（７）で得られ
た粘度１．５Ｐａ・ｓの層間樹脂絶縁剤（下層用）をロ
ールコ一夕で塗布し、水平状態で２０分間放置してか
ら、６０℃で３０分の乾燥（プリベーク）を行い、絶縁
剤層４４を形成する。さらにこの絶縁剤層４４の上に上
記（８）で得られた粘度７Ｐａ・ｓの感光性接着剤（上
層用）をロールコ一タを用いて塗布し、水平状態で２０
分間放置してから、６０℃で３０分の乾燥を行い、接着
剤層４６を形成する（図７参照）。
た粘度１．５Ｐａ・ｓの層間樹脂絶縁剤（下層用）をロ
ールコ一夕で塗布し、水平状態で２０分間放置してか
ら、６０℃で３０分の乾燥（プリベーク）を行い、絶縁
剤層４４を形成する。さらにこの絶縁剤層４４の上に上
記（８）で得られた粘度７Ｐａ・ｓの感光性接着剤（上
層用）をロールコ一タを用いて塗布し、水平状態で２０
分間放置してから、６０℃で３０分の乾燥を行い、接着
剤層４６を形成する（図７参照）。
【００２４】（１０）上記（９）で絶縁剤層４４および
接着剤層４６を形成した基板３０の両面に、１００μｍ
φの黒円が印刷されたフォトマスクフィルムを密着さ
せ、超高圧水銀灯により５００ｍＪ／ｃｍ2 で露光す
る。これをＤＭＤＧ溶液でスプレー現像し、さらに、当
該基板を超高圧水銀灯により３０００ｍＪ／ｃｍ2 で露
光し、１００℃で１時間、その後１５０℃で５時間の加
熱処理（ポストベーク）をすることにより、フォトマス
クフィルムに相当する寸法精度に優れた１００μｍφの
開口（バイアホール形成用開口４８）を有する厚さ３５
μｍの層間樹脂絶縁層（２層構造）５０を形成する（図
８参照）。なお、バイアホールとなる開口４８には、ス
ズめっき層を部分的に露出させる。
接着剤層４６を形成した基板３０の両面に、１００μｍ
φの黒円が印刷されたフォトマスクフィルムを密着さ
せ、超高圧水銀灯により５００ｍＪ／ｃｍ2 で露光す
る。これをＤＭＤＧ溶液でスプレー現像し、さらに、当
該基板を超高圧水銀灯により３０００ｍＪ／ｃｍ2 で露
光し、１００℃で１時間、その後１５０℃で５時間の加
熱処理（ポストベーク）をすることにより、フォトマス
クフィルムに相当する寸法精度に優れた１００μｍφの
開口（バイアホール形成用開口４８）を有する厚さ３５
μｍの層間樹脂絶縁層（２層構造）５０を形成する（図
８参照）。なお、バイアホールとなる開口４８には、ス
ズめっき層を部分的に露出させる。
【００２５】（１１）開口４８が形成された基板３０
を、クロム酸に１分間浸漬し、接着剤層４６の表面のエ
ポキシ樹脂粒子を溶解除去することにより、層間樹脂絶
縁層５０の表面を粗面とし、その後、中和溶液（シプレ
イ社製）に浸漬してから水洗いする（図９参照）。さら
に、粗面化処理した該基板の表面に、パラジウム触媒
（アトテック製）を付与することにより、層間樹脂絶縁
層５０の表面およびバイアホール用開口４８の内壁面に
触媒核を付ける。
を、クロム酸に１分間浸漬し、接着剤層４６の表面のエ
ポキシ樹脂粒子を溶解除去することにより、層間樹脂絶
縁層５０の表面を粗面とし、その後、中和溶液（シプレ
イ社製）に浸漬してから水洗いする（図９参照）。さら
に、粗面化処理した該基板の表面に、パラジウム触媒
（アトテック製）を付与することにより、層間樹脂絶縁
層５０の表面およびバイアホール用開口４８の内壁面に
触媒核を付ける。
【００２６】（１２）以下の組成の無電解銅めっき浴中
に基板を浸漬して、粗面全体に厚さ１．６μｍの無電解
銅めっき膜５２を形成する（図１０参照）。 〔無電解めっき液〕 ＥＤＴＡ １５０ ｇ／ｌ 硫酸銅 ２０ ｇ／ｌ ＨＣＨＯ ３０ｍｌ／ｌ ＮａＯＨ ４０ ｇ／ｌ α、α’−ビピリジル ８０ ｍｇ／ｌ ＰＥＧ ０．１ｇ／ｌ 〔無電解めっき条件〕 ７０℃の液温度で３０分
に基板を浸漬して、粗面全体に厚さ１．６μｍの無電解
銅めっき膜５２を形成する（図１０参照）。 〔無電解めっき液〕 ＥＤＴＡ １５０ ｇ／ｌ 硫酸銅 ２０ ｇ／ｌ ＨＣＨＯ ３０ｍｌ／ｌ ＮａＯＨ ４０ ｇ／ｌ α、α’−ビピリジル ８０ ｍｇ／ｌ ＰＥＧ ０．１ｇ／ｌ 〔無電解めっき条件〕 ７０℃の液温度で３０分
【００２７】（１３）上記（１２）で形成した無電解銅
めっき膜５２上に市販の感光性ドライフィルムを張り付
け、マスクを載置して、１００ｍＪ／ｃｍ2 で露光、
０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍの
めっきレジスト５４を設ける（図１１参照）。
めっき膜５２上に市販の感光性ドライフィルムを張り付
け、マスクを載置して、１００ｍＪ／ｃｍ2 で露光、
０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍの
めっきレジスト５４を設ける（図１１参照）。
【００２８】（１４）ついで、レジスト非形成部分に以
下の条件で電解銅めっきを施し、厚さ１５μｍの電解銅
めっき膜５６を形成する（図１２参照）。 〔電解めっき液〕 硫酸 １８０ ｇ／ｌ 硫酸銅 ８０ ｇ／ｌ 添加剤（アトテックジャパン製、カパラシドＧＬ） １ ｍｌ／ｌ 〔電解めっき条件〕 電流密度 １Ａ／ｄｍ2 時間 ３０分 温度 室温
下の条件で電解銅めっきを施し、厚さ１５μｍの電解銅
めっき膜５６を形成する（図１２参照）。 〔電解めっき液〕 硫酸 １８０ ｇ／ｌ 硫酸銅 ８０ ｇ／ｌ 添加剤（アトテックジャパン製、カパラシドＧＬ） １ ｍｌ／ｌ 〔電解めっき条件〕 電流密度 １Ａ／ｄｍ2 時間 ３０分 温度 室温
【００２９】（１５）めっきレジスト５４を５％ＫＯＨ
で剥離除去した後、そのめっきレジスト５４下の無電解
めっき膜５２を硫酸と過酸化水素の混合液でエッチング
処理して溶解除去し、無電解銅めっき膜５２と電解銅め
っき膜５６からなる厚さ１８μｍの導体回路５８Ｕ、５
８Ｄ及びバイアホール６０Ｕ、６０Ｄを形成する（図１
３参照）。引き続き、その基板３０を８００ｇ／ｌのク
ロム酸中に３分間浸漬して粗化面上に残留しているパラ
ジウム触媒核を除去する。
で剥離除去した後、そのめっきレジスト５４下の無電解
めっき膜５２を硫酸と過酸化水素の混合液でエッチング
処理して溶解除去し、無電解銅めっき膜５２と電解銅め
っき膜５６からなる厚さ１８μｍの導体回路５８Ｕ、５
８Ｄ及びバイアホール６０Ｕ、６０Ｄを形成する（図１
３参照）。引き続き、その基板３０を８００ｇ／ｌのク
ロム酸中に３分間浸漬して粗化面上に残留しているパラ
ジウム触媒核を除去する。
【００３０】（１６）導体回路５８Ｕ、５８Ｄ及びバイ
アホール６０Ｕ、６０Ｄを形成した基板３０を、硫酸銅
８ｇ／ｌ、硫酸ニッケル０．６ｇ／ｌ、クエン酸１５ｇ
／ｌ、次亜リン酸ナトリウム２９ｇ／ｌ、ホウ酸３１ｇ
／ｌ、界面活性剤０．１ｇ／ｌからなるｐＨ＝９の無電
解めっき液に浸漬し、該導体回路５８Ｕ、５８Ｄ及びバ
イアホール６０Ｕ、６０Ｄの表面に厚さ３μｍの銅−ニ
ッケル−リンからなる粗化層６２を形成する（図１４参
照）。さらに、ホウフッ化スズ０．１ｍｏｌ／ｌ、チオ
尿素１．０ｍｏｌ／ｌ、温度５０℃、ｐＨ＝１．２の条
件でＣｕ−Ｓｎ置換反応を行い、上記粗化層６２の表面
に厚さ０．３μｍのＳｎ層を設ける（Ｓｎ層については
図示しない）。
アホール６０Ｕ、６０Ｄを形成した基板３０を、硫酸銅
８ｇ／ｌ、硫酸ニッケル０．６ｇ／ｌ、クエン酸１５ｇ
／ｌ、次亜リン酸ナトリウム２９ｇ／ｌ、ホウ酸３１ｇ
／ｌ、界面活性剤０．１ｇ／ｌからなるｐＨ＝９の無電
解めっき液に浸漬し、該導体回路５８Ｕ、５８Ｄ及びバ
イアホール６０Ｕ、６０Ｄの表面に厚さ３μｍの銅−ニ
ッケル−リンからなる粗化層６２を形成する（図１４参
照）。さらに、ホウフッ化スズ０．１ｍｏｌ／ｌ、チオ
尿素１．０ｍｏｌ／ｌ、温度５０℃、ｐＨ＝１．２の条
件でＣｕ−Ｓｎ置換反応を行い、上記粗化層６２の表面
に厚さ０．３μｍのＳｎ層を設ける（Ｓｎ層については
図示しない）。
【００３１】（１７）上記（２）〜（１６）の工程を繰
り返すことにより、さらに上層の導体回路を形成する。
即ち、基板３０の両面に、層間樹脂絶縁剤（下層用）を
ロールコ一夕で塗布し、絶縁剤層１４４を形成する。ま
た、この絶縁剤層１４４の上に感光性接着剤（上層用）
をロールコ一タを用いて塗布し、接着剤層１４６を形成
する（図１５参照）。絶縁剤層１４４および接着剤層１
４６を形成した基板３０の両面に、フォトマスクフィル
ムを密着させ、露光・現像し、開口（バイアホール形成
用開口１４８）を有する層間樹脂絶縁層１５０を形成し
た後、該層間樹脂絶縁層１５０の表面を粗面とする（図
１６参照）。その後、該粗面化処理した該基板３０の表
面に、無電解銅めっき膜１５２を形成する（図１７参
照）。引き続き、無電解銅めっき膜１５２上にめっきレ
ジスト１５４を設けた後、レジスト非形成部分に電解銅
めっき膜１５６を形成する（図１８参照）。そして、め
っきレジスト１５４をＫＯＨで剥離除去した後、そのめ
っきレジスト５４下の無電解めっき膜１５２を溶解除去
し導体回路１５８Ｕ、１５８Ｄ及びバイアホール１６０
Ｕ、１６０Ｄを形成する（図１９参照）。さらに、該導
体回路１５８Ｕ、１５８Ｄ及びバイアホール１６０Ｕ、
１６０Ｄの表面に粗化層１６２を形成し、多層プリント
配線板を完成する（図２０参照）。
り返すことにより、さらに上層の導体回路を形成する。
即ち、基板３０の両面に、層間樹脂絶縁剤（下層用）を
ロールコ一夕で塗布し、絶縁剤層１４４を形成する。ま
た、この絶縁剤層１４４の上に感光性接着剤（上層用）
をロールコ一タを用いて塗布し、接着剤層１４６を形成
する（図１５参照）。絶縁剤層１４４および接着剤層１
４６を形成した基板３０の両面に、フォトマスクフィル
ムを密着させ、露光・現像し、開口（バイアホール形成
用開口１４８）を有する層間樹脂絶縁層１５０を形成し
た後、該層間樹脂絶縁層１５０の表面を粗面とする（図
１６参照）。その後、該粗面化処理した該基板３０の表
面に、無電解銅めっき膜１５２を形成する（図１７参
照）。引き続き、無電解銅めっき膜１５２上にめっきレ
ジスト１５４を設けた後、レジスト非形成部分に電解銅
めっき膜１５６を形成する（図１８参照）。そして、め
っきレジスト１５４をＫＯＨで剥離除去した後、そのめ
っきレジスト５４下の無電解めっき膜１５２を溶解除去
し導体回路１５８Ｕ、１５８Ｄ及びバイアホール１６０
Ｕ、１６０Ｄを形成する（図１９参照）。さらに、該導
体回路１５８Ｕ、１５８Ｄ及びバイアホール１６０Ｕ、
１６０Ｄの表面に粗化層１６２を形成し、多層プリント
配線板を完成する（図２０参照）。
【００３２】（１９）そして、上述した多層プリント配
線板にはんだバンプを形成する。先ず、はんだバンプ用
のソルダーレジスト組成物の調整について説明する。こ
こでは、ＤＭＤＧに溶解させた６０重量％のクレゾール
ノボラック型エポキシ樹脂（日本化薬製）のエポキシ基
５０％をアクリル化した感光性付与のオリゴマー（分子
量４０００）を４６．６７ｇ、メチルエチルケトンに溶
解させた８０重量％のビスフェノールＡ型エポキシ樹脂
（油化シェル製、エピコート１００１）１５．０ｇ、イ
ミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）
１．６ｇ、感光性モノマーである多価アクリルモノマー
（日本化薬製、Ｒ６０４）３ｇ、同じく多価アクリルモ
ノマー（共栄社化学製、ＤＰＥ６Ａ）１．５ｇ、分散系
消泡剤（サンノプコ社製、Ｓ−６５）０．７１ｇを混合
し、さらにこれらの混合物に対し、光開始剤としてのべ
ンゾフェノン（関東化学製）を２ｇ、光増感剤としての
ミヒラーケトン（関東化学製）を０．２ｇ加えて、粘度
を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト
組成物を得る。
線板にはんだバンプを形成する。先ず、はんだバンプ用
のソルダーレジスト組成物の調整について説明する。こ
こでは、ＤＭＤＧに溶解させた６０重量％のクレゾール
ノボラック型エポキシ樹脂（日本化薬製）のエポキシ基
５０％をアクリル化した感光性付与のオリゴマー（分子
量４０００）を４６．６７ｇ、メチルエチルケトンに溶
解させた８０重量％のビスフェノールＡ型エポキシ樹脂
（油化シェル製、エピコート１００１）１５．０ｇ、イ
ミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）
１．６ｇ、感光性モノマーである多価アクリルモノマー
（日本化薬製、Ｒ６０４）３ｇ、同じく多価アクリルモ
ノマー（共栄社化学製、ＤＰＥ６Ａ）１．５ｇ、分散系
消泡剤（サンノプコ社製、Ｓ−６５）０．７１ｇを混合
し、さらにこれらの混合物に対し、光開始剤としてのべ
ンゾフェノン（関東化学製）を２ｇ、光増感剤としての
ミヒラーケトン（関東化学製）を０．２ｇ加えて、粘度
を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト
組成物を得る。
【００３３】（２０）上記（１８）で得た配線板の両面
に、上記ソルダーレジスト組成物を２０μｍの厚さで塗
布する。次いで、７０℃で２０分間、７０℃で３０分間
の乾燥処理を行った後、円パターン（マスクパターン）
が描画された厚さ５ｍｍのフォトマスクフィルムを密着
させて載置し、１０００ｍＪ／ｃｍ2 の紫外線で露光
し、ＤＭＴＧ現像処理する。そしてさらに、８０℃で１
時間、１００℃で１時間、１２０℃で１時間、１５０℃
で３時間の条件で加熱処理し、はんだパッド部分（バイ
アホールとそのランド部分を含む）７１が開口した（開
口径２００μｍ）ソルダーレジスト層（厚み２０μｍ）
７０を形成する（図２１参照）。 （２１）次に、ソルダーレジスト層７０を形成した基板
３０を、塩化ニッケル３０ｇ／ｌ、次亜リン酸ナトリウ
ム１０ｇ／ｌ、クエン酸ナトリウム１０ｇ／ｌからなる
ｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬し
て、開口部７１に厚さ５μｍのニッケルめっき層７２を
形成する（図２２参照）。さらに、その基板３０を、シ
アン化金カリウム２ｇ／ｌ、塩化アンモニウム７５ｇ／
ｌ、クエン酸ナトリウム５０ｇ／ｌ、次亜リン酸ナトリ
ウム１０ｇ／ｌからなる無電解金めっき液に９３℃の条
件で２３秒間浸漬して、ニッケルめっき層７２上に厚さ
０．０３μｍの金めっき層７４を形成する。
に、上記ソルダーレジスト組成物を２０μｍの厚さで塗
布する。次いで、７０℃で２０分間、７０℃で３０分間
の乾燥処理を行った後、円パターン（マスクパターン）
が描画された厚さ５ｍｍのフォトマスクフィルムを密着
させて載置し、１０００ｍＪ／ｃｍ2 の紫外線で露光
し、ＤＭＴＧ現像処理する。そしてさらに、８０℃で１
時間、１００℃で１時間、１２０℃で１時間、１５０℃
で３時間の条件で加熱処理し、はんだパッド部分（バイ
アホールとそのランド部分を含む）７１が開口した（開
口径２００μｍ）ソルダーレジスト層（厚み２０μｍ）
７０を形成する（図２１参照）。 （２１）次に、ソルダーレジスト層７０を形成した基板
３０を、塩化ニッケル３０ｇ／ｌ、次亜リン酸ナトリウ
ム１０ｇ／ｌ、クエン酸ナトリウム１０ｇ／ｌからなる
ｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬し
て、開口部７１に厚さ５μｍのニッケルめっき層７２を
形成する（図２２参照）。さらに、その基板３０を、シ
アン化金カリウム２ｇ／ｌ、塩化アンモニウム７５ｇ／
ｌ、クエン酸ナトリウム５０ｇ／ｌ、次亜リン酸ナトリ
ウム１０ｇ／ｌからなる無電解金めっき液に９３℃の条
件で２３秒間浸漬して、ニッケルめっき層７２上に厚さ
０．０３μｍの金めっき層７４を形成する。
【００３４】（２２）そして、ソルダーレジスト層７０
の開口部７１に、はんだペーストを印刷して２００℃で
リフローすることによりはんだバンプ７６Ｕ、７６Ｄを
形成し、はんだバンプ７６Ｕ、７６Ｄを有する多層プリ
ント配線板を完成する。
の開口部７１に、はんだペーストを印刷して２００℃で
リフローすることによりはんだバンプ７６Ｕ、７６Ｄを
形成し、はんだバンプ７６Ｕ、７６Ｄを有する多層プリ
ント配線板を完成する。
【００３５】引き続き、本発明の第２実施形態に係る多
層プリント配線板について図２３を参照して説明する。
図２３は、本発明の第２実施形態に係る多層プリント配
線板の構成を示す断面図である。コア基板２３０の上面
及び下面には、グランド層となる内層銅パターン２３４
Ｕ、２３４Ｄが形成されている。即ち、基板２３０を介
在させて対向するグランド層（内層銅パターン）２３４
Ｕ及びグランド層（内層銅パターン）２３４Ｄによりコ
ンデンサが形成されている。
層プリント配線板について図２３を参照して説明する。
図２３は、本発明の第２実施形態に係る多層プリント配
線板の構成を示す断面図である。コア基板２３０の上面
及び下面には、グランド層となる内層銅パターン２３４
Ｕ、２３４Ｄが形成されている。即ち、基板２３０を介
在させて対向するグランド層（内層銅パターン）２３４
Ｕ及びグランド層（内層銅パターン）２３４Ｄによりコ
ンデンサが形成されている。
【００３６】また、内層銅パターン２３４Ｕの上層に
は、層間樹脂絶縁層２５０を介在させて信号線を形成す
る導体回路２５８Ｕが形成されている。該導体回路２５
８Ｕの上層には、層間樹脂絶縁層３５０を貫通するバイ
アホール３６０Ｕが形成され、該バイアホール３６０Ｕ
には半田バンプ３７６Ｕが形成されている。
は、層間樹脂絶縁層２５０を介在させて信号線を形成す
る導体回路２５８Ｕが形成されている。該導体回路２５
８Ｕの上層には、層間樹脂絶縁層３５０を貫通するバイ
アホール３６０Ｕが形成され、該バイアホール３６０Ｕ
には半田バンプ３７６Ｕが形成されている。
【００３７】一方、基板２３０の下面側のグランド（内
層銅パターン）２３４Ｄの上層（ここで、上層とは基板
２３０を中心として上面については上側を、基板の下面
については下側を意味する）には、層間樹脂絶縁層２５
０を介して信号線となる導体回路２５８Ｄが形成されて
いる。該導体回路２５８Ｄの上層には、層間樹脂絶縁層
３５０を介して電源層となる導体回路３８８Ｄが形成さ
れている。該導体回路３８８Ｄの上層には、層間樹脂絶
縁層３９０を貫通するバイアホール３８０Ｄが形成さ
れ、該バイアホール３８０Ｄには半田バンプ３７６Ｄが
形成されている。即ち、本実施形態では、電源層を形成
する導体回路３８８Ｄに取り付けられたバイアホール３
８０Ｄに半田バンプ３７６Ｄが形成され、外部のバンプ
（図示せず）に直接該電源層を接続できるように構成さ
れている。
層銅パターン）２３４Ｄの上層（ここで、上層とは基板
２３０を中心として上面については上側を、基板の下面
については下側を意味する）には、層間樹脂絶縁層２５
０を介して信号線となる導体回路２５８Ｄが形成されて
いる。該導体回路２５８Ｄの上層には、層間樹脂絶縁層
３５０を介して電源層となる導体回路３８８Ｄが形成さ
れている。該導体回路３８８Ｄの上層には、層間樹脂絶
縁層３９０を貫通するバイアホール３８０Ｄが形成さ
れ、該バイアホール３８０Ｄには半田バンプ３７６Ｄが
形成されている。即ち、本実施形態では、電源層を形成
する導体回路３８８Ｄに取り付けられたバイアホール３
８０Ｄに半田バンプ３７６Ｄが形成され、外部のバンプ
（図示せず）に直接該電源層を接続できるように構成さ
れている。
【００３８】第２実施形態の構成では、電源層を構成す
る導体回路３８８Ｄにバイアホール３８０Ｄを直接接続
し、該バイアホールに半田バンプ３７６Ｄを形成してあ
るので、電源層と半田バンプとを接続する配線が無くな
る。このため、配線に重畳するノイズによる影響を受け
なくなる。
る導体回路３８８Ｄにバイアホール３８０Ｄを直接接続
し、該バイアホールに半田バンプ３７６Ｄを形成してあ
るので、電源層と半田バンプとを接続する配線が無くな
る。このため、配線に重畳するノイズによる影響を受け
なくなる。
【００３９】なお、上述した実施形態では、セミアディ
ティブ法により形成する多層プリント配線板を例示した
が、本発明の構成は、フルアディティブ法により形成す
る多層プリント配線板に、更に、セラミック製の多層配
線板にも適用し得ることは言うまでもない。
ティブ法により形成する多層プリント配線板を例示した
が、本発明の構成は、フルアディティブ法により形成す
る多層プリント配線板に、更に、セラミック製の多層配
線板にも適用し得ることは言うまでもない。
【００４０】
【発明の効果】以上説明したように請求項１の多層配線
板においては、最外層の導体回路を支持する絶縁層の下
層の内層導体回路を電源層および／またはグランド層と
し、該第２導体回路にバイアホールを直接接続し、該バ
イアホールに半田バンプを形成してあるので、電源層或
いはグランド層と半田バンプとを接続する配線が無くな
る。このため、配線に重畳するノイズによる影響を受け
なくなる。また、配線を無くし得る分、多層配線板の高
密度化を図ることが可能となる。
板においては、最外層の導体回路を支持する絶縁層の下
層の内層導体回路を電源層および／またはグランド層と
し、該第２導体回路にバイアホールを直接接続し、該バ
イアホールに半田バンプを形成してあるので、電源層或
いはグランド層と半田バンプとを接続する配線が無くな
る。このため、配線に重畳するノイズによる影響を受け
なくなる。また、配線を無くし得る分、多層配線板の高
密度化を図ることが可能となる。
【００４１】請求項２の多層プリント配線板において
は、最外層導体回路を支持する第２層間樹脂絶縁層の下
側に配設される第２導体回路を電源層および／またはグ
ランド層とし、該第２導体回路にバイアホールを直接接
続し、該バイアホールに半田バンプを形成してあるの
で、電源層或いはグランド層と半田バンプとを接続する
配線が無くなる。このため、配線に重畳するノイズによ
る影響を受けなくなる。また、配線を無くし得る分、多
層プリント配線板の高密度化を図ることが可能となる。
は、最外層導体回路を支持する第２層間樹脂絶縁層の下
側に配設される第２導体回路を電源層および／またはグ
ランド層とし、該第２導体回路にバイアホールを直接接
続し、該バイアホールに半田バンプを形成してあるの
で、電源層或いはグランド層と半田バンプとを接続する
配線が無くなる。このため、配線に重畳するノイズによ
る影響を受けなくなる。また、配線を無くし得る分、多
層プリント配線板の高密度化を図ることが可能となる。
【図１】本発明の第１実施形態に係る多層プリント配線
板の製造工程を示す図である。
板の製造工程を示す図である。
【図２】本発明の第１実施形態に係る多層プリント配線
板の製造工程を示す図である。
板の製造工程を示す図である。
【図３】本発明の第１実施形態に係る多層プリント配線
板の製造工程を示す図である。
板の製造工程を示す図である。
【図４】本発明の第１実施形態に係る多層プリント配線
板の製造工程を示す図である。
板の製造工程を示す図である。
【図５】本発明の第１実施形態に係る多層プリント配線
板の製造工程を示す図である。
板の製造工程を示す図である。
【図６】本発明の第１実施形態に係る多層プリント配線
板の製造工程を示す図である。
板の製造工程を示す図である。
【図７】本発明の第１実施形態に係る多層プリント配線
板の製造工程を示す図である。
板の製造工程を示す図である。
【図８】本発明の第１実施形態に係る多層プリント配線
板の製造工程を示す図である。
板の製造工程を示す図である。
【図９】本発明の第１実施形態に係る多層プリント配線
板の製造工程を示す図である。
板の製造工程を示す図である。
【図１０】本発明の第１実施形態に係る多層プリント配
線板の製造工程を示す図である。
線板の製造工程を示す図である。
【図１１】本発明の第１実施形態に係る多層プリント配
線板の製造工程を示す図である。
線板の製造工程を示す図である。
【図１２】本発明の第１実施形態に係る多層プリント配
線板の製造工程を示す図である。
線板の製造工程を示す図である。
【図１３】本発明の第１実施形態に係る多層プリント配
線板の製造工程を示す図である。
線板の製造工程を示す図である。
【図１４】本発明の第１実施形態に係る多層プリント配
線板の製造工程を示す図である。
線板の製造工程を示す図である。
【図１５】本発明の第１実施形態に係る多層プリント配
線板の製造工程を示す図である。
線板の製造工程を示す図である。
【図１６】本発明の第１実施形態に係る多層プリント配
線板の製造工程を示す図である。
線板の製造工程を示す図である。
【図１７】本発明の第１実施形態に係る多層プリント配
線板の製造工程を示す図である。
線板の製造工程を示す図である。
【図１８】本発明の第１実施形態に係る多層プリント配
線板の製造工程を示す図である。
線板の製造工程を示す図である。
【図１９】本発明の第１実施形態に係る多層プリント配
線板の製造工程を示す図である。
線板の製造工程を示す図である。
【図２０】本発明の第１実施形態に係る多層プリント配
線板の製造工程を示す図である。
線板の製造工程を示す図である。
【図２１】本発明の第１実施形態に係る多層プリント配
線板の製造工程を示す図である。
線板の製造工程を示す図である。
【図２２】本発明の第１実施形態に係る多層プリント配
線板を示す断面図である。
線板を示す断面図である。
【図２３】本発明の第２実施形態に係る多層プリント配
線板の構成を示す断面図である。
線板の構成を示す断面図である。
【図２４】従来技術に係る多層プリント配線板の構成を
示す断面図である。
示す断面図である。
３０ 基板 ３４Ｕ、３４Ｄ 内層銅パターン（内層導体回路） ４８ バイアホール用開口 ５０ 層間樹脂絶縁層 ５２ 無電解めっき膜 ５４ めっきレジスト ５６ 電解めっき膜 ５８Ｕ、５８Ｄ 導体回路（内層導体回路） ６０Ｕ、６０Ｄ バイアホール ７６Ｕ、７６Ｄ 半田バンプ １５０ 層間樹脂絶縁層（絶縁層） １５８Ｕ、１５８Ｄ 導体回路 １６０Ｕ、１６０Ｄ バイアホール
Claims (2)
- 【請求項１】 最外層の導体回路と、 該最外層の導体回路を支持する絶縁層と、 該絶縁層の下側に設けられる内層導体回路と、を備える
多層配線板であって、 前記内層導体回路は、電源層および／またはグランド層
であり、 前記絶縁層を貫通し、前記内層導体回路に接続されたバ
イアホールに、半田バンプが形成されていることを特徴
とする多層配線板。 - 【請求項２】 内層の第１導体回路と、 該第１内層導体回路上に形成された第１層間樹脂絶縁層
と、 該第１層間樹脂絶縁層上に形成された内層の第２導体回
路と、 該第２導体回路上に形成された第２層間樹脂絶縁層と、 該第２層間樹脂絶縁層上に形成された最外層の導体回路
と、を備える多層プリント配線板であって、 前記内層の第２導体回路は、電源層および／またはグラ
ンド層であり、 前記第２層間樹脂絶縁層を貫通し、前記第２の導体回路
に接続されたバイアホールに、半田バンプが形成されて
いることを特徴とする多層プリント配線板。
Priority Applications (24)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9303694A JPH11121932A (ja) | 1997-10-17 | 1997-10-17 | 多層配線板及び多層プリント配線板 |
| PCT/JP1998/004350 WO1999021224A1 (en) | 1997-10-17 | 1998-09-28 | Package substrate |
| CN200610094490.1A CN1909226B (zh) | 1997-10-17 | 1998-09-28 | 封装基板 |
| US09/529,597 US6392898B1 (en) | 1997-10-17 | 1998-09-28 | Package substrate |
| CN200610100699.4A CN101013685B (zh) | 1997-10-17 | 1998-09-28 | 封装基板 |
| EP07122506A EP1895589A3 (en) | 1997-10-17 | 1998-09-28 | Semiconductor package substrate |
| EP98944278A EP1030365A4 (en) | 1997-10-17 | 1998-09-28 | SUBSTRATE OF A HOUSING |
| CN200610101902XA CN1971899B (zh) | 1997-10-17 | 1998-09-28 | 封装基板 |
| CNB2004100456190A CN100426491C (zh) | 1997-10-17 | 1998-09-28 | 封装基板 |
| EP07122509A EP1895587A3 (en) | 1997-10-17 | 1998-09-28 | Semiconductor package substrate |
| CNB2006101018385A CN100431144C (zh) | 1997-10-17 | 1998-09-28 | 封装基板 |
| EP07122502A EP1895586A3 (en) | 1997-10-17 | 1998-09-28 | Semiconductor package substrate |
| US10/850,584 USRE41242E1 (en) | 1997-10-17 | 1998-09-28 | Package substrate |
| CNB988102153A CN1161838C (zh) | 1997-10-17 | 1998-09-28 | 封装基板 |
| KR1020007004062A KR100691296B1 (ko) | 1997-10-17 | 1998-09-28 | 패키지기판 |
| CN200710085293.8A CN100547780C (zh) | 1997-10-17 | 1998-09-28 | 封装基板 |
| CN200610101861.4A CN1901180A (zh) | 1997-10-17 | 1998-09-28 | 封装基板 |
| TW087117123A TW398162B (en) | 1997-10-17 | 1998-10-15 | Package substrate board |
| MYPI98004731A MY128327A (en) | 1997-10-17 | 1998-10-16 | Package board |
| US09/905,973 US6490170B2 (en) | 1997-10-17 | 2001-07-17 | Package substrate |
| US09/905,974 US6411519B2 (en) | 1997-10-17 | 2001-07-17 | Package substrate |
| US09/906,076 US20010054513A1 (en) | 1997-10-17 | 2001-07-17 | Package substrate |
| US09/906,078 US6487088B2 (en) | 1997-10-17 | 2001-07-17 | Package substrate |
| US10/876,287 USRE41051E1 (en) | 1997-10-17 | 2004-06-25 | Package substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9303694A JPH11121932A (ja) | 1997-10-17 | 1997-10-17 | 多層配線板及び多層プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121932A true JPH11121932A (ja) | 1999-04-30 |
Family
ID=17924125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9303694A Pending JPH11121932A (ja) | 1997-10-17 | 1997-10-17 | 多層配線板及び多層プリント配線板 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH11121932A (ja) |
| CN (5) | CN100431144C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005135453A (ja) * | 2003-10-28 | 2005-05-26 | Elpida Memory Inc | メモリシステム及びメモリモジュール |
| CN111629536A (zh) * | 2020-05-22 | 2020-09-04 | 东莞联桥电子有限公司 | 一种偶数多层电路板的压合制作方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI463925B (zh) | 2011-07-08 | 2014-12-01 | 欣興電子股份有限公司 | 封裝基板及其製法 |
| US10665523B2 (en) * | 2018-07-17 | 2020-05-26 | Advance Semiconductor Engineering, Inc. | Semiconductor substrate, semiconductor package, and method for forming the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866507A (en) * | 1986-05-19 | 1989-09-12 | International Business Machines Corporation | Module for packaging semiconductor integrated circuit chips on a base substrate |
| US4963697A (en) * | 1988-02-12 | 1990-10-16 | Texas Instruments Incorporated | Advanced polymers on metal printed wiring board |
| JPH07273243A (ja) * | 1994-03-30 | 1995-10-20 | Toshiba Corp | 半導体パッケージ |
| JPH08236654A (ja) * | 1995-02-23 | 1996-09-13 | Matsushita Electric Ind Co Ltd | チップキャリアとその製造方法 |
| JP2763020B2 (ja) * | 1995-04-27 | 1998-06-11 | 日本電気株式会社 | 半導体パッケージ及び半導体装置 |
-
1997
- 1997-10-17 JP JP9303694A patent/JPH11121932A/ja active Pending
-
1998
- 1998-09-28 CN CNB2006101018385A patent/CN100431144C/zh not_active Expired - Lifetime
- 1998-09-28 CN CN200610100699.4A patent/CN101013685B/zh not_active Expired - Lifetime
- 1998-09-28 CN CN200610101861.4A patent/CN1901180A/zh active Pending
- 1998-09-28 CN CN200710085293.8A patent/CN100547780C/zh not_active Expired - Lifetime
- 1998-09-28 CN CN200610094490.1A patent/CN1909226B/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005135453A (ja) * | 2003-10-28 | 2005-05-26 | Elpida Memory Inc | メモリシステム及びメモリモジュール |
| CN111629536A (zh) * | 2020-05-22 | 2020-09-04 | 东莞联桥电子有限公司 | 一种偶数多层电路板的压合制作方法 |
| CN111629536B (zh) * | 2020-05-22 | 2023-10-27 | 东莞联桥电子有限公司 | 一种偶数多层电路板的压合制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1909226A (zh) | 2007-02-07 |
| CN1901180A (zh) | 2007-01-24 |
| CN100431144C (zh) | 2008-11-05 |
| CN1909226B (zh) | 2012-09-26 |
| CN101013685B (zh) | 2012-05-09 |
| CN1897264A (zh) | 2007-01-17 |
| CN101017806A (zh) | 2007-08-15 |
| CN100547780C (zh) | 2009-10-07 |
| CN101013685A (zh) | 2007-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1999060831A1 (fr) | Circuit imprime et son procede de fabrication | |
| WO1999021224A1 (en) | Package substrate | |
| KR20010033667A (ko) | 다층 프린트배선판 | |
| JP2000114727A (ja) | 多層プリント配線板 | |
| JP3256172B2 (ja) | 多層プリント配線板 | |
| JPH11307687A (ja) | パッケージ基板 | |
| JP3188863B2 (ja) | パッケージ基板 | |
| JP3126331B2 (ja) | パッケージ基板 | |
| JP4282127B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP3126330B2 (ja) | パッケージ基板 | |
| JP4159136B2 (ja) | 多層プリント配線板 | |
| JP3383759B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP3143408B2 (ja) | プリント配線板の製造方法 | |
| JP3158089B2 (ja) | パッケージ基板及びパッケージ基板の製造方法 | |
| JP3969875B2 (ja) | 多層プリント配線板 | |
| JP3421239B2 (ja) | 多層プリント配線板の製造方法 | |
| JP3378185B2 (ja) | パッケージ基板 | |
| JP3261314B2 (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
| JPH11307938A (ja) | コア基板、コア基板の製造方法及び多層プリント配線板 | |
| JP3352023B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2000101246A (ja) | 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法 | |
| JPH11307937A (ja) | コア基板、コア基板の製造方法及び多層プリント配線板 | |
| JPH1146066A (ja) | 多層プリント配線板 | |
| JP4916524B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH11261232A (ja) | 多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20051209 |