JPH0824059B2 - 混成集積回路用リード - Google Patents
混成集積回路用リードInfo
- Publication number
- JPH0824059B2 JPH0824059B2 JP1260813A JP26081389A JPH0824059B2 JP H0824059 B2 JPH0824059 B2 JP H0824059B2 JP 1260813 A JP1260813 A JP 1260813A JP 26081389 A JP26081389 A JP 26081389A JP H0824059 B2 JPH0824059 B2 JP H0824059B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- hybrid integrated
- lead
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体搭載用基板の側部に複数並設される混
成集積回路用リードに関するものである。
成集積回路用リードに関するものである。
従来のこの種の混成集積回路用リードは第３図ないし
第５図（ａ），（ｂ）に示すように構成されていた。
第５図（ａ），（ｂ）に示すように構成されていた。
第３図は従来の混成集積回路用リードを使用した混成
集積回路がマザーボード上に搭載された状態を示す断面
図、第４図は従来の混成集積回路用リードが基板に取付
けられた状態を示す正面図、第５図（ａ），（ｂ）は従
来の混成集積回路用外部リードを示す図で、同図（ａ）
は正面図、同図（ｂ）は側面図である。これらの図にお
いて、１は混成集積回路で、この混成集積回路１は基板
２と、この基板２の表裏両面にそれぞれ実装された半導
体装置3a,3bと、前記基板２の両側部に一定間隔おいて
複数取付けられた外部リード４とから構成されている。
５はこの混成集積回路１を支持するためのマザーボード
で、このマザーボード５には前記外部リード４が半田付
けされるスルーホール６が設けられている。このスルー
ホール６はマザーボード５上に形成された配線パターン
（図示せず）を介して外部装置（図示せず）に接続され
ている。また、前記外部リード４は、マザーボード５の
スルーホール６内に挿通されて半田付けされる外部接続
部７が一端部に設けられ、かつ他端部には、基板２の側
縁部をその外部端子（図示せず）と共に挾持するクリッ
プ部８が一体に折曲げ成形されている。この外部リード
４のクリップ部８は基板２の上面側に配置される押圧片
8aと、基板２の裏面側に配置される支持片8bとを有し、
全体が側面視略Ｆ字状に成形されている。
集積回路がマザーボード上に搭載された状態を示す断面
図、第４図は従来の混成集積回路用リードが基板に取付
けられた状態を示す正面図、第５図（ａ），（ｂ）は従
来の混成集積回路用外部リードを示す図で、同図（ａ）
は正面図、同図（ｂ）は側面図である。これらの図にお
いて、１は混成集積回路で、この混成集積回路１は基板
２と、この基板２の表裏両面にそれぞれ実装された半導
体装置3a,3bと、前記基板２の両側部に一定間隔おいて
複数取付けられた外部リード４とから構成されている。
５はこの混成集積回路１を支持するためのマザーボード
で、このマザーボード５には前記外部リード４が半田付
けされるスルーホール６が設けられている。このスルー
ホール６はマザーボード５上に形成された配線パターン
（図示せず）を介して外部装置（図示せず）に接続され
ている。また、前記外部リード４は、マザーボード５の
スルーホール６内に挿通されて半田付けされる外部接続
部７が一端部に設けられ、かつ他端部には、基板２の側
縁部をその外部端子（図示せず）と共に挾持するクリッ
プ部８が一体に折曲げ成形されている。この外部リード
４のクリップ部８は基板２の上面側に配置される押圧片
8aと、基板２の裏面側に配置される支持片8bとを有し、
全体が側面視略Ｆ字状に成形されている。
このように構成された従来の外部リード４を基板２に
取付けるには、先ず、基板２の側縁部を側方からクリッ
プ部８で挾持する。この際、押圧片8aおよび支持片8bは
基板２の側縁部に形成された外部端子と対応する位置に
配置される。しかる後、このクリップ部８と基板２の外
部端子とを半田等により接合することによって外部リー
ド４の取付けが終了する。このクリップ部８の半田付け
は半田ディップ等によって行われる。半田ディップによ
って半田付けを行なうには、第６図に示すような半田デ
ィップ槽が使用される。第６図において９は半田ディッ
プ槽を示し、この半田ディップ槽９内には溶融された半
田10が溜められている。すなわち、クリップ部８と基板
２の外部端子とを半田付けするには、第６図に示すよう
に、基板２を立てた状態でクリップ部８を半田10内に浸
漬させて行われる。この際、外部リード４全体が半田10
内に埋没されてしまう。そして、このようにして外部リ
ード４が取付けられた混成集積回路１は、第３図に示す
ように、外部リード４の外部接続部７をマザーボード５
のスルーホール６内に挿通させ、この外部接続部７とス
ルーホール６とを半田付けすることによってマザーボー
ド５上に搭載されて使用される。この状態でマザーボー
ド５から半導体装置3a,3bに対して情報の授受が行われ
ることになる。
取付けるには、先ず、基板２の側縁部を側方からクリッ
プ部８で挾持する。この際、押圧片8aおよび支持片8bは
基板２の側縁部に形成された外部端子と対応する位置に
配置される。しかる後、このクリップ部８と基板２の外
部端子とを半田等により接合することによって外部リー
ド４の取付けが終了する。このクリップ部８の半田付け
は半田ディップ等によって行われる。半田ディップによ
って半田付けを行なうには、第６図に示すような半田デ
ィップ槽が使用される。第６図において９は半田ディッ
プ槽を示し、この半田ディップ槽９内には溶融された半
田10が溜められている。すなわち、クリップ部８と基板
２の外部端子とを半田付けするには、第６図に示すよう
に、基板２を立てた状態でクリップ部８を半田10内に浸
漬させて行われる。この際、外部リード４全体が半田10
内に埋没されてしまう。そして、このようにして外部リ
ード４が取付けられた混成集積回路１は、第３図に示す
ように、外部リード４の外部接続部７をマザーボード５
のスルーホール６内に挿通させ、この外部接続部７とス
ルーホール６とを半田付けすることによってマザーボー
ド５上に搭載されて使用される。この状態でマザーボー
ド５から半導体装置3a,3bに対して情報の授受が行われ
ることになる。
しかるに、上述したように構成された従来の外部リー
ド４においては、クリップ部８と基板２の外部端子とを
半田ディップによって半田付けする際に外部リード４全
体が半田10内に埋没されてしまう。このため、半田10内
から引き上げる際に第７図に示すように、外部リード４
の隣り合うものどうしが両者間に半田10が架け渡されて
短絡されたり、半田10が外部接続部７の先端から垂れる
ようにして凝固されて外部リード４に残存されたりする
ことがあった。なお、第７図中10aは外部リード4,4間に
架け渡された半田を示し、10bは外部接続部７の先端に
残存された半田を示す。
ド４においては、クリップ部８と基板２の外部端子とを
半田ディップによって半田付けする際に外部リード４全
体が半田10内に埋没されてしまう。このため、半田10内
から引き上げる際に第７図に示すように、外部リード４
の隣り合うものどうしが両者間に半田10が架け渡されて
短絡されたり、半田10が外部接続部７の先端から垂れる
ようにして凝固されて外部リード４に残存されたりする
ことがあった。なお、第７図中10aは外部リード4,4間に
架け渡された半田を示し、10bは外部接続部７の先端に
残存された半田を示す。
本発明に係る混成集積回路用リードは、挾持部を、基
板の外側へ延在される断面コ字状に一体に折曲げ成形
し、かつ外部接続部を、挾持部と基板との半田付け部よ
り基板の内側へ延在させたものである。
板の外側へ延在される断面コ字状に一体に折曲げ成形
し、かつ外部接続部を、挾持部と基板との半田付け部よ
り基板の内側へ延在させたものである。
リードの挾持部を半田ディップによって基板に半田付
けする際に、挾持部のみを半田に浸漬させ、外部接続部
を半田に浸漬させずに行なうことができる。
けする際に、挾持部のみを半田に浸漬させ、外部接続部
を半田に浸漬させずに行なうことができる。
以下、本発明の一実施例を第１図および第２図
（ａ），（ｂ）によって詳細に説明する。
（ａ），（ｂ）によって詳細に説明する。
第１図は本発明に係る混成集積回路用リードを使用し
た混成集積回路がマザーボード上に搭載された状態を示
す断面図、第２図（ａ），（ｂ）は本発明に係る混成集
積回路用リードを示す図で、同図（ａ）は正面図、同図
（ｂ）は側面図である。これらの図において前記第３図
ないし第５図で説明したものと同一もしくは同等部材に
ついては同一符号を付し、ここにおいて詳細な説明は省
略する。第１図および第２図（ａ），（ｂ）において、
11は本発明に係る混成集積回路、12は本発明の外部リー
ドを示す。この外部リード12は弾性材によって一体に形
成されており、マザーボード５のスルーホール６内に挿
通されて半田付けされる外部接続部13と、この外部接続
部13の端部に一体に折曲げ成形され、基板２の側縁部を
挾持する基板挾持部14とから構成されている。前記基板
挾持部14は外部接続部13の端部を基板２の外方へ向けて
折曲げられた水平片14aと、この水平片14aの先端部分を
上方へ折曲げ、さらにその先端を基板２の両側面よりも
内側へ折曲げてなる押圧片14bとを有し、基板２の外側
へ延在される断面コ字状に成形されている。また、前記
外部接続部13の基板挾持部14側端部は、主部直線部分13
aが基板挾持部14の水平片14aおよび押圧片14bよりも基
板２の内側に延在されるように側面視略く字状に折曲げ
成形されている。
た混成集積回路がマザーボード上に搭載された状態を示
す断面図、第２図（ａ），（ｂ）は本発明に係る混成集
積回路用リードを示す図で、同図（ａ）は正面図、同図
（ｂ）は側面図である。これらの図において前記第３図
ないし第５図で説明したものと同一もしくは同等部材に
ついては同一符号を付し、ここにおいて詳細な説明は省
略する。第１図および第２図（ａ），（ｂ）において、
11は本発明に係る混成集積回路、12は本発明の外部リー
ドを示す。この外部リード12は弾性材によって一体に形
成されており、マザーボード５のスルーホール６内に挿
通されて半田付けされる外部接続部13と、この外部接続
部13の端部に一体に折曲げ成形され、基板２の側縁部を
挾持する基板挾持部14とから構成されている。前記基板
挾持部14は外部接続部13の端部を基板２の外方へ向けて
折曲げられた水平片14aと、この水平片14aの先端部分を
上方へ折曲げ、さらにその先端を基板２の両側面よりも
内側へ折曲げてなる押圧片14bとを有し、基板２の外側
へ延在される断面コ字状に成形されている。また、前記
外部接続部13の基板挾持部14側端部は、主部直線部分13
aが基板挾持部14の水平片14aおよび押圧片14bよりも基
板２の内側に延在されるように側面視略く字状に折曲げ
成形されている。
このように構成された外部リード12を基板２に取付け
るには、先ず、基板２の側縁部を側方から基板挾持部14
で挾持する。この際、水平片14aおよび押圧片14bは、基
板２の側縁部に形成された外部端子（図示せず）と対応
する位置に従来と同様にして配置される。しかる後、こ
の基板挾持部14と基板２の外部端子とを半田等により接
合することによって外部リード12の取付けが終了する。
この基板挾持部14の半田付けは従来のものと同様にして
半田ディップによって行われる。
るには、先ず、基板２の側縁部を側方から基板挾持部14
で挾持する。この際、水平片14aおよび押圧片14bは、基
板２の側縁部に形成された外部端子（図示せず）と対応
する位置に従来と同様にして配置される。しかる後、こ
の基板挾持部14と基板２の外部端子とを半田等により接
合することによって外部リード12の取付けが終了する。
この基板挾持部14の半田付けは従来のものと同様にして
半田ディップによって行われる。
上述したような外部リード12を備えた混成集積回路11
においては、外部リード12の外部接続部13が、基板挾持
部14と基板２との半田付け部よりも基板２の内側に配置
されることになる。したがって、外部リード12の基板挾
持部14を半田ディップによって基板２の外部端子に半田
付けする際に、基板挾持部14のみを半田に浸漬させ、外
部接続部13を半田に浸漬させずに行なうことができる。
においては、外部リード12の外部接続部13が、基板挾持
部14と基板２との半田付け部よりも基板２の内側に配置
されることになる。したがって、外部リード12の基板挾
持部14を半田ディップによって基板２の外部端子に半田
付けする際に、基板挾持部14のみを半田に浸漬させ、外
部接続部13を半田に浸漬させずに行なうことができる。
なお、前記実施例では外部リード12の外部接続部13を
側面視略く字状に折曲げ成形した例を示したが、本発明
はこのような限定にとらわれることなく、例えば基板挾
持部14の水平片14aを押圧片14bより長く形成することに
よって、外部接続部13を基板２の内側へ配置させてもよ
い。このように水平片14aを長く形成した場合には、基
板挾持部14と基板２との半田付けは、基板２の側部端面
から押圧片14bの長さ分だけ、換言すれば押圧片14bが埋
没されるだけ基板挾持部14を半田内に浸漬させて行な
う。
側面視略く字状に折曲げ成形した例を示したが、本発明
はこのような限定にとらわれることなく、例えば基板挾
持部14の水平片14aを押圧片14bより長く形成することに
よって、外部接続部13を基板２の内側へ配置させてもよ
い。このように水平片14aを長く形成した場合には、基
板挾持部14と基板２との半田付けは、基板２の側部端面
から押圧片14bの長さ分だけ、換言すれば押圧片14bが埋
没されるだけ基板挾持部14を半田内に浸漬させて行な
う。
以上説明したように本発明に係る混成集積回路用リー
ドは、挾持部を、基板の外側へ延在される断面コ字状に
一体に折曲げ成形し、かつ外部接続部を、挾持部と基板
との半田付け部より基板の内側へ延在させたため、リー
ドの挾持部を半田ディップによって基板に半田付けする
際に、挾持部のみを半田に浸漬させ、外部接続部を半田
に浸漬させずに行なうことができる。したがって、本発
明に係る混成集積回路用リードを使用すると、リードの
外部接続部に半田が付着されることなく半田付けを行な
うことができるから、信頼性の高い混成集積回路を得る
ことができる。
ドは、挾持部を、基板の外側へ延在される断面コ字状に
一体に折曲げ成形し、かつ外部接続部を、挾持部と基板
との半田付け部より基板の内側へ延在させたため、リー
ドの挾持部を半田ディップによって基板に半田付けする
際に、挾持部のみを半田に浸漬させ、外部接続部を半田
に浸漬させずに行なうことができる。したがって、本発
明に係る混成集積回路用リードを使用すると、リードの
外部接続部に半田が付着されることなく半田付けを行な
うことができるから、信頼性の高い混成集積回路を得る
ことができる。
【図面の簡単な説明】 第１図は本発明に係る混成集積回路用リードを使用した
混成集積回路がマザーボード上に搭載された状態を示す
断面図、第２図（ａ），（ｂ）は本発明に係る混成集積
回路用リードを示す図で、同図（ａ）は正面図、同図
（ｂ）は側面図である。第３図は従来の混成集積回路用
リードを使用した混成集積回路がマザーボード上に搭載
された状態を示す断面図、第４図は従来の混成集積回路
用リードが基板に取付けられた状態を示す正面図、第５
図（ａ），（ｂ）は従来の混成集積回路用外部リードを
示す図で、同図（ａ）は正面図、同図（ｂ）は側面図で
ある。第６図は混成集積回路用リードを基板に半田付け
する際に使用される半田ディップ槽を示す断面図、第７
図は従来の混成集積回路用リードを基板に半田付した状
態を示す正面図である。 ２……基板、3a,3b……半導体装置、５……マザーボー
ド、11……混成集積回路、12……外部リード、13……外
部接続部、14……基板挾持部。
混成集積回路がマザーボード上に搭載された状態を示す
断面図、第２図（ａ），（ｂ）は本発明に係る混成集積
回路用リードを示す図で、同図（ａ）は正面図、同図
（ｂ）は側面図である。第３図は従来の混成集積回路用
リードを使用した混成集積回路がマザーボード上に搭載
された状態を示す断面図、第４図は従来の混成集積回路
用リードが基板に取付けられた状態を示す正面図、第５
図（ａ），（ｂ）は従来の混成集積回路用外部リードを
示す図で、同図（ａ）は正面図、同図（ｂ）は側面図で
ある。第６図は混成集積回路用リードを基板に半田付け
する際に使用される半田ディップ槽を示す断面図、第７
図は従来の混成集積回路用リードを基板に半田付した状
態を示す正面図である。 ２……基板、3a,3b……半導体装置、５……マザーボー
ド、11……混成集積回路、12……外部リード、13……外
部接続部、14……基板挾持部。
Claims (1)
- 【請求項１】半導体装置搭載用基板の側部を挾持する挾
持部と、マザーボードに接続される外部接続部とからな
る混成集積回路用リードにおいて、前記挾持部を、基板
の外側へ延在される断面コ字状に一体に折曲げ成形し、
かつ外部接続部を、挾持部と基板との半田付け部より基
板の内側へ延在させたことを特徴とする混成集積回路用
リード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260813A JPH0824059B2 (ja) | 1989-10-04 | 1989-10-04 | 混成集積回路用リード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260813A JPH0824059B2 (ja) | 1989-10-04 | 1989-10-04 | 混成集積回路用リード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03122977A JPH03122977A (ja) | 1991-05-24 |
| JPH0824059B2 true JPH0824059B2 (ja) | 1996-03-06 |
Family
ID=17353114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1260813A Expired - Lifetime JPH0824059B2 (ja) | 1989-10-04 | 1989-10-04 | 混成集積回路用リード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824059B2 (ja) |
-
1989
- 1989-10-04 JP JP1260813A patent/JPH0824059B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03122977A (ja) | 1991-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63296292A (ja) | 半導体装置 | |
| US5105261A (en) | Semiconductor device package having particular lead structure for mounting multiple circuit boards | |
| KR970009495A (ko) | 면실장형(面實裝型)전자부품 및 그 제조방법 | |
| JPH0824059B2 (ja) | 混成集積回路用リード | |
| JP4833421B2 (ja) | 発光素子および実装基板 | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JP2545215Y2 (ja) | 面実装型発光ダイオード表示装置 | |
| JP2530490Y2 (ja) | フレキシブルコネクタ | |
| JPH0353477Y2 (ja) | ||
| JP2731584B2 (ja) | リードフレーム及びこれを用いた電子部品パッケージの製造方法 | |
| JPH0416421Y2 (ja) | ||
| JPH10223822A (ja) | 半導体装置 | |
| JPH03237752A (ja) | 電子部品パッケージ | |
| JPH0645494A (ja) | 半導体集積回路用パッケージ | |
| JPH0416423Y2 (ja) | ||
| JP2522153B2 (ja) | 樹脂封止型半導体装置 | |
| JPH073646Y2 (ja) | 半導体装置の構造 | |
| JP2524776Y2 (ja) | 面実装型発光ダイオード表示装置 | |
| JPH05144996A (ja) | 表面実装型半導体装置 | |
| JPH0471288A (ja) | 半導体実装基板 | |
| JPS5844602Y2 (ja) | プリント配線基板 | |
| JPH0334596A (ja) | 混成集積回路 | |
| JPH0745977Y2 (ja) | 基板接続構造 | |
| JPS63104459A (ja) | 混成集積回路装置 | |
| JPH0520353U (ja) | 電子冷却素子接続装置 |