JPH0824143B2 - 集積回路の配置配線方式 - Google Patents

集積回路の配置配線方式

Info

Publication number
JPH0824143B2
JPH0824143B2 JP1029190A JP2919089A JPH0824143B2 JP H0824143 B2 JPH0824143 B2 JP H0824143B2 JP 1029190 A JP1029190 A JP 1029190A JP 2919089 A JP2919089 A JP 2919089A JP H0824143 B2 JPH0824143 B2 JP H0824143B2
Authority
JP
Japan
Prior art keywords
stage
logic circuit
buffer
clock
circuit area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1029190A
Other languages
English (en)
Other versions
JPH02208956A (ja
Inventor
博之 渡邉
親宏 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP1029190A priority Critical patent/JPH0824143B2/ja
Priority to US07/473,034 priority patent/US5172330A/en
Priority to KR1019900001521A priority patent/KR930008646B1/ko
Publication of JPH02208956A publication Critical patent/JPH02208956A/ja
Publication of JPH0824143B2 publication Critical patent/JPH0824143B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は集積回路の配置配線方式、特に集積回路にお
いて、論理回路領域のレイアウトが決定されてなくとも
クロック供給回路のレイアウト設計を先に行なえるよう
にした集積回路の配置配線方式に関するものである。
（従来の技術） 従来の集積回路において、その規模が比較的小さな時
代においては駆動能力の大なる１個のバッファの出力側
に各種のゲート，フリップフロップなどを接続してそれ
らにクロックを供給していた。第19図は、そのような従
来技術によるクロック供給方式を示す。すなわち、クロ
ック入力パッド１に接続された駆動能力の大なる１個の
バッフア２を介して各種ゲートG1,G2…,FF1,I1などにク
ロックを供給していた。
しかし集積回路の規模が大きくなるにつれて１個のバ
ッファで全ての負荷を駆動することが困難となり、第20
図に示すようにクロック分割供給方式が提案され、従来
の集積回路に採用されている。すなわち、同図に示すよ
うに駆動能力のあまり大でない複数のバッファ２−1,3
−1,3−2,3−3,…,4−1,4−２を樹枝状に設け、初段の
バッファ２−１により、２段目バッファ３−1,3−2,…
３−４を駆動し、更に後段バッファ４−1,4−２を駆動
するというようにして各種ゲートG1,G2,フリップフロッ
プFF1,FF2…などからなる負荷にクロックを供給してい
る。しかしながら、上記クロック分割供給方式において
も、集積回路をレイアウト設計する際に、上記各バッフ
ァをどこに配置するかについて確立した手法は特にな
く、第21図に示すように、集積回路において２段目以降
のバッファ３−1,3−2,3−3,…を論理回路領域４内でク
ロックを必要とする回路付近に配置していた。
（発明が解決しようとする課題） 前記クロック分割供給方式を採用した集積回路におけ
る２段目のバッファ３−1,3−2,…を論理回路領域４に
配置した場合、初段バッファ２−１から２段目バッファ
３−1,3−2,…までの配線ｌの経路は、論理回路領域４
部分のレイアウトが終わるまで決まらない。このため、
論理回路領域４部分のレイアウト設計が終わるまで正確
なタイミングを得るためのクロック供給回路のレイアウ
ト設計が出来なかった。
したがって本発明は上記の問題点を解決するため、ク
ロック分割供給方式による集積回路において、初段およ
び２段目の各バッファを含むクロック供給回路を論理回
路領域の外周部に配置することにより、論理回路領域の
レイアウト如何に影響されずにクロック供給回路がレイ
アウト設計可能にした集積回路の配置配線方式を提供す
るものである。
［発明の構成］ （課題を解決するための手段） 本発明による集積回路の配置配線方式においては、一
つの論理回路領域と、該論理回路領域の外周部に配置さ
れるクロック信号入力用の少なくとも１つのパッド部を
含む入力用パッド部群とを有する集積回路の配置配線方
式において、前記入力用パッド部群、入力側が前記パッ
ド部群の各パッド部に接続された初段バッファ、ならび
に、前記初段バッファからの出力により駆動される２段
目の複数のバッファからなる前記論理回路領域の外周部
に配置配線されるクロック供給回路を有し、前記２段目
の各バッファを構成するMOSトランジスタのゲート長を
前記初段バッファを構成するMOSトランジスタのゲート
長より長くするものである。
（作用） 初段バッファおよび該バッファの出力で駆動される２
段目の各バッファが論理回路領域の外周部に配置配線さ
れるようにしているので、前記論理回路領域の内部のレ
イアウト設計結果に影響されない、したがって、論理回
路のレイアウトとクロック供給回路のレイアウト設計を
同時に進行でき、論理回路領域のレイアウト結果を待つ
必要がなくなる。
（実施例） 第１図は本発明による集積回路５′の配置配線方式の
基本原理図である。同図において、初段バッファ２−１
の入力側が入力パッド１に接続され、その出力側が２段
目の各バッファ３−1,…,3−４に接続され、論理回路領
域４にクロック信号を供給するクロック供給回路を構成
しており、論理回路領域４の周辺に前記初段および２段
目のバッファ２−1,3−1,3−2,3−3,…が配置配線され
ている。ここで、周辺とは第１図より明らかなように、
論理回路領域４の外周部をいう。
従って、初段バッファ２−１および該バッファの出力
で駆動される２段目の各バッファ３−1,3−2,3−3,…が
論理回路領域４の周辺の配置配線されるようにしている
ので、前記領域４の内部のレイアウト結果に影響されな
い。
第２図は本発明による集積回路の配置配線方式の一実
施例を示す。この実施例においては、初段のバッファ２
−１を入力パッド部１の近くに配置すると共に、２段目
の各バッファ３−1,3−2,3−3,…を論理回路領域４の周
辺の二辺に沿って配置されている。
第３図は本発明による配置配線方式の別の実施例を示
す。この実施例では、２段目の各バッファ３−1,3−2,3
−3,…が論理回路領域４の三辺に沿って配置されたもの
である。
第４図の実施例は２段目の各バッファ３−1,3−2,3−
3,…が論理回路領域４の四辺に沿って配置されたもので
ある。
第５図，第６図，第７図は本発明による別の実施例を
それぞれ示す。なお、第５図乃至第７図において各入力
パッド部および集積回路の外枠を省略して初段バッファ
２−１と２段目の各バッファ３−1,3−2,3−3,…の位置
と論理回路領域４との相対的な位置関係を示している。
すなわち、第５図のものは２段目の各バッファの位置が
前記領域４の外側にある実施例、第６図のものは各バッ
ファが前記領域４の辺上にある実施例、第７図のものは
各バッファが前記領域の内側に入り込んでいる実施例を
示す。
上記いずれの実施例においても初段バッファ２−１か
ら２段目の各バッファ３−1,3−2,…までの配線ｌへの
論理回路領域４のレイアウトによる影響は少ないので、
クロック供給回路の設計は前記論理回路領域のレイアウ
ト結果を待たずに開始できる。
第８図に示す拡大実施例においては、バッファ91を電
源線92の下に配置したものである。論理回路領域４の周
辺部には、一般の信号線に比べて幅の広い電源線92が通
っていることが多く、この下にバッファ91を埋め込むこ
とにより集積回路の大きさをより小さくすることが可能
である。
第９図に示す実施例は、論理回路領域４の電源線101
と論理回路領域４の周辺に位置されたクロックバッファ
105の電源線102を集積回路基板５′上で分離したもので
ある。すなわち、論理回路領域４に供給する電力は、論
理回路領域用電源パッド103から電源線101によって供給
される。一方、論理回路領域４の周辺に配置されたクロ
ックバッファ105に供給される電力は、論理回路領域用
電源パッド103とは別のクロックバッファ105用電源パッ
ド104から電源線102によって供給される。このように、
電源線101と電源線102は集積回路基板５′上では接続さ
れていない。これによって、クロックバッファ105によ
って生じる電源線上の雑音が、論理回路領域４の内部の
電源線101に伝わることがないので、論理回路領域４内
の論理回路が上記雑音のために誤動作することがなくな
る。また、逆に論理回路領域４の内部で発生する電源線
上の雑音がクロックバッファ105の動作に影響を与える
可能性もなくなる。
また、初段バッファによる電源雑音が大きく、２段目
バッファによる電源雑音が小さい時は、初段バッファの
電源のみを論理回路領域の電源と分離することもできる
し、逆の場合は２段目バッファの電源のみを論理回路領
域の電源と分離することもできる。
さらに、高電位電源線か低電位電源線のどちらか一方
のみを分離し、他方は接続することもできる。
第10図は、初段バッファ２−１から２段目の各バッフ
ァ３−1,3−2,3−3,…までの各々の配線ｌの長さを等し
くした実施例を示す。このようにすることにより、初段
バッファ２−１から２段目の各バッファ３−1,3−2,3−
3,…までのクロックの遅延時間が等しくなり、クロック
の時間的なずれが発生しない。この実施例においても初
段バッファ２−１および２段目の各バッファ３−1,3−
2,3−3,…を図示しない論理回路領域の周辺に配置して
いるので、配線ｌの経路は論理回路領域のレイアウトに
影響されることがなく、このように配線ｌを迂回させ等
長化することが容易である。また、配線ｌを完全に等長
化しなくても、論理回路の許容する範囲内にクロックの
時間的なずれを抑えるように、配線ｌの長さを操作して
もよい。
第11図は、２段目の各バッファ３−1,3−2,3−３の駆
動能力を全て等しくし、各２段目バッファ３−1,3−2,3
−３が駆動すべき負荷123の負荷容量と配線122の配線容
量の総和が前記各バッファ毎に異なる場合には、調整用
の疑似的な負荷容量８を付加することにより２段目の各
バッファ３−1,3−2,3−３の負荷を同等にしたものであ
る。このようにすれば、２段目の各バッファ３−1,3−
2,3−3,…の設計は一種類のみ行なえばよいのでクロッ
ク供給回路の設計が容易となる。
さらに、全ての２段目バッファの駆動すべき負荷容量
を大目に見積って２段目バッファの設計を行い、論理回
路領域のレイアウトが終了して２段目バッファの負荷容
量が正確に分かった時点で２段目バッファに適当な調整
用の負荷容量を付加する方法を採用すれば、クロック供
給回路の設計は論理回路領域のレイアウトの影響を受け
ないので、論理回路のレイアウト結果を待たずにクロッ
ク供給回路の設計が可能となる。
第12図の実施例は、第11図のものが疑似的な負荷容量
８を付加したのに対し、２段目バッファの出力側に迂回
配線９を用いたものである。このように配線を迂回させ
ることによりクロックのタイミングのずれを防ぐことが
可能となる。この迂回配線９は論理回路領域の内部にあ
っても良いし、論理回路領域の外部に置くことも可能で
ある。
また、第11図の疑似的な負荷容量８と第12図の迂回配
線９を併用し、さらに正確なタイミングの調整を行うこ
ともできる。
この効果を、２段目バッファをMOSトランジスタで構
成する場合について、第13図を用いて説明する。第13図
はMOSトランジスタ150の構造を示したもので、ゲート電
極151と拡散領域152によって構成される。このMOSトラ
ンジスタ150の駆動能力は、ゲート長Ｌによって変化す
る。しかし、集積回路を製造する際にはゲート長Ｌがあ
る程度ばらつく事がさけられず、同一チップ内で２段目
バッファのゲート長Ｌがばらつくと、２段目の各バッフ
ァの駆動能力にばらつきが起き、クロックのずれを生じ
ることになる。すなわち、２段目バッファの駆動能力が
大きいとその出力側のクロックはタイミングが早くな
り、２段目バッファの駆動能力が小さいとその出力側の
クロックはタイミングが遅くなる。したがって、この２
段目のバッファのゲート長Ｌのばらつきは、できるだけ
小さいことが望ましい。
ところで、MOSトランジスタのゲート長は周囲のレイ
アウトの影響を受けやすい。しかし、論理回路領域の周
辺部という同一条件の下にすべての２段目の各バッファ
を配置すれば、２段目の各バッファの駆動能力に生じる
ばらつきを小さくすることが可能である。
さらに、２段目のバッファのゲート長を論理回路で用
いるMOSトランジスタのゲート長よりも長くすると、こ
のばらつきの影響はより少なくなる。一般に論理回路で
用いるMOSトランジスタのゲート長は製造可能な最小限
の長さとする。しかし、ゲート長のばらつきの影響は、
ゲート長の変化を本来のゲート長で割った値、すなわち ゲート長の変化／本来のゲート長 で表わせるので、ゲート長の変化が同じならば本来のゲ
ート長が長いほうがばらつきの影響が少なくなる。した
がって、２段目バッファMOSトランジスタ150のゲート長
を長くすると、クロックのずれが少なくなる。
さらに、第14図に示す様に、MOSトランジスタ150の周
囲にゲート161と同じ層の囲い162を設ければ、ばらつき
の影響をより少なく出来る。
第15図は系統の異なる２つのクロック分割供給回路を
有する集積回路に本発明による配置配線方式を適用した
構成を示す。同図で明らかなように、1,2−1,3−1,3−
2,3−3,…に対応する別のクロック分割供給回路があっ
ても、論理回路領域の周辺に各初段バッファ２−1,2−
１′および２段目の各バッファ３−1,3−2,3−3,…３−
１′,3−２′,3−３′…を同様に配置配線することがで
きる。
第16図は外部から供給されるクロックが一種類でも入
力パッド１から異なるクロックを発生して、二系統のク
ロック供給回路に供給する実施例を示す。
第17図は初段バッファ２−１により系統の異なるクロ
ックを発生する場合の実施例であり、第19図は２段目の
各バッファ３−1,3−2,3−３により系統の異なるクロッ
クを発生する場合の実施例をそれぞれ示す。なお、第15
図乃至第18図において同じ参照番号は同じまたは類似の
構成要素を示す。
［発明の効果］ 以上述べたように、本発明による集積回路の配置配線
方式によれば、クロック分割供給回路の初段および２段
目の各バッファを、論理回路領域の周辺に配置配線する
ことによって、前記供給回路のレイアウト設計は論理回
路領域のレイアウトの進行状況あるいはそのレイアウト
結果に影響されなくなる。したがって、クロック分割供
給回路のレイアウト設計は、論理回路領域のレイアウト
結果を待たず同時進行が可能となる。したがって、早期
に正確なタイミングを持ったクロック供給回路を設計で
きる。
【図面の簡単な説明】
第１図は本発明による集積回路の配置配線方式の基本原
理図、 第２図は本発明による集積回路の配置配線方式において
２段目の各バッファを論理回路領域の二辺の周囲に配置
した実施例を示す図、 第３図は２段目バッファを論理回路領域の三辺の周囲に
配置した実施例を示す図、 第４図は２段目の各バッファを論理回路領域の四辺の周
囲配置した実施例を示す図、 第５図は各上記バッファを論理回路領域の外側に配置し
た実施例を示す図、 第６図はバッファを論理回路領域の辺上に配置した実施
例を示す図、 第７図はバッファを論理回路領域に入り込んで配置した
実施例を示す図、 第８図はバッファを電源線の下に埋め込んだ実施例を示
す図、 第９図はバッファと論理回路領域の電源を分離した実施
例を示す図、 第10図は初段バッファから２段目バッファまでの配線を
等長化したクロック供給回路の実施例を示す図、 第11図は調整用負荷容量を付けたクロック供給回路の実
施例を示す図、 第12図は迂回配線を持つクロック供給回路の実施例を示
す図、 第13図はMOSトランジスタの構造を示す図、 第14図は周囲に囲いを持ったMOSトランジスタの構造を
示す図、 第15図は２系統の異なるクロック供給回路を持つ集積回
路に本発明を適用した実施例を示す図、 第16図はパッド部で２系統の異なるクロックを発生する
集積回路に本発明を適用した実施例を示す図、 第17図は初段バッファ部で２系統の異なるクロックを発
生する集積回路に本発明を適用した実施例を示す図、 第18図は２段目バッファ部で２系統の異なるクロックを
発生する集積回路に本発明を適用した実施例を示す図、 第19図は従来技術によるクロック供給方式の一例を示す
図、 第20図は従来技術による改良された形式のクロック分割
供給方式を示す図、 第21図は従来技術による集積回路の配置配線方式を示す
図である。 １……入力パッド部 ２−１……初段バッファ ３−1,3−2,3−３……２段目の各バッファ ４……論理回路領域 ５′……集積回路（基板） ｌ……配線

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】一つの論理回路領域と、 該論理回路領域の外周部に配置されるクロック信号入力
    用の少なくとも１つのパッド部を含む入力用パッド部群
    とを有する集積回路の配置配線方式において、 前記入力用パッド部群、入力側が前記パッド部群の各パ
    ッド部に接続された初段バッファ、ならびに、前記初段
    バッファからの出力により駆動される２段目の複数のバ
    ッファからなる前記論理回路領域の外周部に配置配線さ
    れるクロック供給回路を有し、 前記２段目の各バッファを構成するMOSトランジスタの
    ゲート長を前記初段バッファを構成するMOSトランジス
    タのゲート長より長くしたことを特徴とする集積回路の
    配置配線方式。
JP1029190A 1989-02-08 1989-02-08 集積回路の配置配線方式 Expired - Fee Related JPH0824143B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1029190A JPH0824143B2 (ja) 1989-02-08 1989-02-08 集積回路の配置配線方式
US07/473,034 US5172330A (en) 1989-02-08 1990-01-31 Clock buffers arranged in a peripheral region of the logic circuit area
KR1019900001521A KR930008646B1 (ko) 1989-02-08 1990-02-07 집적회로의 배치배선방식

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1029190A JPH0824143B2 (ja) 1989-02-08 1989-02-08 集積回路の配置配線方式

Publications (2)

Publication Number Publication Date
JPH02208956A JPH02208956A (ja) 1990-08-20
JPH0824143B2 true JPH0824143B2 (ja) 1996-03-06

Family

ID=12269283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1029190A Expired - Fee Related JPH0824143B2 (ja) 1989-02-08 1989-02-08 集積回路の配置配線方式

Country Status (3)

Country Link
US (1) US5172330A (ja)
JP (1) JPH0824143B2 (ja)
KR (1) KR930008646B1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2545626B2 (ja) * 1990-02-07 1996-10-23 三菱電機株式会社 ゲートアレイ
JPH04250660A (ja) * 1991-01-25 1992-09-07 Matsushita Electron Corp 半導体集積回路装置
JPH04256338A (ja) * 1991-02-08 1992-09-11 Nec Corp 集積回路の自動レイアウト方式
US5339253A (en) * 1991-06-14 1994-08-16 International Business Machines Corporation Method and apparatus for making a skew-controlled signal distribution network
JP3026387B2 (ja) * 1991-08-23 2000-03-27 沖電気工業株式会社 半導体集積回路
JP3048471B2 (ja) * 1992-09-08 2000-06-05 沖電気工業株式会社 クロック供給回路及びクロックスキュー調整方法
JP2826446B2 (ja) * 1992-12-18 1998-11-18 三菱電機株式会社 半導体集積回路装置及びその設計方法
US6002268A (en) * 1993-01-08 1999-12-14 Dynachip Corporation FPGA with conductors segmented by active repeaters
US5355035A (en) * 1993-01-08 1994-10-11 Vora Madhukar B High speed BICMOS switches and multiplexers
JP3224885B2 (ja) * 1993-01-14 2001-11-05 三菱電機株式会社 集積回路装置及びその設計方法
US5430397A (en) * 1993-01-27 1995-07-04 Hitachi, Ltd. Intra-LSI clock distribution circuit
US6223147B1 (en) * 1993-03-31 2001-04-24 Intel Corporation Multiple use chip socket for integrated circuits and the like
JP3318084B2 (ja) * 1993-05-07 2002-08-26 三菱電機株式会社 信号供給回路
DE4422456B4 (de) * 1993-06-30 2004-07-01 Intel Corporation, Santa Clara Taktverteilungssystem für einen Mikroprozessor
DE4447848B4 (de) * 1993-06-30 2005-10-27 Intel Corporation, Santa Clara Taktverteilungssystem für einen Mikroprozessor
US5586307A (en) * 1993-06-30 1996-12-17 Intel Corporation Method and apparatus supplying synchronous clock signals to circuit components
US5467033A (en) * 1993-07-02 1995-11-14 Tandem Computers Incorporated Chip clock skew control method and apparatus
US5448208A (en) * 1993-07-15 1995-09-05 Nec Corporation Semiconductor integrated circuit having an equal propagation delay
US5564022A (en) * 1994-02-09 1996-10-08 Intel Corporation Method and apparatus for automatically inserting clock buffers into a logic block to reduce clock skew
US5801561A (en) * 1995-05-01 1998-09-01 Intel Corporation Power-on initializing circuit
US5652529A (en) * 1995-06-02 1997-07-29 International Business Machines Corporation Programmable array clock/reset resource
US5570045A (en) * 1995-06-07 1996-10-29 Lsi Logic Corporation Hierarchical clock distribution system and method
US5627482A (en) * 1996-02-07 1997-05-06 Ceridian Corporation Electronic digital clock distribution system
JP3635768B2 (ja) * 1996-03-05 2005-04-06 ヤマハ株式会社 半導体集積回路
US5790841A (en) * 1996-04-15 1998-08-04 Advanced Micro Devices, Inc. Method for placement of clock buffers in a clock distribution system
US6157237A (en) * 1996-05-01 2000-12-05 Sun Microsystems, Inc. Reduced skew control block clock distribution network
JP3556416B2 (ja) * 1996-11-29 2004-08-18 株式会社ルネサステクノロジ 半導体集積回路装置
JPH10163458A (ja) * 1996-11-29 1998-06-19 Mitsubishi Electric Corp クロックドライバ回路及び半導体集積回路装置
JPH11175183A (ja) * 1997-12-12 1999-07-02 Fujitsu Ltd 半導体集積回路におけるクロック分配回路
US6114877A (en) * 1998-06-03 2000-09-05 Agilent Technologies, Inc. Timing circuit utilizing a clock tree as a delay device
US6300807B1 (en) * 1998-09-04 2001-10-09 Hitachi, Ltd. Timing-control circuit device and clock distribution system
US6573757B1 (en) 2000-09-11 2003-06-03 Cypress Semiconductor Corp. Signal line matching technique for ICS/PCBS
US20030037271A1 (en) * 2001-08-15 2003-02-20 Dean Liu Reducing clock skew by power supply isolation
JP3767520B2 (ja) * 2002-06-12 2006-04-19 日本電気株式会社 集積回路装置
KR100429891B1 (ko) * 2002-07-29 2004-05-03 삼성전자주식회사 클럭 스큐를 최소화하기 위한 격자형 클럭 분배망
DE102004063926B4 (de) * 2004-03-24 2017-10-19 Infineon Technologies Ag Konfigurierbare Treiberzelle eines logischen Zellenfeldes
US20080229265A1 (en) * 2006-12-14 2008-09-18 International Business Machines Corporation Design Structure for a Clock Distribution Network, Structure, and Method for Providing Balanced Loading in Integrated Circuit Clock Trees
US7479819B2 (en) * 2006-12-14 2009-01-20 International Business Machines Corporation Clock distribution network, structure, and method for providing balanced loading in integrated circuit clock trees
US20080229266A1 (en) * 2006-12-14 2008-09-18 International Business Machines Corporation Design Structure for a Clock Distribution Network, Structure, and Method for Providing Balanced Loading in Integrated Circuit Clock Trees
US9349682B2 (en) * 2014-02-27 2016-05-24 Mediatek Inc. Semiconductor chip and semiconductor chip package each having signal paths that balance clock skews
FR3024619B1 (fr) * 2014-08-01 2016-07-29 Pyxalis Circuit integre photorepete avec compensation des retards de propagation de signaux, notamment de signaux d'horloge
CN112464612B (zh) * 2020-11-26 2023-01-24 海光信息技术股份有限公司 时钟绕线方法、装置以及时钟树

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115352A (en) * 1979-02-27 1980-09-05 Fujitsu Ltd Clock distributing circuit of ic device
JPH0630377B2 (ja) * 1984-06-15 1994-04-20 株式会社日立製作所 半導体集積回路装置
JPS6182525A (ja) * 1984-09-29 1986-04-26 Toshiba Corp 半導体集積回路装置
JPS6369262A (ja) * 1986-09-10 1988-03-29 Hitachi Ltd 半導体集積回路
JPH083773B2 (ja) * 1987-02-23 1996-01-17 株式会社日立製作所 大規模半導体論理回路
US4857765A (en) * 1987-11-17 1989-08-15 International Business Machines Corporation Noise control in an integrated circuit chip
US5012427A (en) * 1988-01-30 1991-04-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and method of manufacturing the same
JPH077808B2 (ja) * 1988-03-29 1995-01-30 株式会社東芝 集積回路
JPH0736422B2 (ja) * 1988-08-19 1995-04-19 株式会社東芝 クロック供給回路

Also Published As

Publication number Publication date
JPH02208956A (ja) 1990-08-20
KR900013616A (ko) 1990-09-06
KR930008646B1 (ko) 1993-09-11
US5172330A (en) 1992-12-15

Similar Documents

Publication Publication Date Title
JPH0824143B2 (ja) 集積回路の配置配線方式
US5013942A (en) Clock supply circuit having adjustment capacitance
JPH01251738A (ja) スタンダードセル
JPH05136125A (ja) クロツク配線及びクロツク配線を有する半導体集積回路装置
US6092211A (en) Integrated circuit for supplying a clock signal and method for constructing the same
JPH0828421B2 (ja) 半導体集積回路装置
JP3476403B2 (ja) 半導体回路、その遅延調整方法及びそのレイアウト方法
JPH11317457A (ja) 集積回路とその配置配線設計方法
JP4743469B2 (ja) 半導体集積回路装置とクロック分配方法
JPH0774322A (ja) Ｃｍｏｓインバータを備えた集積回路
JPH05283615A (ja) 半導体集積回路の電源配線
JP3660184B2 (ja) 論理セル
JPH11274308A (ja) 半導体集積回路及びそのレイアウト方法
US20060066378A1 (en) Semiconductor integrated circuit
JP2681012B2 (ja) 出力バッファ回路
JP2008211103A (ja) 半導体集積回路
JPH03114257A (ja) ゲートアレイ方式の半導体集積回路
JP2560813B2 (ja) 半導体集積回路
JPH0844776A (ja) 半導体集積回路のクロック配線回路の設計方法
JPH11345881A (ja) 標準セルライブラリ、ブロックレイアウト設計方法および設計装置ならびに半導体集積装置
JPH0462968A (ja) セミカスタム半導体集積回路
JPH02155267A (ja) 半導体集積回路装置
JPS6272143A (ja) 半導体集積回路のパタ−ン形成方法
JPH0629392A (ja) 半導体集積回路装置
JP2006100436A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees