JPH0824158B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0824158B2 JPH0824158B2 JP1293061A JP29306189A JPH0824158B2 JP H0824158 B2 JPH0824158 B2 JP H0824158B2 JP 1293061 A JP1293061 A JP 1293061A JP 29306189 A JP29306189 A JP 29306189A JP H0824158 B2 JPH0824158 B2 JP H0824158B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- stage
- semiconductor element
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リードフレームの加工成形の際に生じる残
留応力を除去して高い精度の組み立てを可能とした半導
体装置に関する。
留応力を除去して高い精度の組み立てを可能とした半導
体装置に関する。
半導体装置に利用されるリードフレームは、金属薄板
の素材を圧延加工した後、半導体素子を固定するステー
ジ，半導体素子の電極部端子とワイヤで接続されるイン
ナーリード，このインナーリードにダムバーによって連
結されて外部接続端子を構成するアウターリード及びス
テージを支持するサポートバー等をプレスにより打抜き
加工して形成される。そして、半導体装置自体は、リー
ドフレームの素子搭載ステージに半導体素子をボンディ
ングし、この半導体素子の電極部端子とインナーリード
との間にワイヤをボンディングし、更に外部結線のため
のアウターリードを残して樹脂封止する過程によって製
造されている。
の素材を圧延加工した後、半導体素子を固定するステー
ジ，半導体素子の電極部端子とワイヤで接続されるイン
ナーリード，このインナーリードにダムバーによって連
結されて外部接続端子を構成するアウターリード及びス
テージを支持するサポートバー等をプレスにより打抜き
加工して形成される。そして、半導体装置自体は、リー
ドフレームの素子搭載ステージに半導体素子をボンディ
ングし、この半導体素子の電極部端子とインナーリード
との間にワイヤをボンディングし、更に外部結線のため
のアウターリードを残して樹脂封止する過程によって製
造されている。
近来では、機能の多様化によって多ピン化する傾向に
あり、インナーリードの先端を微細化するパターンが多
くなった。このため、リードの幅や間隔が更に狭くな
り、インナーリード先端の変形等は厳しく制限する必要
がある。したがって、圧延やプレス打抜き等を経てリー
ドフレームを形成するとき、打抜きや加熱工程において
圧延又は打抜きによる残留応力が解放され、微細なイン
ナーリードの先端部分に変形を生じやすい。また、イン
ナーリード先端部の浮き沈みや重なりも発生するため、
ワイヤボンディング不良による歩留まり及び品質の低下
が問題となっている。
あり、インナーリードの先端を微細化するパターンが多
くなった。このため、リードの幅や間隔が更に狭くな
り、インナーリード先端の変形等は厳しく制限する必要
がある。したがって、圧延やプレス打抜き等を経てリー
ドフレームを形成するとき、打抜きや加熱工程において
圧延又は打抜きによる残留応力が解放され、微細なイン
ナーリードの先端部分に変形を生じやすい。また、イン
ナーリード先端部の浮き沈みや重なりも発生するため、
ワイヤボンディング不良による歩留まり及び品質の低下
が問題となっている。
これに対して、圧延加工や打抜き加工の際に滞留する
残留応力を焼鈍等の熱処理によって除去することも既に
行われている。
残留応力を焼鈍等の熱処理によって除去することも既に
行われている。
ところが、従来の熱処理は打抜き加工後においてリー
ドフレームの全面を熱処理するので、加熱や冷却の際に
リードフレームに生じる伸びや収縮変形によって、位置
決め用の基準ピン孔の形状やピッチ等もこれによって変
化する。このため、組み立て時のリードフレームの位置
決めが不正確となり、微細なインナーリードに対するダ
イボンディングやワイヤボンディングに位置ずれが発生
してしまう。したがって、半導体装置の信頼性の低下を
招くほか、アウターリードや素材の支持枠等の機械的強
度や機能も劣化してしまう。
ドフレームの全面を熱処理するので、加熱や冷却の際に
リードフレームに生じる伸びや収縮変形によって、位置
決め用の基準ピン孔の形状やピッチ等もこれによって変
化する。このため、組み立て時のリードフレームの位置
決めが不正確となり、微細なインナーリードに対するダ
イボンディングやワイヤボンディングに位置ずれが発生
してしまう。したがって、半導体装置の信頼性の低下を
招くほか、アウターリードや素材の支持枠等の機械的強
度や機能も劣化してしまう。
そこで、本発明は、インナーリードの変形がなく正確
な位置決め及びワイヤボンディング等を可能とすること
によって高品質で信頼性の高い製品を提供することを目
的とする。
な位置決め及びワイヤボンディング等を可能とすること
によって高品質で信頼性の高い製品を提供することを目
的とする。
本発明は、帯状金属薄板を素材としてその幅方向の両
端を外枠とすると共にこれらの外枠のそれぞれに処理工
程における位置決めのための複数の基準ピン孔を開け、
前記外枠によって挟まれた領域に、半導体素子を搭載す
るステージと、該ステージを取り囲むように放射状に配
置された複数のインナリードと、これらのインナリード
から延在するアウタリードとを備えたリードフレームと
し、前記ステージに半導体素子を搭載すると共に、該半
導体素子と前記インナリードとを電気的に接続して導通
回路を形成した後、前記アウタリードの先端部を除いて
樹脂封止した半導体装置であって、前記外枠を除く前記
リードフレームに、加工履歴よる残留応力を除去する焼
鈍処理を施したことを特徴とする。
端を外枠とすると共にこれらの外枠のそれぞれに処理工
程における位置決めのための複数の基準ピン孔を開け、
前記外枠によって挟まれた領域に、半導体素子を搭載す
るステージと、該ステージを取り囲むように放射状に配
置された複数のインナリードと、これらのインナリード
から延在するアウタリードとを備えたリードフレームと
し、前記ステージに半導体素子を搭載すると共に、該半
導体素子と前記インナリードとを電気的に接続して導通
回路を形成した後、前記アウタリードの先端部を除いて
樹脂封止した半導体装置であって、前記外枠を除く前記
リードフレームに、加工履歴よる残留応力を除去する焼
鈍処理を施したことを特徴とする。
プレス加工されたリードフレームは、インナーリード
及び／または半導体素子搭載用のステージ部分のみを焼
鈍処理してその部分の加工履歴による残留応力が除去さ
れている。このため、リードフレームのアウターリード
やダムバー及び基準パイロット孔を設けた外枠等は、非
加熱部分なので熱影響が少なく、伸び・収縮又はその他
の変形が小さくなる。したがって、ワイヤボンディング
及び樹脂封止等の後工程での加工に際し、位置決め用の
基準パイロット孔やピッチ寸法が変形や狂いを生じるこ
となく初期設定条件を維持でき、半導体装置の組み立て
の位置決めが精密に行える。
及び／または半導体素子搭載用のステージ部分のみを焼
鈍処理してその部分の加工履歴による残留応力が除去さ
れている。このため、リードフレームのアウターリード
やダムバー及び基準パイロット孔を設けた外枠等は、非
加熱部分なので熱影響が少なく、伸び・収縮又はその他
の変形が小さくなる。したがって、ワイヤボンディング
及び樹脂封止等の後工程での加工に際し、位置決め用の
基準パイロット孔やピッチ寸法が変形や狂いを生じるこ
となく初期設定条件を維持でき、半導体装置の組み立て
の位置決めが精密に行える。
第１図は本発明の半導体装置に利用するリードフレー
ムの平面図、第２図は製造したQFP形の半導体装置の一
部切欠平面図、第３図は一部切欠側面図である。
ムの平面図、第２図は製造したQFP形の半導体装置の一
部切欠平面図、第３図は一部切欠側面図である。
リードフレーム１は、金属薄板の素材を圧延した後に
適切な幅にスリッティングされ、その後図示のパターン
となるようにプレス装置によって打抜き成形される。こ
のパターンは、スリッティングした条材に連続的に形成
され、実際のラインでは帯状体としてめっき処理過程等
に搬送される。
適切な幅にスリッティングされ、その後図示のパターン
となるようにプレス装置によって打抜き成形される。こ
のパターンは、スリッティングした条材に連続的に形成
され、実際のラインでは帯状体としてめっき処理過程等
に搬送される。
リードフレーム１の両端には外枠２が形成されると共
にこの外枠２には一定ピッチで基準ピン孔３が開けられ
ている。これらの基準ピン孔３は打抜き加工後のめっき
処理やワイヤボンディング及び樹脂封止の際の位置決め
用として利用される。また、中央部には半導体素子を搭
載するステージ４及びこれを保持するサポートバー５が
それぞれ形成されている。そして、ステージ４の周囲に
は多数のインナーリード６が設けられこれと直交して走
るダムバー７によってアウターリード８が外側に設けら
れている。
にこの外枠２には一定ピッチで基準ピン孔３が開けられ
ている。これらの基準ピン孔３は打抜き加工後のめっき
処理やワイヤボンディング及び樹脂封止の際の位置決め
用として利用される。また、中央部には半導体素子を搭
載するステージ４及びこれを保持するサポートバー５が
それぞれ形成されている。そして、ステージ４の周囲に
は多数のインナーリード６が設けられこれと直交して走
るダムバー７によってアウターリード８が外側に設けら
れている。
このようなパターンを持つリードフレーム１に対し、
素材の圧延過程からプレス装置によってパターンを打ち
抜く際に生じた残留応力を焼鈍によって除去する。この
焼鈍は高周波誘導加熱方式の焼鈍炉にリードフレーム１
の帯条材を間欠的に送り込んで熱処理するものであり、
その焼鈍領域は第１図の破線で囲まれた部分である。す
なわち、ステージ４及びインナーリード６のみを含む領
域であり、ダムバー７を含む外側の領域には適切なマス
キングを施して加熱処理しない。このため、残留応力除
去のための焼鈍熱処理に対し、外枠２やアウターリード
８は熱影響を受けないままなので、基準ピン孔３やアウ
ターリード８及びダムバー７の熱変形は生じない。した
がって、基準ピン孔３の変形やそのピッチ寸法の変化等
が抑えられ、後続の半導体装置の組み立ての際の位置決
めが正確に行えるようになる。
素材の圧延過程からプレス装置によってパターンを打ち
抜く際に生じた残留応力を焼鈍によって除去する。この
焼鈍は高周波誘導加熱方式の焼鈍炉にリードフレーム１
の帯条材を間欠的に送り込んで熱処理するものであり、
その焼鈍領域は第１図の破線で囲まれた部分である。す
なわち、ステージ４及びインナーリード６のみを含む領
域であり、ダムバー７を含む外側の領域には適切なマス
キングを施して加熱処理しない。このため、残留応力除
去のための焼鈍熱処理に対し、外枠２やアウターリード
８は熱影響を受けないままなので、基準ピン孔３やアウ
ターリード８及びダムバー７の熱変形は生じない。した
がって、基準ピン孔３の変形やそのピッチ寸法の変化等
が抑えられ、後続の半導体装置の組み立ての際の位置決
めが正確に行えるようになる。
リードフレーム１の成形及び残留応力の除去の後、第
３図に示すようにステージ４の上に半導体素子９がボン
ディングによって固定される。そして、その周囲に突き
出した電極部端子9aのそれぞれに対応するインナーリー
ド６の先端部にワイヤ10がボンディングされて電気的に
接続される。この後、樹脂封止用の金型装置に搬送され
た後、樹脂11によってアウターリード８を残して封止さ
れる。
３図に示すようにステージ４の上に半導体素子９がボン
ディングによって固定される。そして、その周囲に突き
出した電極部端子9aのそれぞれに対応するインナーリー
ド６の先端部にワイヤ10がボンディングされて電気的に
接続される。この後、樹脂封止用の金型装置に搬送され
た後、樹脂11によってアウターリード８を残して封止さ
れる。
以上により、リードフレーム１を半導体素子９と共に
樹脂11によって封止した半導体装置の製造が完了する。
そして、得られた製品では、基準ピン孔３を含む外枠２
やアウターリード８が焼鈍処理されないので、この部分
の熱変形の影響が全くない。このため、基準ピン孔３の
形状やそのピッチは適正に維持されるので、半導体素子
９のステージ４へのボンディング，電極部端子9aとイン
ナーリード６との間のワイヤ10のボンディング及び樹脂
11による封止の際の位置決めが高い精度で行われる。し
たがって、従来のようにプレス加工によって打ち抜きし
たリードフレームの全面を加熱して残留応力の除去を行
うのに比べると、樹脂11封止までの加工精度を高く維持
できる。
樹脂11によって封止した半導体装置の製造が完了する。
そして、得られた製品では、基準ピン孔３を含む外枠２
やアウターリード８が焼鈍処理されないので、この部分
の熱変形の影響が全くない。このため、基準ピン孔３の
形状やそのピッチは適正に維持されるので、半導体素子
９のステージ４へのボンディング，電極部端子9aとイン
ナーリード６との間のワイヤ10のボンディング及び樹脂
11による封止の際の位置決めが高い精度で行われる。し
たがって、従来のようにプレス加工によって打ち抜きし
たリードフレームの全面を加熱して残留応力の除去を行
うのに比べると、樹脂11封止までの加工精度を高く維持
できる。
また、ステージ４やインナーリード６は焼鈍処理され
て残留応力が除去されているので、樹脂11封止した後の
歪変形の発生はなく、ワイヤ10の結線も良好に維持され
る。
て残留応力が除去されているので、樹脂11封止した後の
歪変形の発生はなく、ワイヤ10の結線も良好に維持され
る。
なお、実施例ではQFP形の半導体装置について説明し
たが、この他にDIP形又はSOP形等でも同様な構成を持た
せることができる。また、アウタリード及びダムバーに
ついても焼鈍を施さない記載としているが、要は基準ピ
ン孔に与える影響をなくすことができればよいので、こ
れらのアウタリード及びダムバーを焼鈍処理するように
してもよい。
たが、この他にDIP形又はSOP形等でも同様な構成を持た
せることができる。また、アウタリード及びダムバーに
ついても焼鈍を施さない記載としているが、要は基準ピ
ン孔に与える影響をなくすことができればよいので、こ
れらのアウタリード及びダムバーを焼鈍処理するように
してもよい。
以上のように、本発明では、半導体素子を搭載するス
テージ及びその周囲のインナーリードの先端部までを残
留応力除去のために焼鈍し、それ以外はマスキングして
熱が伝達されないようにしている。このため、基準ピン
孔の位置ずれがなく、樹脂封止までの加工が精度よく行
われるので、高い品質の半導体装置として供給できる。
テージ及びその周囲のインナーリードの先端部までを残
留応力除去のために焼鈍し、それ以外はマスキングして
熱が伝達されないようにしている。このため、基準ピン
孔の位置ずれがなく、樹脂封止までの加工が精度よく行
われるので、高い品質の半導体装置として供給できる。
第１図は本発明の半導体装置に用いるリードフレームを
その焼鈍領域と共に平面図、第２図は樹脂封止した後の
一部切欠平面図、第３図は一部切欠側面図である。 1:リードフレーム、2:外枠 3:基準ピン孔、4:ステージ 5:サポートバー、6:インナーリード 7:ダムバー、8:アウターリード 9:半導体素子、9a:電極部端子 10:ワイヤ、11:樹脂
その焼鈍領域と共に平面図、第２図は樹脂封止した後の
一部切欠平面図、第３図は一部切欠側面図である。 1:リードフレーム、2:外枠 3:基準ピン孔、4:ステージ 5:サポートバー、6:インナーリード 7:ダムバー、8:アウターリード 9:半導体素子、9a:電極部端子 10:ワイヤ、11:樹脂
Claims (1)
- 【請求項１】帯状金属薄板を素材としてその幅方向の両
端を外枠とすると共にこれらの外枠のそれぞれに処理工
程における位置決めのための複数の基準ピン孔を開け、
前記外枠によって挟まれた領域に、半導体素子を搭載す
るステージと、該ステージを取り囲むように放射状に配
置された複数のインナリードと、これらのインナリード
から延在するアウタリードとを備えたリードフレームと
し、前記ステージに半導体素子を搭載すると共に、該半
導体素子と前記インナリードとを電気的に接続して導通
回路を形成した後、前記アウタリードの先端部を除いて
樹脂封止した半導体装置であって、前記外枠を除く前記
リードフレームに、加工履歴よる残留応力を除去する焼
鈍処理を施したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293061A JPH0824158B2 (ja) | 1989-11-09 | 1989-11-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293061A JPH0824158B2 (ja) | 1989-11-09 | 1989-11-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03152963A JPH03152963A (ja) | 1991-06-28 |
| JPH0824158B2 true JPH0824158B2 (ja) | 1996-03-06 |
Family
ID=17789959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1293061A Expired - Fee Related JPH0824158B2 (ja) | 1989-11-09 | 1989-11-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824158B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5284971A (en) * | 1976-11-22 | 1977-07-14 | Hitachi Ltd | Production of semiconductor device |
-
1989
- 1989-11-09 JP JP1293061A patent/JPH0824158B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03152963A (ja) | 1991-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH03152963A (ja) | 半導体装置 | |
| JP3404702B2 (ja) | 部分メッキ用マスク板の製造方法 | |
| JP2955043B2 (ja) | 半導体装置用リードフレームの製造方法 | |
| JPH03152962A (ja) | 半導体装置用リードフレームの製造設備 | |
| JP2520482B2 (ja) | 半導体装置用リ―ドフレ―ムの製造方法 | |
| JPH04196571A (ja) | 半導体装置用リードフレーム | |
| JP3028173B2 (ja) | リードフレームおよびその製造方法 | |
| JP2504860B2 (ja) | リ―ドフレ―ムの製造方法 | |
| JPH0444255A (ja) | リードフレームの製造方法 | |
| JP2639742B2 (ja) | リードフレームの製造方法 | |
| JP2520486B2 (ja) | 半導体装置用リ―ドフレ―ムの製造方法 | |
| JPS62229864A (ja) | 半導体装置 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPH0661378A (ja) | 半導体装置 | |
| JPH04305966A (ja) | リードフレームの製造方法 | |
| JPH03124055A (ja) | リードフレームの製造方法およびこれを用いた半導体装置 | |
| JPH0453158A (ja) | リードフレーム | |
| JP3030401B2 (ja) | リードフレームの製造方法 | |
| JPH0425053A (ja) | リードフレームの製造方法 | |
| JPS6347272B2 (ja) | ||
| JPH08236674A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH0821654B2 (ja) | リードフレームの製造方法 | |
| JPH07176670A (ja) | 半導体装置用リードフレームの製造方法 | |
| JPH0878604A (ja) | 半導体装置用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |