JPH08256168A

JPH08256168A - 転送路割り当てシステム

Info

Publication number: JPH08256168A
Application number: JP7279364A
Authority: JP
Inventors: Robert H Grant; ロバート・エイチ・グラント; Bent Stoevhase; ベント・ストーヴベイス; Robin Purohit; ロビン・プルヒット; Gregory T Sullivan; グレゴリー・ティー・サリヴァン; David Book; デイヴィッド・ブック
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1994-10-27
Filing date: 1995-10-26
Publication date: 1996-10-01
Also published as: CA2155040A1; EP0709984A2; EP0709984A3; US5592472A

Abstract

(57)【要約】（修正有）【課題】最小限のハードウエアと各種のアプリケーシ
ョンに対する高いフレキシビリティで、専用転送路転送
とフレーム転送の両方を可能にする。【解決手段】この転送路割り当てシステム５０は、チ
ャンネルに対応する複数のポートと、ポートに関係付け
られたメモリ手段と、分配ネットワークと、メモリ手段
につながったセントリ１０４と、転送路データを宛先ポ
ートに対応する宛先待ち行列１２１に入れ、待ち行列１
２１によって定まる順序にしたがって宛先待ち行列１２
１から転送路データを検索するように構成されたスケジ
ューラ１１８と、宛先ポートが使用可能であるとき分配
ネットワークを介した宛先ポートへの新しいデータフレ
ーム１１の通信を可能にし、宛先ポートがビジーである
ときフレーム転送要求を拒絶するように構成されたアー
ビトレータ１２３とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、広義にはデータ通信と
光ファイバーネットワークに関し、より詳細には光ファ
イバーネットワーク用の光ファイバースイッチを介して
光ファイバーチャンネル間でデータ転送路を割り当てる
ため、及び高性能光ファイバースイッチを実施するた
め、最小限のハードウエアで高い性能とフレキシビリテ
ィを提供する転送路割り当てシステムとその方法に関す
る。

【０００２】

【従来の技術】データ通信ネットワークは一般に、例え
ばコンピュータ、周辺機器その他の要素あるいは装置間
での相互通信を可能にする相互接続された通信チャンネ
ル群を含んでいる。従来、ネットワークは同軸ケーブル
構成やツイストペアケーブル構成を用いて形成され、適
当なインターフェースあるいはネットワークスイッチを
介して相互接続された通信チャンネルを用いて構成され
ていた。

【０００３】ネットワーク業界において、光ファイバー
ケーブルは、その帯域幅の広さ、良好な伝擂特性および
その他の伝送特性の最適性から、同軸ケーブルやツイス
トペアに代わってますます広く用いられるようになって
いる。近年、ファイバーチャンネルプロトコルが開発さ
れ、情報システムに関する米国標準規格（ＡＮＳＩ）と
して採用された。ファイバーチャンネルの工業規格はた
とえば情報システムに関する米国標準規格（ＡＮＳＩ）
（１９９３年）のＦｉｂｒｅＣｈａｎｎｅｌＰｙｓｉ
ｃａｌＡｎｄＳｉｇｎａｌｌｉｎｇＩｎｔｅｒｆ
ａｃｅ，ｒｅｖ．４．２に詳細に規定されている。ファ
イバーチャンネルの工業規格によれば、この規格に適合
した光ファイバーネットワークを介して可変長のデータ
フレームの通信を可能にすることによって、従来の工業
規格に比べて遥かに高い性能とフレキシビリティを得る
ことができる。

【０００４】図４は、可変長のフレーム１１を示す。こ
の可変長フレーム１１は、可変長フレーム１１の始まり
を示す２進シーケンスである４バイトのフレーム始点
（ＳＯＦ）標識１２を有する。ＳＯＦ標識１２の後に
は、２４バイトのヘッダ１４が設けられる。このヘッダ
１４は、可変長フレーム１１の出所アドレス及び宛先ア
ドレスと、可変長フレーム１１が制御情報であるか実デ
ータであるか等を指定するものである。ヘッダ１４の後
には、可変長データ１６のフィールドがある。データ１
６の長さは、０から２，１１２バイトまである。データ
１６の後には、誤り検出のための４バイトのＣＲＣ（周
期冗長検査）符号１７があり、さらに４バイトのフレー
ム終点（ＥＯＦ）標識１８がある。図４の可変長フレー
ム１１は、固定フレームよりはるかにフレキシブルであ
り、アプリケーションに応じたニーズに応えることがで
きる点ではるかに高い性能をもたらすものである。

【０００５】ファイバーチャンネルの工業規格はまた、
いくつかの異なる種類のデータ転送を可能とするもので
ある。クラス１転送には回路切り換え、すなわち、ネッ
トワークスイッチを介した指定のデータ転送路を必要と
し、またネットワーク要素間での２つ以上、しばしば多
数のデータフレームの転送が行なわれる。これに対し
て、クラス２転送では１つのネットワーク要素から他の
ネットワーク要素に１つのフレームが転送されるたび
に、ネットワークスイッチを介した１つの転送路の割り
当てを必要とする。

【０００６】

【発明が解決しようとする課題】ファイバーチャンネル
工業規格に従ったネットワークを実施するための光ファ
イバースイッチは、まだ初期段階にある。当業界で知ら
れるこの光ファイバースイッチの１つに、米国ＩＢＭ社
の製造販売するＡＮＣＨＯＲがある。しかし、ＡＮＣＨ
ＯＲインターフェースの性能は、多くのアプリケーショ
ンにおいて最適とはいえず、大幅な改善の余地がある。
さらに、この不完全なＡＮＣＨＯＲインターフェース
は、主としてクラス１転送の回路切り換えを可能とし
て、クラス２転送のためのフレーム切り換えについて
は、非常に制約の大きいものであるという点でフレキシ
ビリティに欠けるものである。

【０００７】したがって、当該分野において、光ファイ
バーネットワークにおいてファイバーチャンネル規格を
既存のシステムに比べはるかに高い性能で実施する新し
い改善されたシステムが必要とされている。すなわち、
最小限のハードウエアとさまざまなアプリケーションに
対する高いフレキシビリティで、専用転送路（回路切り
換え）転送とフレーム転送の両方を可能にする高性能の
光ファイバースイッチを提供するための転送路割り当て
システムとその方法が必要とされている。

【０００８】本発明の目的は、上述した当該分野におい
て周知の問題を解決することである。

【０００９】本発明の他の目的は、光ファイバーネット
ワークの光ファイバースイッチのための高性能の転送路
割り当てシステムとその方法を提供することである。

【００１０】本発明の他の目的は、ファイバーチャンネ
ル規格にしたがったクラス１転送およびクラス２転送を
行なうための効率的な回路切り換え、およびフレーム切
り換えの両方を可能にする光ファイバースイッチのため
のフレキシブルな転送路割り当てシステムおよびその方
法を提供することである。

【００１１】本発明の他の目的は、最小限のハードウエ
アで光ファイバースイッチを提供するための転送路割り
当てシステムとその方法を提供することである。

【００１２】

【課題を解決するための手段】すなわち、本発明は光フ
ァイバーネットワークにおいて光ファイバースイッチを
介した高性能なデータ転送を行なうための転送路割り当
てシステムとその方法を提供するものである。この新し
い転送路割り当てシステムは次のように構成される。複
数のポートがネットワークの複数の光ファイバーチャン
ネルに関係付けられる。それぞれのポートは送信器と受
信器からなる対応するポートインテリジェンス機構を有
する。

【００１３】メモリインターフェースシステムは、クラ
ス２データ転送（フレーム切り換え）のために出所ポー
トからの新しい着信データフレームを一時的に格納する
ために複数のポートインテリジェンス機構（すなわちポ
ート）に関係付けられている。メモリインターフェース
システムはクラス１データ転送（回路切り換え）のため
のバイパス転送路を有する。

【００１４】スイッチモジュールは、主分配ネットワー
ク（ＭＤＮ）、データのための混合分配ネットワーク
（ＩＤＮ）、およびデータのための制御分配ネットワー
ク（ＣＤＮ）等を有する。スイッチモジュールはメモリ
インターフェースシステム間で選択的にデータ転送路を
相互接続することができる。

【００１５】セントリは、スイッチモジュールを介して
メモリインターフェースシステムと通信する。セントリ
はメモリインターフェースシステムが新しいデータフレ
ームを受け取ったことを判定し、メモリインターフェー
スシステムにこの新しいデータフレームの転送路データ
を要求する。

【００１６】スケジューラは、それぞれのポートに対応
する宛先待ち行列を維持する。スケジューラはセントリ
が新しいデータフレームを認識した後セントリから転送
路データを受け取る。この転送路データには、たとえば
出所ポート標識、メモリアドレス、および宛先ポート標
識が含まれる。スケジューラは適当な宛先ポートに対応
する宛先待ち行列に転送路データを入れ、各宛先待ち行
列からの転送路データをその宛先待ち行列によって定ま
る順序で検索する。スケジューラはグルー論理によって
定義される順序（本実施例では連続的な順序）で宛先待
ち行列をサービスする。

【００１７】グルー論理は、ポートインテリジェンス機
構と対話して、それぞれのポートに対応する送信器がビ
ジーであるか、使用可能（すなわちチャンネルへのデー
タの送信とスイッチからのデータの受信が可能な状態）
であるかを判定する。この問い合わせに基づいて、グル
ー論理はサービスすべき次の宛先ポートを同定し、スケ
ジューラにそれを知らせる。次に、スケジューラはこの
次の宛先ポートに対応する宛先待ち行列にアクセスす
る。

【００１８】アービトレータがスイッチモジュールを介
したデータ転送を最終的に制御し、スケジューラおよび
ポートインテリジェンス機構と通信する。アービトレー
タはポートが使用可能であるか、あるいは他のデータ転
送要求をサービスするために使用中であるかを判定す
る。使用可能であれば、アービトレータは主分配ネット
ワークあるいは混合分配ネットワークを介したポート間
でのデータ通信（クラス１転送あるいはクラス２転送）
を可能にする。

【００１９】前述した目的のすべてを達成することに加
えて、本発明は多くの利点を有し、次にそのうちのいく
つかを説明する。

【００２０】本発明の利点は、この転送路割り当てシス
テムは転送路の集中制御を可能にし、これによってハー
ドウエアを最小限とし、転送状態の情報に簡単にアクセ
スすることができる。

【００２１】本発明の他の利点は、転送路の集中制御に
よって、この集中制御と簡単に効率的にインターフェー
スすることのできる高度な最適化アルゴリズムを使用す
ることができることである。

【００２２】本発明の他の利点は、この集中制御では分
散型転送路割当システムのようにポート資源あるいは転
送路の競合の解決に時間がかからないことである。

【００２３】本発明の他の利点は、この転送路割り当て
システムは設計が簡単であり、低コストで大量生産が可
能であり、信頼性と動作の効率が高いという利点があ
る。

【００２４】当業者には、本発明の他の目的、特徴およ
び利点は以下の図面と詳細な説明から明らかになるであ
ろう。かかる目的、特徴および利点も本発明の範囲に含
まれるものである。

【００２５】

【発明の実施の形態】次に、本発明に係る転送路割り当
てシステムについて、図面を参照して説明する。なお、
添付図面において、同一符号は同一部品を指す。図１
は、光ファイバースイッチ３０の概略図を示す。この光
ファイバースイッチ３０は、複数の光ファイバーチャン
ネル３２の選択的相互接続を可能にすることによって、
光ファイバーネットワークの実施を可能にするものであ
る。光ファイバースイッチ３０は非常にフレキシブルな
システムであり、ファイバーチャンネル規格に基づいた
クラス１データ転送のための回路切り換えと、クラス２
データ転送のためのフレーム切り換えの両方を可能に
し、また他の従来の光ファイバースイッチに比べはるか
に高性能なものである。

【００２６】アーキテクチャについていえば、光ファイ
バースイッチ３０は複数のチャンネルモジュール３４を
有し、このチャンネルモジュール３４に対応するポート
（Ｐ１〜Ｐｉ）３３を介して、光ファイバーチャンネル
３２が接続されている。それぞれのチャンネルモジュー
ル３４は、１つあるいはそれ以上の光ファイバーチャン
ネル３２に接続されている。それぞれのチャンネルモジ
ュール３４は、後に詳しく述べるが、各チャンネルを用
いたデータ通信のためのポートインテリジェンス、クラ
ス１データ転送のためのバイパスおよびクラス２データ
転送のためのデータフレームの一時的格納のための受信
メモリを提供する。チャンネルモジュール３４はスイッ
チモジュール３６に接続されており、スイッチモジュー
ル３６は電源３７から電気エネルギーを受け取ってこれ
を分配する。本実施形態では、スイッチモジュール３６
は、バックプレーンの一部として設けられ、多数の機能
インターフェース要素を有する。

【００２７】スイッチモジュール３６は、状態マルチプ
レクサ４１（ＭＵＸ）を有する。この状態マルチプレク
サ４１は、チャンネルモジュール３４からポート３３と
このポート３３に関係する回路に関する状態信号を受信
するように構成されている。状態信号には少なくとも、
そのチャンネルモジュール３４に対応する受信メモリ８
４（図２）が新しいフレームを受信したことを示す「新
フレーム着信」信号と、ポート３３から受け取ったデー
タを受信メモリ８４から光ファイバースイッチ３０を介
して送れるか否かを示す「受信器ｒｅａｄｙ」または
「ｒｘｒｅａｄｙ」信号と、混合分配ネットワーク（Ｉ
ＤＮ）４４がデータ転送可能（使用されていない）かデ
ータ転送不能（現在使用中）であるかを示す「混合バス
ｒｅａｄｙ」信号と、ポート３３に対応するポートイン
テリジェンス機構７３（図２）が活動状態であるか不活
動状態であるかを示す「ポート活動状態」信号と、ポー
ト３３に対応する送信メモリ８６（図２）が光ファイバ
ースイッチ３０から（ポート３３に宛てられた）データ
を受信可能であるか否かを示す「送信器ｒｅａｄｙ」信
号と、混合分配ネットワーク４４が混合転送を実行可能
であるか否かを示す「混合ｒｅａｄｙ」信号と、転送路
割当システム５０にチャンネルモジュール３４の対応す
る状態／制御論理回路８５（図２）から状態情報が転送
可能であるか否かを示す「状態転送ｒｅａｄｙ」信号す
なわち「ｘｆｅｒｒｅａｄｙ」信号とが含まれる。

【００２８】図１に示すように、主分配ネットワーク
（ＭＤＮ）４２が、光ファイバーチャンネル３２のデー
タ転送路を選択的に相互接続する。制御分配ネットワー
ク（ＣＤＮ）４３が主分配ネットワーク（ＭＤＮ）４２
を制御し、さまざまなチャンネルモジュール３４に制御
信号を送る。混合分配ネットワーク（ＩＤＮ）４４が、
チャンネルモジュール３４の間の混合転送路を選択的に
相互接続する。混合転送路は主分配ネットワーク４２に
関係付けられたデータ転送路とは別の、主分配ネットワ
ーク４２のデータ転送路が使用されているときに選択さ
れた光ファイバーチャンネル３２間のデータの流れを可
能にするデータ転送路の集合である。最後に、オプショ
ンとしてプロセッサセレクタ４５を、光ファイバースイ
ッチ３０に分散されたプロセッサやコントローラを相互
接続するための補助システムの一部として設けることが
できる。

【００２９】転送路割り当てシステム５０は、スイッチ
モジュール３６、より詳細には状態マルチプレクサ４
１、主分配ネットワーク４２、制御分配ネットワーク４
３及び混合分配ネットワーク４４に接続されている。転
送路割当システム５０は、スイッチモジュール３６中お
よび光ファイバーポート３３の間のデータ相互接続路を
割り当て、接続の優先順位を決定する。

【００３０】また、スイッチモジュール３６には、要素
コントローラ（ＥＣ）５８を接続することもできる。要
素コントローラ５８は、基本的にはネームサーバ、時間
サーバその他のインターフェースシステム３０のための
サーバを提供する。要素コントローラ５８は、転送路割
り当てシステム５０との間でサーバ情報の通信を行うた
めのデータリンク６１と、転送路割当システム５０との
間で状態／制御信号をやりとりするための状態／制御結
線６２とを有する。また、要素コントローラ５８は、結
線６４を介してチャンネルモジュール３４およびマイク
ロプロセッサセレクタ４５と、初期化情報や構成情報を
やりとりする。

【００３１】好ましくは、各チャンネルモジュール３４
は、図２の概略回路図に示すように構成される。同図に
示すように、各チャンネルモジュール３４は、メモリイ
ンターフェースシステム７２と接続されたポートインテ
リジェンスシステム７１を有する。本実施形態では、ポ
ートインテリジェンスシステム７１は、１つ或いはそれ
以上のポートインテリジェンス機構７３を有する。それ
ぞれの光ファイバーチャンネル３２に、１つのポートイ
ンテリジェンス機構７３が割り当てられる。それぞれの
ポートインテリジェンス機構７３は、受信器（ＲＸ）７
４、送信器（ＴＸ）７６、オプティカルリンクカード
（ＯＬＣ）７５、および状態／制御（ＳＴＡＴＣＮＴ
Ｌ）論理回路８５を有する。受信器７４と送信器７６
は、対応する入力光ファイバー７９および出力光ファイ
バー８３（図１には、集合的に光ファイバーチャンネル
３２として示す）を介して、ファイバーチャンネル規格
プロトコルにしたがってチャンネルの固有のビットレー
トでデータの送受信を行なうようになっている。

【００３２】オプティカルリンクカード（ＯＬＣ）７５
は、ポートインテリジェンス機構７３を光ファイバーチ
ャンネル３２に直接インターフェースするのに用いられ
る。オプティカルリンクカード７５は、ポートインテリ
ジェンス機構７３を光ファイバーチャンネル３２に直接
インターフェースするのに用いられる。オプティカルリ
ンクカード７５は、光ファイバーチャンネル３２の入力
光ファイバー７９と受信器７４の間の光・電気変換と、
シリアル・パラレル変換を可能にする。さらに、オプテ
ィカルリンクカード７５は、光ファイバーチャンネル３
２の出力光ファイバー８３と送信器７６の間の電気・光
変換と、パラレル・シリアル変換を可能にする。オプテ
ィカルリンクカード７５は、例えば米国ＩＢＭ社の製造
販売するモデルオプティカルリンクカード２６６や、米
国ＥＬＤＥＣ社の製造販売するモデルＭＩＭ２６６等の
任意の適当なオプティカルリンクカードとすることがで
きる。

【００３３】状態／制御論理回路８５は、対応する双方
向の制御結線８７、９１によって受信器７４と送信器７
６の両方を監視・制御する。さらに、状態／制御論理回
路８５は、制御結線９５上で制御分配ネットワーク４３
（図１）と制御信号をやりとりし、結線９６上で状態マ
ルチプレクサ４１（図１）に、例えば対応するポート３
３が利用可能であるか使用中であるかを示す状態信号を
提供し、結線９７を介してメモリインターフェースシス
テム７２に制御信号を送る。さらに、状態／制御論理回
路８５は、受信器７４が新たなフレームを受信するとき
これを認識し、その転送クラス１又は転送クラス２、お
よび新しいフレームそれぞれの長さを判定する。たとえ
ば光ファイバースイッチ３０（図１）をクラス１データ
転送のための双方向の転送路を確保するようにセットア
ップするために、最初に光ファイバースイッチ３０中を
送られるＳＯＦｃ１の場合のように、フレームがデータ
を持っていないことがある。

【００３４】メモリインターフェースシステム７２は、
ポートインテリジェンスシステム７１、特にそこに含ま
れるそれぞれのポートインテリジェンス機構７３に、シ
リーズ接続あるいはカスケード接続される。メモリイン
ターフェースシステム７２は、クラス１バイパスデータ
結線９８、９９によってクラス１データ転送及びクラス
２データ転送のため、一時的格納を可能にする。クラス
２データ転送のためのデータの格納を行なうために、メ
モリインターフェースシステム７２は、出所データ用の
受信メモリ８４、宛先データ用の送信メモリ８６、およ
び受信メモリ８４と送信メモリ８６を制御するためのメ
モリ制御論理回路８８を有する。受信メモリ８４と送信
メモリ８６は、必要であれば多数のバッファあるいはメ
モリブロックに分けることができる。

【００３５】メモリインターフェースシステム７２がポ
ートインテリジェンスシステム７１からクラス１出所デ
ータを受け取ると、この出所データは受信メモリ８４を
迂回して、バイパスデータ結線９８、マルチプレクサ６
６及びデータ結線８９に送られる。データ結線８９は、
出所データをスイッチモジュール３６の主分配ネットワ
ーク４２または混合分配ネットワーク４４のデータバス
に送る。メモリ制御論理回路８８は、受信器７４からク
ラス１データ転送であるかクラス２データ転送であるか
を示すタグ８１’を受け取り、それにしたがってクラス
制御結線６５上でマルチプレクサ６６を制御する。受信
器７４は着信データのヘッダ１４（図４）に基づいてタ
グ８１’を生成する。本実施形態では、２ビットのタグ
が用いられる。タグ「００」は未使用を表わす。タグ
「０１」はデータを表わす。タグ「１０」はクラス１デ
ータ転送のＳＯＦあるいはＥＯＦを表わす。タグ「１
１」はクラス２データ転送のＳＯＦあるいはＥＯＦを表
わす。

【００３６】メモリ制御論理回路８８がタグ８１’から
判定するように、メモリインターフェースシステム７２
が着信クラス２出所データ（およびＳＯＦｃｌフレー
ム）を受け取ると、受信メモリ８４はメモリ制御倫理回
路８８の制御のもとにデータ結線８１を介して、受信器
７４から出所データを読み出し格納する。さらに、タイ
ミングが適当であれば、受信メモリ８４は制御論理回路
８８の制御のもとに、データ結線６７、マルチプレクサ
６６、およびデータ結線８９を介して、データをスイッ
チモジュール３６（図１）の主分配ネットワーク４２あ
るいは混合分配ネットワーク４４のデータバスに書き込
む。受信メモリ８４からデータバスにデータを転送する
ために、制御分配ネットワーク４３（図１）は状態／制
御論理回路８５に制御信号９５を送り、状態／制御論理
回路８５は制御結線９７を介して、メモリ制御論理回路
８８に送出信号を送る。この送出信号は、メモリ制御論
理回路８８が制御結線９２を介して受信メモリ８４に送
ると共に、メモリ制御回路８８がクラス制御結線６５を
用いてマルチプレクサ６６を制御し、このマルチプレク
サ６６が受信メモリ８４から送出信号をデータ結線８９
に送るようにする。必要であれば、制御分配ネットワー
ク４３は、状態／制御論理回路８５に削除信号を送るこ
とによって、受信メモリ８４内のフレームを削除するこ
とができる。状態／制御論理回路８５は、制御結線９７
を介してメモリ制御論理回路８８に削除コマンドを送
る。

【００３７】主分配ネットワーク４２あるいは混合分配
ネットワーク４４のデータバスから宛先ポート３３への
宛先データは、データ結線９４によって送信メモリ８６
に送られ、またバイパスデータ結線９９によってマルチ
プレクサ６９に送られる。タグ８１’上の２ビットタグ
と同様のタグ９４’上の２ビットタグが、この宛先デー
タがクラス１データ転送あるいはクラス２データ転送に
対応するとき、これをメモリ制御論理回路８８に通知す
る。クラス１宛先データが受信されると、メモリ制御論
理回路８８は制御結線６８を介して、マルチプレクサ６
９はデータ結線８２を介して、適当なポートインテリジ
ェンス機構７３の送信器７６にデータを直接送ることに
よって、送信メモリ８６をバイパスするようにマルチプ
レクサ６９を制御する。これに対して、メモリインター
フェースシステム７２がクラス２宛先データを受け取る
と、メモリ制御論理回路８８は、この着信宛先データを
データ結線９４を介して格納するように、送信メモリ８
６を制御する。タイミングが適当であれば、この宛先デ
ータは最終的にはメモリ制御論理回路８８の制御のもと
にデータ結線１０２、マルチプレクサ６９、およびデー
タ結線８２を介して適当なポートインテリジェンス機構
７３の送信器７６に送られる。

【００３８】図３は、図１のこの新しい転送路割り当て
システム５０の一実施形態を詳細に示す。上述したよう
に、転送路割り当てシステム５０は、スイッチモジュー
ル３６（図１）を介したデータ転送路の割り当てを高性
能に実行する。アーキテクチャについていえば、この転
送路割り当てシステム５０の実施例は、図３に示すよう
に以下の構成要素を有する。すなわち、シーケンサ１０
１が制御結線１０３を介してＣＤＮ４３に接続されてい
る。セントリ１０４が制御結線１０６を介してＣＤＮ４
３とつながっており、また制御結線１０７を介してシー
ケンサ１０１に接続されている。タイマ１０８が制御結
線１１１を介してセントリ１０４とグルー論理回路１１
３につながっている。グルー論理１１３は制御結線１１
２を介してセントリ１０４と制御信号をやりとりし、ま
た制御結線１１４を介してシーケンサ１０１と制御信号
をやりとりする。スケジューラ１１８がポート（ｐ１〜
ｐｉ）３３（あるいはチャンネル３２）のそれぞれに対
応する宛先待ち行列（Ｑｐ１〜Ｑｐｉ）１２１を維持す
る。スケジューラ１１８は結線１１７、１２２を介して
グルー論理１１３と通信する。アービトレータ１２３が
結線１２２を介してスケジューラ１１８に接続され、結
線１１６を介してグルー論理１１３に接続され、結線１
２６を介してシーケンサ１０１に接続され、データ結線
１２４を介してＭＤＮ４２とＩＤＮ４４とつながってい
る。クローザ１２８が結線１２９を介してシーケンサ１
０１をモニターし、制御結線１３１を介してＣＤＮ４３
から制御信号を受け取り、結線１３４を介してセントリ
１０４、アービトレータ１２３、および要素コントロー
ラ（ＥＣ）インターフェース１３３につながっている。
ＥＣインターフェース１３３はシリアル結線１３５を介
して要素コントローラ５８（図１）につながっている。

【００３９】上記の制御結線やデータ結線に加えて、状
態ＭＵＸ４１（図１）がセントリ１０４、グルー論理１
１３、アービトレータ１２３、およびクローザ１２８に
接続され、状態信号をやりとりする。しかし、上記の結
線は説明の簡略化のため図３には示さない。

【００４０】シーケンサ１０１は、任意の適当な論理を
用いてたとえば次に説明するような機能を有する従来の
フィールドプログラマブルゲートアレー（ＦＰＧＡ）内
の状態機械として構成することができる。シーケンサ１
０１は制御結線１０３を介したＣＤＮ４３への主インタ
ーフェースとして機能する。シーケンサ１０１は基本的
にはセントリ１０４、アービトレータ１２３およびクロ
ーザ１２８の間でＣＤＮ４３の調整を行なう。

【００４１】セントリ１０４は、任意の適当な論理を用
いてたとえばＦＰＧＡ内の状態機械として構成すること
ができる。セントリ１０４は、状態ＭＵＸ４１（図１）
と状態／制御論理回路８５（図２）を介してポート３３
の新フレームの状態（“新フレーム”着信信号）をモニ
ターし、スイッチモジュール３６のＭＤＮ４２を介して
経路指定できる新しいフレームがあるかどうかを判定す
る。基本的には、セントリ１０４は確認されバッファさ
れたフレームのデータを収集し、経路指定テーブルを用
いて着信フレームのヘッダ（図４）から、適当なポート
３３に宛先ポート識別（ＤＩＤ）をマッピングし、新し
いフレームがある宛先ポート３３を宛先とするものであ
るか（すなわち、そのフレームをクラス１ストリームに
混合することができるかどうか）を判定し、また新しい
フレームが適正なものであるか誤ったものであるかを判
定する。

【００４２】セントリ１０４とタイマ１０８は、さらに
グルー論理１１３と結線１１２、１１７、１２２を介し
てスケジューラ１１８に待ち行列コマンド情報を与え
る。待ち行列コマンド情報には、追加信号、フレームビ
ジー（ｆｂｓｙ）信号、および削除信号（ｄｅｌ）信号
が含まれる。追加信号は、新しいフレームがメモリイン
ターフェースシステム７２（図２）の受信メモリ８４内
にあり、光ファイバースイッチ３０を介して経路指定可
能であるとき送出される。セントリ１０４からスケジュ
ーラ１１８に追加信号が送られるとき、追加コマンド、
宛先ポート（待ち行列）、リンクリスト末尾ポインタ、
クラス標識、出所ポート、出所バッファ番号、およびリ
ンクリストヘッダポインタ等の情報が送られる。

【００４３】ｆｂｓｙ信号は、受信メモリ８４に新しい
フレームがそのシステムには長すぎると考えられる所定
の期間（すなわちｆｂｓｙ期間）存在したとき送出され
る。セントリ１０４からスケジューラ１１８に送出され
るｆｂｓｙ信号は、前述したように一般に追加信号と同
じ情報を含む。

【００４４】削除信号は、新しいフレームが受信メモリ
８４内にｆｂｓｙ期間より長くフレームの削除を行なう
ことが可能な他の所定の期間（すなわち削除期間）存在
したとき送出される。削除信号は他のエラー状態に対し
ても発することができる。セントリ１０４からスケジュ
ーラ１１８に送出されるこの削除信号には、（ａ）削除
コマンド、（ｂ）出所ポート、および（ｃ）出所バッフ
ァ番号等の転送路データが含まれる。

【００４５】タイマ１０８は、デジタル信号プロセッサ
（ＤＳＰ）等の従来の任意の処理機構を用いて構成する
ことができる。タイマ１０８はある新しいフレームが、
あるチャンネルモジュール３２の受信メモリ８４内に存
在する時間を測定し、セントリ１０４からｆｂｓｙ信号
および削除信号をいつ発するかを決定する。このため、
タイマ１０８は内部にそれぞれの新しいフレームのｆｂ
ｓｙ期間と削除期間を追跡するためのｆｂｓｙ／削除ク
ロックを保持する。タイマ１０８は、新しいフレームを
ポート３３から転送することができるとき結線１１１上
でセントリ１０４からｆｂｓｙ／削除クロックを起動す
るための開始（ＩＮＩＴ）信号１１１を受け取り、ｆｂ
ｓｙ／削除クロックをクリアするためにグルー論理１１
３と結線１１６、１１１を介してアービトレータ１２３
からタイマクリア（ｃｌｒ）信号を受け取り、アービト
レータ１２３がタイマクリア信号を受け取っていない場
合に、ｆｂｓｙ期間と削除期間の経過後に結線１１１を
介してセントリ１０４にｆｂｓｙ信号と削除信号を出力
する。

【００４６】グルー論理１１３は、主としてセントリ１
０４、タイマ１０８、シーケンサ１０１、アービトレー
タ１２３、およびスケジューラ１１８の間のインターフ
ェースとして機能する。本実施形態では、グルー論理１
１３はＦＰＧＡあるいは他の適当な論理を用いて状態機
械として実施される。また、グルー論理１１３は本実施
例では他の機能を実行する。グルー論理１１３はシーケ
ンサ１０１を介してポートインテリジェンス機構７３が
データフレームを受け取れる状態であることを示す送信
ｒｅａｄｙ（ｔｘｒｅａｄｙ）信号と混合ｒｅａｄｙ信
号をモニターする。グルー論理１１３は循環探索シーケ
ンスを実行する。このシーケンスでは発せられないｔｘ
ｒｅａｄｙ信号および混合ｒｅａｄｙ信号をマスクする
ことによって発せられたｔｘｒｅａｄｙ信号および混合
ｒｅａｄｙ信号が順次探索され、これによってデータを
受け取るべき次の宛先ポート３３（サービスすべき次の
宛先待ち行列１２２のように）が判定される。グルー論
理１１３は結線１１７、１２２を介してスケジューラ１
１８にサービスすべき次の宛先ポートの識別を送る。こ
のとき、グルー論理１１３はスケジューラ１１８に二重
リンクリスト待ち行列の先頭を同定するベースポインタ
アドレスと特定の宛先待ち行列を同定する宛先待ち行列
標識からなるワードを送る。

【００４７】ＤＳＰ等の任意の従来の処理機構を用いて
構成することのできるスケジューラ１１８は、宛先待ち
行列（Ｑｐ１〜Ｑｐｉ）１２１を維持・管理し、セント
リ１０４から待ち行列管理コマンド、詳細には追加信
号、ｆｂｓｙ信号、および削除信号を受け取る。また、
スケジューラ１１８は、グルー論理１１３から結線１１
７、１２２を介して次宛先ポート信号を受け取る。この
次宛先ポート信号はサービスすべき次のポート３３（し
たがって、サービスすべき次の宛先待ち行列１２１）を
示す。

【００４８】スケジューラ１１８はそれぞれの光ファイ
バーポート（ｐ１〜ｐｉ）３３に対する宛先待ち行列
（Ｑｐ１〜Ｑｐｉ）１２１を維持・更新し、対応する各
ポート３に関係する待ち行列エントリを格納するように
構成される。それぞれの待ち行列エントリは、（ａ）デ
ータの転送元となる出所ポート３３、（ｂ）そのフレー
ムが位置する受信メモリ８４内の出所バッファ番号、お
よび（ｃ）その待ち行列エントリが通常のフレームエン
トリ、クラス１データ転送の始点であるフレーム（“Ｓ
ＯＦｃｌ”）のエントリ、待ち行列先頭エントリ、待ち
行列末尾エントリのいずれであるかを示すフラグを同定
する転送路データを有する。それぞれの待ち行列は、リ
ンクリスト、好適には二重あるいは複数リンクリストに
よって関係付けられ、それぞれの待ち行列エントリは、
（前の出所ポートとバッファ番号を用いて）前の待ち行
列エントリを指定する後方リンクリストおよび（次の出
所ポートとバッファ番号を用いて）後続の待ち行列エン
トリを指定する前方リンクと関係付けられる。二重リン
クリストは最小限のハードウエアで待ち行列を構築し操
作する簡単な方法を提供するものである。

【００４９】スケジューラ１１８が、セントリ１０４か
らの追加信号によってポートインテリジェンス機構７３
からの新しいフレームに関する転送路データを受け取る
と、スケジューラ１１８はこの転送路データを前方およ
び後方リンクとともに適当な宛先待ち行列１２１に格納
する。

【００５０】スケジューラ１１８は、グルー論理１１３
によって定められる順序にしたがって待ち行列１２１か
らのデータを書き出す。さらに、スケジューラ１１８が
特定の宛先待ち行列１２１から転送路データを書き出す
とき、スケジューラ１１８はこの宛先待ち行列１２１か
ら対応するリンクリストによって定められる順序にした
がって待ち行列エントリを検索し、出所ポート３３と宛
先ポート３３への新しいフレームの転送の要求をアービ
トレータ１２３に送る。アービトレータ１２３は、関係
するポートが使用可能であればスイッチモジュール３６
にＭＤＮ４２を介して適当なデータ転送路を相互接続
させる。

【００５１】スケジューラ１１８が、セントリ１０４か
らのあるフレームに対応するｆｂｓｙ信号を受け取る
と、スケジューラ１１８はこのｆｂｓｙ信号に対応する
待ち行列エントリを取り、この待ち行列エントリをその
データの出所であるポート３３に対応する宛先待ち行列
１２１に移動して、そのデーフレームタが最終的にもと
のポート３３に戻されるようにする。

【００５２】スケジューラ１１８が、あるフレームに対
応する削除信号を受け取ると、スケジューラ１１８はそ
のフレームに対応する待ち行列エントリを削除する。こ
の削除されるフレームは前にセントリ１０４からのｆｂ
ｓｙ信号によってもとの出所ポート３３に対応する待ち
行列に入れられたものであることに注意しなければなら
ない。

【００５３】アービトレータ１２３は、任意の適当な論
理、好適にはＦＰＧＡを用いて構成される状態機械で構
成される。アービトレータ１２３はポートインテリジェ
ンス機構７３の状態を追跡し、ポートインテリジェンス
機構７３がデータの送受信を行なえるかどうかを判定
し、ポートインテリジェンス機構７３間の接続を調整す
る。すなわち、アービトレータ１２３はポートインテリ
ジェンス機構７３の状態／制御論理８５（図２）によっ
て生成される送信ｒｅａｄｙ (ｔｘｒｅａｄｙ）信号、
混合ｒｅａｄｙ信号、混合バスｒｅａｄｙ信号、および
受信ｒｅａｄｙ（ｒｘｒｅａｄｙ）信号をモニターす
る。また、アービトレータ１２３が特定の出所ポート３
３から特定の宛先ポート３３へデータを転送するための
転送要求信号をスケジューラ１１８から受け取ると、ア
ービトレータ１２３はこの転送がクラス１（回路切り換
え）であるかクラス２（フレーム切り換え）であるかを
判定する。

【００５４】クラス１である場合、アービトレータ１２
３はこの特定の出所ポート３３と宛先ポート３３がデー
タの送信と受信の両方に使用できるかどうかを判定す
る。これはクラス１転送は双方向であり、スイッチ３０
を介した専用のデータ転送路を必要とするためである。
クラス２である場合、アービトレータ１２３はこの特定
の出所ポート３３が転送可能であるか、また特定の宛先
ポート３３がデータフレームを受信できる状態であるか
どうかを判定する。

【００５５】ポート３３が転送（クラス１あるいは２）
を行なえる状態ではないとき、アービトレータ１２３は
スケジューラの要求を拒絶し、スケジューラ１１８は後
で転送要求が最終的に認められるまで任意の適当なアル
ゴリズムを用いて再度この転送要求を送る。アービトレ
ータ１２３によって転送要求が認められると、アービト
レータ１２３はＭＤＮ４２が適当な出所ポート３３を適
当な宛先ポート３３に接続するようにＭＤＮ４２（図
１）を制御する。さらに、データ転送要求がアービトレ
ータによって認められたとき、アービトレータ１２３は
スケジューラ１１８にスケジューラクリア信号を送り、
スケジューラ１１８に関係するリンクリスト待ち行列か
ら関係する待ち行列エントリを削除させる。また、アー
ビトレータ１２３はタイマ１０８にタイマクリア信号を
送って転送されるデータフレームに対するタイマの内部
ｆｂｓｙ／削除クロックをクリアする。

【００５６】クローザ１２８は、任意の適当な論理、好
適には市販のＦＰＧＡを用いた状態機械で構成される。
クローザ１２８はＣＤＮ４３への結線１３１を介してポ
ート３３に関する送信状態ｒｅａｄｙ信号（ｘｒｅｆ
ｒｅａｄｙ：状態情報の転送が可能であるか否かを示
す）をモニターする。クローザ１２８はシーケンサ１０
１にインターフェースして、ＣＤＮ切り換えコマンドを
実行し、また状態信号の集合について宛先ポートコマン
ドを実行する。さらに、クローザ１２８はフレーム統計
をとり、ＥＣインターフェース１３３に増分カウントコ
マンドを送る。この統計と増分カウントは高レベル最適
化アルゴリズムによるネットワークの性能とネットワー
ク管理の最適化に用いられる。

【００５７】ＥＣインターフェース１３３はＤＳＰ等の
任意の従来の処理機構を用いて構成される。ＥＣインタ
ーフェース１３３はシリアル結線１３５を介して転送路
割り当てシステム５０を要素コントローラ５８（図１）
にインターフェースする。ＥＣインターフェース１３３
は要素コントローラ５８からのコマンドを受け取り、こ
のコマンドからパケットを構築し、要素コントローラ５
８からの読み出しあるいは書き込みコマンドを実行する
ように転送路割り当てシステムのメモリの維持とアクセ
スを行ない、アドレス確認テーブル情報を変更するため
にセントリ１０４にコマンドを送り、専用のシリアルポ
ート１３５を介してタイマ１０８にコマンドを送る。

【００５８】次に、上述の転送路割り当てシステム５０
の動作を説明する。新しい転送路割り当てシステム５０
を有する光ファイバースイッチ３０の全体的動作を、図
１から図３を参照して説明する。より詳細には、新しい
データフレームが光ファイバースイッチ３０を介して経
路指定されるクラス２データ転送とポート３３の間で双
方向の専用のデータ転送路が確立されるクラス２データ
転送を参照して説明する。

【００５９】まず、データフレームは出所ポート（ｐ１
〜ｐｉ）３３からチャンネルモジュール３２の受信メモ
リ８４に送られる。この出所ポート３３に対応する状態
／制御論理８５が状態ＭＵＸ４１にｒｘｒｅａｄｙ信号
を出力し、状態ＭＵＸ４１はこのｒｘｒｅａｄｙ信号を
セントリ１０４に送る。このｒｘｒｅａｄｙ信号に基づ
いて、セントリ１０４は新しいフレームがあることを認
識し、シーケンサ１０１にこの新しいフレームの出所ポ
ート３３に対応する状態／制御論理８５に対して転送路
データを要求するように要求する。この転送路データに
は、出所識別（ＳＩＤ）、受信メモリ８４におけるこの
フレームの場所を表わすバッファ番号、宛先ポート識別
（ＤＩＤ）、およびクラス標識（クラス１あるいは２）
が含まれる。

【００６０】シーケンサ１０１はＣＤＮ４３に一連の制
御コマンドを送って、ＣＤＮをその出所ポート３３に対
応する状態／制御論理８５にこの新しいフレームに関係
付けられた転送路データを送らせるようにセットアップ
する。すると、ＣＤＮ４３はこの新しいフレームの転送
路データを状態／制御論理８５からセントリ１０４に転
送させる。セントリ１０４はＳＩＤを確認し、ＤＩＤを
特定の宛先ポート３３にマッピングする。ＤＩＤかＳＩ
Ｄのいずれかが無効である場合、そのフレーム自体の代
わりにフレーム拒絶信号が状態／制御論理８５の待ち行
列に入れられる。

【００６１】セントリ１０４は、タイマ１０８とスケジ
ューラ１１８の両方に新しいフレームがあることを知ら
せる。タイマはｂｓｙ／削除クロックを起動する。さら
に、セントリ１０４は同時にスケジューラ１１８に追加
信号を送る。スケジューラ１１８はセントリ１０４から
の追加信号に関係付けられた宛先待ち行列標識に基づい
て使用すべき待ち行列を判定する。この追加信号中の末
尾ベースポインタアドレスは、この新しいフレームに対
応する転送路データが追加される所望の宛先待ち行列の
最後尾にアクセスするのに用いられる。スケジューラ１
１８は出所ポート標識、（受信メモリ８４内の）出所バ
ッファ番号、およびクラス標識を用いて特定の宛先待ち
行列内に待ち行列エントリを生成し、この待ち行列エン
トリはこの特定の宛先待ち行列１２１の末尾に入れられ
る。

【００６２】タイマ１０８が、アービトレータ１２３か
らタイマクリア信号を受け取る前にタイマ１０８におい
てｆｂｓｙ期間が経過すると、タイマ１０８はセントリ
１０４にｆｂｓｙ信号を送り、セントリ１０４はスケジ
ューラ１１８にｆｂｓｙ信号１１６を送る。このとき、
スケジューラ１１８はこのｆｂｓｙ信号に対応する待ち
行列エントリを取り、この待ち行列エントリをデータの
出所であるポート３３に対応する待ち行列に移動し、こ
れによってこのデータは最終的にはその出所ポートに返
される。

【００６３】タイマ１０８が、アービトレータ１２３か
らタイマクリア信号を受け取る前に、タイマ１０８で所
定の削除期間が経過すると、タイマ１０８はグルー論理
１１３に削除信号を送り、グルー論理１１３はスケジュ
ーラ１１８に削除信号を送る。このとき、スケジューラ
１１８はこの満了した削除期間に対応する（前にもとの
ポートに対応する待ち行列１２１に入れられた）待ち行
列エントリを削除する。

【００６４】待ち行列エントリが、スケジューラ１１８
によって待ち行列１２１に入れられるとき、スケジュー
ラ１１８は同時にアービトレータ１２３に特定のデータ
結線と宛先ポート３３に対する転送要求を送る。スケジ
ューラ１１８はグルー論理１１３から次宛先ポート信号
を受け取り、この次宛先ポート３３に対応する待ち行列
の先頭の待ち行列エントリを検索する。スケジューラ１
１８はこの検索された待ち行列エントリに対応してアー
ビトレータ１２３に転送要求を送る。

【００６５】アービトレータ１２３は、出所ポートおよ
び宛先ポートのインテリジェンス機構７３からの状態信
号（たとえば、ｒｘｒｅａｄｙ信号、混合ｒｅａｄｙ信
号、混合バスｒｅａｄｙ信号およびｔｘｒｅａｄｙ信
号）を継続的にモニターし、これらの特定の出所ポート
および宛先ポート３３がデータのやりとりが可能な状態
であるかどうかを判定する。アービトレータ１２３はこ
の転送がクラス１転送であるかクラス２転送であるかを
判定する。クラス１である場合、アービトレータ１２３
はこの特定の出所ポート３３および宛先ポート３３の両
方がデータの送信と受信の両方を行なうことができる状
態であるかどうかを判定する、これはクラス１転送には
専用の転送路が必要であるためである。クラス２である
場合、アービトレータ１２３はこの特定の出所ポート３
３からの転送が可能であるかどうか（すなわち出所ポー
ト３３についてｒｘｒｅａｄｙ信号が出ているか）、ま
たこの特定の宛先ポート３３が新しいフレームを受信で
きるかどうか（すなわち宛先ポート３３についてｔｘｒ
ｅａｄｙ信号が出ているか）を判定する。

【００６６】ポート３３が（クラス１あるいはクラス２
の）転送を行なうことのできる状態ではないとき、アー
ビトレータ１２３はスケジューラの転送要求を拒絶し、
スケジューラ１１８は転送要求が最終的に認められるま
で転送要求を繰り返す。

【００６７】アービトレータ１２３がクラス１転送要求
を認めると、アービトレータ１２３はＭＤＮ４２あるい
はＩＤＮ４４がデータ転送路を確保し、適当な出所ポー
ト３３を適当な宛先ポート３３に接続するようにＭＤＮ
４２あるいはＩＤＮ４４を構成する。さらに、アービト
レータ１２３がクラス２転送要求を認めると、アービト
レータ１２３はこの新しいデータフレームがその出所ポ
ート３３に対応する出所受信メモリ８４から適当な宛先
ポート３３に送られるようにＭＤＮ４２あるいはＩＤＮ
４４を構成する。

【００６８】クラス１データ転送あるいはクラス２デー
タ転送のいずれかが認められると、シーケンサ１０１は
この宛先ポート３３に対応する特定の状態／制御機構８
５のセットアップを可能にするためにこの機構にデータ
の着信が予想されることを知らせる。また、アービトレ
ータ１２３は、スケジューラ１１８が対応する宛先待ち
行列から関連の待ち行列エントリを削除するようにスケ
ジューラ１１８にスケジューラクリア信号を送り、また
タイマ１０８にタイマクリア信号を送ってこのフレーム
に対応するタイマの内部ｆｂｓｙ／削除クロックをクリ
アする。さらに、タイマ１０８がそのクロックをクリア
した後、タイマ１０８は出所ポート３３に対応する状態
／制御論理８５に制御信号を送って、受信メモリ８４に
この新しい信号（あるいはフレーム拒絶信号）をスイッ
チモジュール３６と宛先ポート３３に送らせる。

【００６９】クローザ１２８は転送が発生したことを確
認し、この転送に関する統計を収集することによってフ
レーム転送を終了する。クローザ１２８はシーケンサ１
０１を介したこのフレームの転送の状態をシーケンサ１
０１を介して要求する。これに対して、宛先ポートイン
テリジェンス機構７３がクローザ１２８にこの状態を知
らせる。この状態情報には少なくとも、ＣＲＣエラー、
空フレーム、ｆｂｓｙ、拒絶フレーム（不良ＳＩＤある
いはＤＩＤ）、ＳＯＦｃｌ、混合、および出所ポート番
号が含まれる。クローザ１２８はＥＣインターフェース
１３３にカウント値をインクリメントするように指示
し、ＥＣインターフェース１３３は適当なカウント値を
インクリメントする。

【００７０】当業者には、転送路割り当てシステム５０
の実施例とその方法および光ファイバースイッチ３０に
対して本発明の原理から逸脱することなくさまざまな変
更や修正を加えうるものであることが理解されるであろ
う。かかる変更や修正はすべて特許請求の範囲に示す本
発明の範囲に該当するものである。

【００７１】以上の内容をまとめると次のようになる。１．光ファイバーネットワークにおいて光ファイバーチ
ャンネル（３２）を選択的に相互接続する光ファイバー
スイッチ（３０）を介した高性能のデータ転送のための
転送路割り当てシステム（５０）であって、前記チャン
ネル（３２）のそれぞれに対応する複数のポート（３
３）と、出所ポート（３３）から着信した新らしいデー
タフレーム（１１）を一時的に格納するための前記ポー
ト（３３）に関係付けらたメモリ手段（８４）と、前記
ポート（３３）を相互接続するように構成された分配ネ
ットワーク（４２、４４）と、前記メモリ手段（８４）
が前記新しいデータフレーム（１１）を受け取ったこと
を判定するように構成された、前記メモリ手段（８４）
につながったセントリ（１０４）と、前記ポート（３
３）のそれぞれに対応する宛先待ち行列（１２１）を維
持するため、前記セントリ（１０４）が前記新しいデー
タフレーム（１１）の受信を判定した後前記セントリ
（１０４）から前記新しいデータフレーム（１１）に関
する出所ポート標識、前記メモリ手段（８４）内におけ
る前記フレームの位置を同定するメモリアドレス、およ
び宛先ポート標識を含む転送路データを受け取るように
構成され、また前記転送路データを前記宛先ポート（３
３）に対応する宛先待ち行列（１２１）に入れ、前記待
ち行列（１２１）によって定まる順序にしたがって前記
宛先待ち行列（１２１）から前記転送路データを検索す
るように構成されたスケジューラ（１１８）と、前記分
配ネットワークを制御するように構成されると共に、前
記スケジューラ（１１８）と前記ポート（３３）に繋が
れ、前記スケジューラ（１１８）からフレーム転送要求
を受け取った後、前記宛先ポート（３３）が他のフレー
ム転送要求をサービスするためにビジーであること、お
よび前記宛先ポート（３３）が前記フレーム転送要求を
受けることができることを判定するように構成され、ま
た前記宛先ポート（３３）が使用可能であるとき前記分
配ネットワーク（４２、４４）を介した前記宛先ポート
（３３）への前記新しいデータフレーム（１１）の通信
を可能にし、前記宛先ポート（３３）がビジーであると
き前記フレーム転送要求を拒絶するように構成されたア
ービトレータ（１２３）と、からなることを特徴とする
転送路割り当てシステム（５０）。

【００７２】２．前記セントリ（１０４）によって制御
されるタイマ（１０８）を有し、前記タイマ（１０８）
は前記新しいデータフレーム（１１）に関する刻時を行
ない、前記新しいデータフレームが（１１）が前記メモ
リ手段（８４）内にあると判定されたとき前記セントリ
（１０４）によって起動され、前記新しいデータフレー
ム（１１）に対応する前記データ転送要求が許可された
とき前記アービトレータ（１２３）よってクリアされ、
前記タイマ（１０８）は前記アービトレータ（１２３）
から前記クリア信号を受け取らない限り、所定のフレー
ムビジー期間の後前記スケジューラ（１１８）にフレー
ムビジー信号を送り、前記スケジューラ（１１８）は前
記フレームビジー信号を受け取ったとき前記新しいデー
タフレーム（１１）が前記出所ポート（３３）に戻され
るように、前記転送要求を前記宛先待ち行列（１２１）
から前記出所ポート（３３）に対応する他の宛先待ち行
列（１２１）に移動するように構成されたことを特徴と
する転送路割り当てシステム（５０）。

【００７３】３．前記ポート（３３）のそれぞれに対応
した送信器（７６）と受信器（７４）、それぞれが前記
送信器（７６）と前記受信器（７４）がビジーであるか
使用可能であるかを示す、前記ポート（３３）のそれぞ
れに対応したポートインテリジェンス手段（７３）と、
前記スケジューラ（１１８）と前記ポートインテリジェ
ンス手段（７３）のそれぞれにつながれ、前記ポートイ
ンテリジェンス手段（７３）のうちデータを受け取るこ
とのできるものを判定し、前記使用可能なポート（３
３）の中から次にサービスすべき宛先ポート（３３）を
選択し、前記スケジューラ（１１８）に前記次宛先ポー
ト（３３）を通知するように構成されたグルー論理（１
１３）とを有し、前記スケジューラ（１１８）は前記次
宛先ポート（３３）に対応する宛先待ち行列（１２１）
から前記転送路データを検索することを特徴とする上記
１に記載の転送路割り当てシステム（５０）。

【００７４】４．前記アービトレータ（１２３）は前記
転送要求はパケット転送に対する要求であるか回路切り
換え転送に対する要求であるかを判定する手段を有し、
前記アービトレータ（１２３）は前記出所ポート（３
３）と宛先ポート（３３）の両方がデータの受信と送信
の両方に使用可能であるかどうかを判定することを特徴
とする上記１に記載の転送路割り当てシステム（５
０）。

【００７５】５．前記タイマ（１０８）は前記アービト
レータ（１２３）から前記クリア信号を受け取らない限
り、所定の削除期間の後、前記スケジューラ（１１８）
に削除信号を送り、前記削除期間は前記フレームビジー
期間より長く、前記スケジューラ（１１８）は前記削除
信号を受け取ると前記他の宛先ポート（３３）から前記
転送要求を削除するように構成された上記２に記載の転
送路割り当てシステム（５０）。

【００７６】６．光ファイバーネットワークにおいて光
ファイバーチャンネル（３２）を選択的に相互接続する
光ファイバースイッチ（３０）を介した高性能のデータ
転送のための転送路割り当て法（５０）であって、前記
ポート（３３）のそれぞれに対応する宛先待ち行列（１
２１）を維持して、出所ポート（３３）から前記対応す
る宛先待ち行列（１２１）への前記スイッチ（３０）を
介した転送を順序付けるステップと、前記スイッチ（３
０）内に出所ポート（３３）から受け取られ、宛先ポー
ト（３３）に経路指定すべき新しいデータフレーム（１
１）を格納するステップと、前記宛先ポート（３３）に
対応する宛先待ち行列（１２１）に前記新しいデータフ
レーム（１１）の位置を示す転送路データを入れるステ
ップと、前記待ち行列（１２１）によって定まる順序に
したがって前記宛先待ち行列（１２１）から前記転送路
データを検索するステップと、前記宛先待ち行列（１２
１）から前記転送路データが検索された後、前記宛先ポ
ート（３３）が他のフレーム転送要求をサービスするた
めにビジーであるか、あるいは前記宛先ポート（３３）
に対するフレーム転送が可能であるかを判定するステッ
プと、前記宛先ポート（３３）が使用可能であるとき、
前記宛先ポート（３３）に前記新しいデータフレーム
（１１）を送るステップと、前記宛先ポート（３３）が
ビジーであるとき前記フレーム転送要求を拒絶するステ
ップからなることを特徴とする転送路割り当て方法（５
０）。

【００７７】７．前記新しいデータフレーム（１１）を
受け取った後の経過時間を計測するステップと、前記宛
先ポート（３３）に前記新しいデータフレーム（１１）
が送られるとき前記経過時間をクリアするステップと、
所定の経過時間の後、前記転送要求を前記宛先待ち行列
（１２１）から前記出所ポート（３３）に対応する他の
宛先ポート（３３）に移動して前記新しいデータフレー
ム（１１）を前記出所ポート（３３）に戻すステップか
らなることを特徴とする上記６に記載の転送路割り当て
方法（５０）。

【００７８】８．前記転送要求はパケット転送に対する
要求であるか回路切り換え転送に対する要求であるかを
判定するステップと、前記出所ポート（３３）と宛先ポ
ート（３３）の両方がデータの受信と送信の両方に使用
可能であるかどうかを判定するステップを含むことを特
徴とする上記６に記載の転送路割り当て方法（５０）。

【００７９】９．他の所定の経過時間の後、前記他の宛
先待ち行列（１２１）から前記転送要求を削除するステ
ップを含むことを特徴とする上記６に記載の転送路割り
当て方法（５０）。

【００８０】１０．前記ポート（３３）のうちデータを
受け取ることのできるものを判定するステップと、前記
使用可能なポート（３３）から次の宛先ポート（３３）
を選択するステップと、前記宛先待ち行列（１２１）が
前記次宛先ポート（３３）に対応するとき前記宛先待ち
行列（１２１）か前記転送路データを検索するステップ
を含むことを特徴とする上記６に記載の転送路割り当て
方法（５０）。

【００８１】

【発明の効果】以上のように、本発明の転送路割り当て
システム（５０）は、チャンネル（３２）のそれぞれに
対応する複数のポート（３３）と、出所ポート（３３）
から着信した新らしいデータフレーム（１１）を一時的
に格納するための前記ポート（３３）に関係付けらたメ
モリ手段（８４）と、前記ポート（３３）を相互接続す
るように構成された分配ネットワーク（４２、４４）
と、前記メモリ手段（８４）が前記新しいデータフレー
ム（１１）を受け取ったことを判定するように構成され
た、前記メモリ手段（８４）につながったセントリ（１
０４）と、前記ポート（３３）のそれぞれに対応する宛
先待ち行列（１２１）を維持するため、前記セントリ
（１０４）が前記新しいデータフレーム（１１）の受信
を判定した後前記セントリ（１０４）から前記新しいデ
ータフレーム（１１）に関する出所ポート標識、前記メ
モリ手段（８４）内における前記フレームの位置を同定
するメモリアドレス、および宛先ポート標識を含む転送
路データを受け取るように構成され、また前記転送路デ
ータを前記宛先ポート（３３）に対応する宛先待ち行列
（１２１）に入れ、前記待ち行列（１２１）によって定
まる順序にしたがって前記宛先待ち行列（１２１）から
前記転送路データを検索するように構成されたスケジュ
ーラ（１１８）と、前記分配ネットワークを制御するよ
うに構成されると共に、前記スケジューラ（１１８）と
前記ポート（３３）に繋がれ、前記スケジューラ（１１
８）からフレーム転送要求を受け取った後、前記宛先ポ
ート（３３）が他のフレーム転送要求をサービスするた
めにビジーであること、および前記宛先ポート（３３）
が前記フレーム転送要求を受けることができることを判
定するように構成され、また前記宛先ポート（３３）が
使用可能であるとき前記分配ネットワーク（４２、４
４）を介した前記宛先ポート（３３）への前記新しいデ
ータフレーム（１１）の通信を可能にし、前記宛先ポー
ト（３３）がビジーであるとき前記フレーム転送要求を
拒絶するように構成されたアービトレータ（１２３）と
からなるものである。

【００８２】したがって、本発明によれば、最小限のハ
ードウエアとさまざまなアプリケーションに対する高い
フレキシビリティで、専用転送路（回路切り換え）転送
とフレーム転送の両方を可能にする高性能の光ファイバ
ースイッチを提供することができる。

【図面の簡単な説明】

【図１】光ファイバーネットワーク用の高性能光ファイ
バースイッチの概略回路図である。

【図２】図１の光ファイバースイッチ内のチャンネルモ
ジュール（ＣＭ）の概略回路図である。

【図３】図１の光ファイバースイッチ内の新しい転送路
割り当てシステムの概略回路図である。

【図４】ファイバーチャンネル規格にしたがった光ファ
イバーネットワーク内で光ファイバースイッチを介して
通信される可変長フレームの概略図である。

【符号の説明】

１１：可変長フレーム１２：フレーム始点（ＳＯＦ）標識１４：ヘッダ１６：可変長データ１７：ＣＲＣ（周期冗長検査）符号１８：フレーム終点（ＥＯＦ）標識３０：光ファイバースイッチ３２：光ファイバーチャンネル３４：チャンネルモジュール３３：ポート（ｐ１〜ｐｉ）３６：スイッチモジュール３７：電源４１：状態マルチプレクサ（ＭＵＸ）４２：主分配ネットワーク（ＭＤＮ）４３：制御分配ネットワーク（ＣＤＮ）４４：混合分配ネットワーク（ＩＤＮ）４５：プロセッサセレクタ５０：転送路割り当てシステム５８：要素コントローラ（ＥＣ）６１：データリンク６２：状態／制御結線６４、１１６、１１７、１２２、１２６、１３４：結線７３：ポートインテリジェンス機構８４：受信メモリ８５：状態制御論理８６：送信メモリ１０１：シーケンサ１０３、１０６、１０７、１１１、１１２、１１４、１
３１：制御結線１０４：セントリ１０８：タイマ１１３：グルー論理１１８：スケジューラ１２１：宛先待ち行列（Ｑｐ１〜Ｑｐｉ）１２３：アービトレータ１２４：データ結線１２８：クローザ１３３：要素コントローラ（ＥＣ）インターフェース１３５：シリアル結線

───────────────────────────────────────────────────── フロントページの続き (72)発明者ロビン・プルヒットカナダ国オンタリオ州トロントメイジャー・ストリート 193 (72)発明者グレゴリー・ティー・サリヴァンカナダ国オンタリオ州ブラントンシェンストーン・アヴェニュー６ (72)発明者デイヴィッド・ブックカナダ国オンタリオ州ソーンヒルヤング・ストリート 7250、ユニット 511

Claims

【特許請求の範囲】

【請求項１】光ファイバーネットワークにおいて光フ
ァイバーチャンネル（３２）を選択的に相互接続する光
ファイバースイッチ（３０）を介した高性能のデータ転
送のための転送路割り当てシステム（５０）であって、前記チャンネル（３２）のそれぞれに対応する複数のポ
ート（３３）と、出所ポート（３３）から着信した新らしいデータフレー
ム（１１）を一時的に格納するための前記ポート（３
３）に関係付けらたメモリ手段（８４）と、前記ポート（３３）を相互接続するように構成された分
配ネットワーク（４２、４４）と、前記メモリ手段（８４）が前記新しいデータフレーム
（１１）を受け取ったことを判定するように構成され
た、前記メモリ手段（８４）につながったセントリ（１
０４）と、前記ポート（３３）のそれぞれに対応する宛先待ち行列
（１２１）を維持するため、前記セントリ（１０４）が
前記新しいデータフレーム（１１）の受信を判定した後
前記セントリ（１０４）から前記新しいデータフレーム
（１１）に関する出所ポート標識、前記メモリ手段（８
４）内における前記フレームの位置を同定するメモリア
ドレス、および宛先ポート標識を含む転送路データを受
け取るように構成され、また前記転送路データを前記宛
先ポート（３３）に対応する宛先待ち行列（１２１）に
入れ、前記待ち行列（１２１）によって定まる順序にし
たがって前記宛先待ち行列（１２１）から前記転送路デ
ータを検索するように構成されたスケジューラ（１１
８）と、前記分配ネットワークを制御するように構成されると共
に、前記スケジューラ（１１８）と前記ポート（３３）
に繋がれ、前記スケジューラ（１１８）からフレーム転
送要求を受け取った後、前記宛先ポート（３３）が他の
フレーム転送要求をサービスするためにビジーであるこ
と、および前記宛先ポート（３３）が前記フレーム転送
要求を受けることができることを判定するように構成さ
れ、また前記宛先ポート（３３）が使用可能であるとき
前記分配ネットワーク（４２、４４）を介した前記宛先
ポート（３３）への前記新しいデータフレーム（１１）
の通信を可能にし、前記宛先ポート（３３）がビジーで
あるとき前記フレーム転送要求を拒絶するように構成さ
れたアービトレータ（１２３）と、からなることを特徴
とする転送路割り当てシステム（５０）。