JPH08256263A - 画像読取装置 - Google Patents

Abstract

(57)【要約】 【目的】白基準面にゴミが付着した場合であっても、迅
速かつ適正なシェーディング補正を行うことができる画
像読取装置を提供すること。 【構成】白基準面１０の第１ライン〜第４ラインに応じ
て２クロック単位でタイミングがシフトされた８クロッ
ク間隔のサンプリングパルスに基づいて、画素の間引き
と、間引いた画素の画素値の補間とを行うとともに、該
画素値を補正メモリ１５ｄに保持した画素値と比較して
大きなほうを補正メモリ１５ｄに格納する処理を繰り返
して白基準画像データを作成し、該白基準画像データに
基づいて原稿１１を読み取った画像データを補正する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、イメージセンサによる
画像の読取走査に先だって該イメージセンサにより白基
準面を読取り、該イメージセンサにより読取った画像デ
ータに基づいて形成した白基準画像データを記憶手段に
記憶するとともに、該記憶手段に記憶した白基準画像デ
ータに基づき前記イメージセンサにより読取った画像の
読取データを補正するシェーディング補正手段を有する
画像読取装置に関する。

【０００２】

【従来の技術】デジタル複写機やファクシミリ装置など
が光学的なイメージセンサを用いて原稿を読み取る場合
には、光学系の歪、原稿を照射する光源の照度のばらつ
き、イメージセンサの画素ごとの感度ムラ等のシェーデ
ィング歪が各画素の画素値を不均質にするため、かかる
シェーディング歪を電気的に是正する各種シェーディン
グ補正技術が知られている。

【０００３】このシェーディング補正技術の代表的なも
のとして、原稿として読取るべき画像をイメージセンサ
で読取走査する前に、予め白色の基準面（以下、「白基
準面」という。）を読取り、この読取画像データに基づ
いてシェーディング補正に用いる補正用データ（以下、
「白基準画像データ」という。）を作成し、該白基準画
像データに基づいてイメージセンサで原稿画像を読み取
った画像の読取データの白レベルをシェーディング補正
する技術がある。

【０００４】ところが、かかる従来技術では、シェーデ
ィング補正に用いる白基準画像データは、上記イメージ
センサの光学的特性を正確に反映している必要があり、
白基準面に付着したゴミや汚れ等の影響を受けている
と、誤差が大きな補正を行うこととなり、かえって画質
の劣化を招く原因となる。

【０００５】そこで、かかる白基準面に付着したゴミ等
の影響を最小限に抑えるために、特開平２−２０２７７
２号公報には、アナログ画信号の各ビットに対する補正
係数がとり得る範囲を規定し、この範囲外の補正係数を
指定するビットレベルが入力された画信号は、隣接また
は近傍の補正された画信号に基づいて補間する画信号補
正方式が開示されている。

【０００６】しかしながら、この従来技術では、隣接ま
たは近傍に位置する画信号に基づいた局所的な補間を行
っているにすぎないため、白基準面に付着した１画素〜
数画素程度のゴミにしか対処することができない。

【０００７】また、特開平４−６８８６８号公報には、
１ライン分の画像データをメモリに取り込み、注目画素
の前後複数画素の画素値の平均値を１ラインの右側と左
側の両側からそれぞれ求めて注目画素の画素値とする包
絡線回路が開示されている。

【０００８】しかしながら、この従来技術では、前後複
数画素の平均値を注目画素ごとに順次求めるものである
ため、シェーディング補正に用いる白基準画像データを
作成するまでに時間を要し、シェーディング補正処理が
遅延する。

【０００９】さらに、実開平２−５５７６９号公報に
は、プレスキャン時に白基準面を読み取った読取データ
と、該読取データについて間引き及び欠損部の補間を行
った低周波成分の補正データとに基づいて、白基準画像
データを再生する画像読取装置が開示されている。

【００１０】しかしながら、この従来技術では、白基準
面の読取データを間引いた部分を補間する際に、間引か
ずに残したデータに基づいて演算処理を行っているた
め、間引かずに残したデータ自身が白基準面に付着した
ゴミの影響を受けていると、かえって誤った低周波成分
用の補正用データを用いることになり、ゴミの影響が拡
大する。

【００１１】

【発明が解決しようとする課題】上述したように、特開
平２−２０２７７２号公報に開示される画信号補正方式
では、白基準面に付着した数画素程度のゴミにしか対応
できず、特開平４−６８８６８号公報に開示される包絡
線回路では、平均化処理に伴う処理遅延が累増し、特開
平２−５５７６９号公報に開示される画像読取装置で
は、かえって画質の劣化を招くおそれがあるという問題
があった。

【００１２】そこで、本発明では、上記問題点を解決
し、白基準面にゴミが付着した場合であっても、迅速か
つ適正なシェーディング補正を行うことができる画像読
取装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、イメージセンサによる画像の読取走
査に先だって該イメージセンサにより白基準面を読取
り、該イメージセンサにより読取った画像データに基づ
いて形成した白基準画像データを記憶手段に記憶すると
ともに、該記憶手段に記憶した白基準画像データに基づ
き前記イメージセンサにより読取った画像の読取データ
を補正するシェーディング補正手段を有する画像読取装
置において、前記イメージセンサにより前記白基準面を
複数ライン分読取る読取手段と、前記読取手段により読
取った各ラインの画像データをそれぞれ異なる複数の画
素位置で間欠的にサンプリングするサンプリング手段
と、前記サンプリング手段でサンプリングした画像デー
タに基づき該ラインの他の画素の画像データを算出して
補間するデータ補間手段と、前記データ補間手段で補間
した各ラインの画像データを同一画素に関して比較する
ことにより各画素ごとに前記白基準画像データを求め、
該白基準画像データを前記記憶手段に記憶する白基準画
像データ記憶制御手段とを具備したことを特徴とする。

【００１４】また、第２の発明は、前記白基準画像デー
タ記憶制御手段は、前記データ補間手段で補間した各ラ
インの画像データを同一画素に関して比較し、各画素の
最大画像データを前記白基準画像データとして前記記憶
手段に記憶することを特徴とする。

【００１５】また、第３の発明は、前記白基準画像デー
タ記憶制御手段は、前記データ補間手段で補間した各ラ
インの画像データの同一画素に関する最大値および／ま
たは最小値を除くとともに、残りの画像データの平均値
を各画素毎に求め、該平均値を前記白基準画像データと
して前記記憶手段に記憶することを特徴とする。

【００１６】

【作用】第１の発明によれば、前記読取手段により画像
の読取走査に先だって白基準面が複数ライン分読取られ
ると、前記サンプリング手段が各ラインの画像データを
それぞれ異なる複数の画素位置で間欠的にサンプリング
し、前記データ補間手段がサンプリングした画像データ
に基づいて該ラインの他の画素の画像データを算出す
る。そして、白基準画像データ記憶制御手段が、補間さ
れた各ラインの画像データを同一画素に関して比較する
ことにより各画素ごとに白基準画像データを求めて前記
記憶手段に記憶し、前記シェーディング補正手段が、該
記憶手段に記憶した白基準画像データに基づいて前記イ
メージセンサにより読取った画像の読取データを補正す
る。

【００１７】また、第２の発明によれば、前記白基準画
像データ記憶制御手段が、前記データ補間手段が補間し
た各ラインの画像データを同一画素に関して比較し、各
画素の最大画像データを前記白基準画像データとして前
記記憶手段に記憶する。

【００１８】また、第３の発明によれば、前記白基準画
像データ記憶制御手段が、前記データ補間手段で補間し
た各ラインの画像データの同一画素に関する最大値およ
び／または最小値を除くとともに、残りの画像データの
平均値を各画素毎に求め、該平均値を前記白基準画像デ
ータとして前記記憶手段に記憶する。

【００１９】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００２０】図２は、本発明に係る画像読取装置の外観
構成を示す図である。

【００２１】図２（ａ）に示すように、この画像読取装
置は、プラテンガラス２１を上面に有する画像読取装置
筐体２２に、白色の原稿押さえ２３を有する原稿押さえ
カバー２４を開閉式に装着したものであり、原稿合わせ
マーク２５の位置を合わせて原稿をプラテンガラス２１
上に載せ、原稿押さえカバー２４を閉じた後に所定の操
作を行うことにより、原稿の読取りが行われる。

【００２２】すなわち、図２（ｂ）に示すように、原稿
２６の左辺及び下辺を原稿ガイド２５に沿わせるととも
に、読取面をプラテンガラス２１側にして置き、原稿押
さえカバー２４を閉じることになる。

【００２３】なお、本実施例では、シェーディング補正
に用いる白基準面２５ａを原稿ガイド２５内に設け、こ
の白基準面２５ａを読み取って白基準画像データを作成
した後に原稿２６を読取り、原稿２６の読取データを白
基準画像データに基づいてラインごとに補正している。

【００２４】図３は、上記画像読取装置の内部構造を示
す図であり、原稿２６をプラテンガラス２１上に載せて
所定の操作がなされると、ステッピングモータ２２ｂに
より副走査方向に移動する光源２２ｃから上方に向けて
光が照射され、この光が白基準面２５ａ又は原稿２６で
反射した反射光がミラー２２ｄ及びレンズ２２ｅを介し
てイメージセンサ制御基盤２２ｆ上のイメージセンサ２
２ｇに結像する。

【００２５】そして、イメージセンサ２２ｇがこの結像
を画像データに光電変換した後、制御ユニット２２ａ内
に設けられたＡ／Ｄ変換器が該画像データを量子化する
ことで、例えば各画素が８ビットからなる２５６諧調の
デジタル画像データが得られる。

【００２６】なお、この画像読取装置では、読取ライン
を移動させながら白基準面２５ａを複数回読取り、それ
ぞれの読取データに間引き及び補間処理を行なうことに
より、白基準面２５ａに付着したゴミ及び汚れの影響を
低減するよう構成している。

【００２７】次に、この画像読取装置の制御ユニット２
２ａ内に設けられるシェーディング補正回路について説
明する。

【００２８】図１は、本発明に係わるシェーディング補
正回路の第１の実施例の細部構成を示す図である。

【００２９】図１に示すように、このシェーディング補
正回路１５は、補間回路１５ａと、パルス発生回路１５
ｂと、比較回路１５ｃと、補正メモリ１５ｄと、補正演
算回路１５ｅとから構成され、原稿１１を読み取る前
に、白基準面１０を４ライン分読み取って白基準画像デ
ータを作成することとする。

【００３０】補間回路１５ａは、白基準面１０で反射
し、レンズ１２、イメージセンサ１３及びＡ／Ｄ変換器
１４を介して入力された画素列の中から画素の間引きを
行うとともに、間引いた画素の画素値を補間して比較回
路１５ｃに出力する処理部である。

【００３１】具体的には、パルス発生回路１５ｂから得
られるサンプリングパルスに基づいて、入力された画素
列のうち一定間隔で位置する画素をラッチすることによ
り、ラッチした画素以外の画素を間引くとともに、ラッ
チした画素の画素値に基づいて欠損部の画素値を補間す
る。

【００３２】すなわち、この実施例では、各画素が白基
準面１０に付着したゴミの影響を受けた場合を考慮し
て、白基準面１０から１ライン分の画素列を読み込む
と、８画素づつ離隔した画素の画素値をラッチして、結
果的にラッチした画素以外の画素を画素列から間引くと
ともに、間引いた画素の画素値をラッチした画素の画素
値に基づいて算定することにより、かかる欠損部の補間
を行っている。

【００３３】ところが、ラッチした画素の画素値自体が
白基準面１０に付着したゴミの影響を受けていると、か
かる間引き及び補間により却ってゴミの影響を拡大する
結果となる。

【００３４】このため、第１の実施例では、白基準面１
０の異なるラインを４回読み込み、各ラインごとに間引
く画素の位置を変えながら欠損部の補間を行なうこと
で、白基準面１０に付着したゴミの影響を低減してい
る。

【００３５】パルス発生回路１５ｂは、上記補間回路１
５ａが行うラッチのタイミングをサンプリングパルスと
して提供するパルス発生回路である。

【００３６】比較回路１５ｃは、補正メモリ１５ｄに記
憶した補正データと、補間回路１５ａが間引き及び補間
を行った補間データとを画素ごとに比較して、比較結果
を補正メモリ１５ｄに格納する回路である。

【００３７】補正メモリ１５ｄは、比較回路１５ｃによ
る比較結果を記憶するラインメモリであり、少なくとも
上記画素列の各画素値を記憶できる記憶容量を有してい
る。

【００３８】なお、白基準面１０の４つのラインについ
て処理を行った時点で、この補正メモリ１５ｄ内には、
シェーディング補正用の白基準画像データが格納され
る。

【００３９】補正演算回路１５ｅは、レンズ１２及びイ
メージセンサ１３の光学系と、Ａ／Ｄ変換器１４とを介
して原稿１１を読み取った画像データを、補正メモリ１
５ｄの画素値に基づいてラインごとにシェーディング補
正する演算回路であり、演算結果を画像処理部１６に出
力する。

【００４０】上記構成を有するシェーディング補正回路
１５を用いて、白基準面１０の異なるラインを読み取る
都度、画素の間引き及びその補間を行い、補正メモリ１
５ｃの内容と画素ごとに比較して、より大きな画素値を
補正メモリ１５ｃに格納することにより、白基準面１０
に付着したゴミの影響を低減した白基準画像データを作
成している。

【００４１】次に、上記パルス発生回路１５ｂの細部構
成と、該パルス発生回路１５ｂから出力されるサンプリ
ングパルスの発生タイミングについて説明する。

【００４２】図４は、図１に示すパルス発生回路１５ｂ
の細部構成を示す図である。

【００４３】図４に示すように、このパルス発生回路１
５ｂは、８クロックの間隔でサンプリングパルスを発生
するサンプリング画素アドレスカウンタ４１と、ライン
ごとに第１パルスの発生時期をシフトするためのシフト
量（第１の実施例では２クロックとする。）をサンプリ
ング画素アドレスカウンタ４１に出力するシフト量カウ
ンタ４２とからなり、サンプリング画素アドレスカウン
タ４１は、ビデオクロック（ＣＫ）と、ライン同期信号
（ＬＤ）と、ライン同期信号に基づいて動作するシフト
量カウンタ４２から出力されるシフト量とを受け取る
と、ラインごとにパルスの発生タイミングを２クロック
シフトしたサンプリングパルスを出力する。

【００４４】図５は、このパルス発生回路１５ｂが出力
するサンプリングパルスの発生タイミングを示すタイミ
ングチャートである。

【００４５】図５に示すように、第１ラインの場合に
は、ビデオクロックの第１クロックを起点としてパルス
５ａを発生するとともに、次のパルス５ｂをパルス５ａ
から８クロック遅れた第９クロックで発生し、同様にパ
ルス５ｃ及びパルス５ｄを発生する。

【００４６】次に、第２ラインの場合には、最初のパル
ス発生時期を第１ラインの場合よりも２クロックずら
し、第３クロックを起点としてパルス５ｅを発生し、そ
の後８クロックごとに順次パルスを発生する。

【００４７】また、第３ラインの場合には、最初のパル
ス発生時期を第２ラインの場合よりもさらに２クロック
ずらし、第５クロックを起点としてパルス５ｆを発生
し、その後８クロックごとに順次パルスを発生する。

【００４８】さらに、第４ラインの場合には、最初のパ
ルス発生時期を第３ラインの場合よりもさらに２クロッ
クずらし、第７クロックを起点としてパルス５ｇを発生
し、その後８クロックごとに順次パルスを発生する。

【００４９】このように、パルス発生回路１５ｂは、シ
フト量カウンタ４２に格納されたクロック数だけライン
ごとにパルスの発生時期をずらしながら、８クロックの
パルス間隔でサンプリングパルスを発生する。

【００５０】したがって、補間回路１５ａでは、８クロ
ック（８画素）のパルス間隔からなり、ラインごとに２
クロック（２画素）シフトされたサンプリングパルスに
基づいて、画素値のラッチを行っており、結果的に、パ
ルス発生回路１５ｂのサンプリングパルスに基づいてラ
ッチした画素間に位置する７画素を間引きしている。

【００５１】なお、本実施例では、間引き間隔を８画素
とし、ラインごとのシフト量を２画素とする場合につい
て説明するが、この間引き間隔及びシフト量は任意に設
定することができる。

【００５２】次に、補間回路１５ａの内部構成と、補間
回路１５ａが行う補間処理とを詳細に説明する。

【００５３】図６は、図１に示す補間回路１５ａの細部
構成を示すブロック図である。

【００５４】図６に示すように、この補間回路１５ａ
は、ラッチ回路６１と、レジスタ６２と、補間係数算出
回路６３と、乗算器６４及び６５と、加算器６６とから
構成される。

【００５５】ラッチ回路６１は、パルス発生回路１５ｂ
が出力するサンプリングパルスに基づいて、白基準面１
０を読み込んだ各画素列から８画素ごとに画素値をラッ
チする回路である。

【００５６】なお、このラッチ回路６１がラッチした画
素値は、次の画素値をラッチするまでラッチ回路６１内
部に保持され、次の画素値をラッチした時点でレジスタ
６２に出力する。

【００５７】レジスタ６２は、ラッチ回路６１から受け
取った画素値を保持するレジスタであり、ラッチ回路６
１が画素値を乗算器６４に出力する際に、レジスタ内部
に保持した画素値が乗算器６５に出力される。

【００５８】すなわち、レジスタ６２及びラッチ回路６
１には、入力された画素列から連続してラッチされる８
画素離れた２つの画素の画素値がそれぞれ格納されるこ
とになる。

【００５９】例えば、図５に示すサンプリングパルスの
場合には、ラッチ回路６１は、まず最初にパルス５ａに
基づいてラッチした第１画素の画素値を内部に保持し、
該ラッチ回路６１が、次のパルス５ｂに基づいて第９画
素の画素値をラッチした時点で、第１画素の画素値をレ
ジスタ６２に出力し、第９画素の画素値を内部に保持す
る。したがって、この時点で、レジスタ６２には第１画
素の画素値が保持され、ラッチ回路６１には第９画素の
画素値が保持される。

【００６０】そして、レジスタ６２及びラッチ回路６１
がそれぞれ保持する画素値が乗算部６４及び６５に出力
され、必要な補正係数との積を取った後に加算されるこ
とにより、第２画素〜第８画素までの画素値が補間され
る。

【００６１】次に、ラッチ回路６１が次のパルス５ｃに
基づいて第１７画素の画素値をラッチしたならば、ラッ
チ回路６１内部に保持した第９画素の画素値がレジスタ
６２に出力され、同様の処理が行われる。

【００６２】このように、上記ラッチ回路６１及びレジ
スタ６２に保持した画素値に基づいて間引いた画素の画
素値を補間する。

【００６３】次に、上記構成を有する補間回路１５ａが
行う補間処理について具体的に説明する。

【００６４】図７は、上記補間回路１５ａが行う補間処
理の具体例を示す図である。

【００６５】図７に示すように、ここでは、パルス７ａ
に基づいてラッチされ、レジスタ６２内に保持された第
ｎ画素と、パルス７ｂに基づいてラッチされ、ラッチ回
路６１内に保持された第ｎ＋８画素との間に位置する第
ｎ＋１画素〜第ｎ＋７画素の画素値を、第ｎ画素の画素
値及び第ｎ＋８画素の画素値を比例配分して補間する場
合について説明する。

【００６６】第ｎ画素の画素値を’ａ’とし、第ｎ＋８
画素の画素値を’ｂ’とすると、第ｎ＋ｉ画素（ｉ＝１
〜７）の画素値ｃｉは、 ｃｉ ＝ ｛（８−ｉ）／８｝×ｎ ＋ （ｉ／８）×（ｎ＋８） と推定することができる。

【００６７】このため、各画素値は、 ｃ１ ＝ ７／８×ｎ＋（１／８）×（ｎ＋８） ｃ２ ＝ ６／８×ｎ＋（２／８）×（ｎ＋８） ｃ３ ＝ ５／８×ｎ＋（３／８）×（ｎ＋８） ｃ４ ＝ ４／８×ｎ＋（４／８）×（ｎ＋８） ｃ５ ＝ ３／８×ｎ＋（５／８）×（ｎ＋８） ｃ６ ＝ ２／８×ｎ＋（６／８）×（ｎ＋８） ｃ７ ＝ １／８×ｎ＋（７／８）×（ｎ＋８） と算定できる。

【００６８】したがって、レジスタ６２に保持された第
ｎ画素の画素値ａと、ラッチ回路６１に保持された第ｎ
＋８画素の画素値ｂとを用いて、第ｎ＋ｉ画素の画素値
ｃｉを補間する場合には、補正係数算出回路６３は、乗
算器６５に対しては（８−ｉ）／８を出力し、乗算器６
４に対しては（ｉ／８）を出力する。

【００６９】そして、補間回路１５ａは、上記補間手順
により補間された画素列を比較回路１５ｃに出力し、比
較回路１５は、該画素列の各画素値を補正メモリ１５ｄ
内に保持する画素列の画素値と画素ごとに比較して、よ
り大きな画素値を補正メモリ１５ｄ内に格納する。

【００７０】例えば、補間回路１５ａが白基準面１０の
第２ラインの処理を行った時点では、第１ラインの処理
結果が補正メモリ１５ｄ内に格納されているため、第１
ラインについて間引き及び補間処理を行った画素列と、
第２ラインについて間引き及び補間処理を行った画素列
とを画素ごとに比較して、画素値が大きな方を補正メモ
リ１５ｄ内に格納することとなる。

【００７１】なお、補間回路１５ａが第１ラインの処理
を行なう場合には、補正メモリ１５ａは初期状態にある
ので、第１ラインを補間処理した結果がそのまま補正メ
モリ１５ｄ内に格納される。

【００７２】上記一連の処理を白基準面１０の第１ライ
ン〜第４ラインについてそれぞれ行うことにより、白基
準面１０に付着したゴミの影響を低減した白基準画像デ
ータを補正メモリ１５ｄ内に保持することができる。

【００７３】そして、原稿１１を読み取った画像データ
がラインごとに入力されると、補正演算回路１５ｅで
は、補正メモリ１５内の白基準画像データに基づいてシ
ェーディング補正を行い、画像処理部１６に出力する。

【００７４】なお、この画像処理部１６では、シェーデ
ィング歪の補正を行った画像データに対して、フィルタ
処理、拡大縮小処理、２値化処理等の予設定された画像
処理を行っている。

【００７５】次に、上記シェーディング補正回路１５が
行う白基準画像データの作成手順について説明する。

【００７６】図８は、シェーディング補正回路１５が行
う白基準画像データの作成手順を示すフローチャートで
ある。なお、ここでは、補間回路１５ａで補間したデー
タをラインメモリに一時的に保持するとともに、該ライ
ンメモリに記憶したデータを補正メモリ１５ｄに記憶し
たデータと比較して、より大きなデータを補正メモリ１
５ｄに保持することとする。

【００７７】まず、白基準面１０の最初のラインを読取
る前に、読取開始画素（Ａ）、サンプリング間隔
（Ｓ）、シフト量（Ｘ）、取り込みライン数（Ｌ）及び
有効画素数（Ｅ）を初期値データとして読込み（ステッ
プ８０１）、パルス発生回路１５ｂのサンプリング画素
アドレスカウンタ４１にサンプリング間隔（Ｓ）を設定
し、シフト量カウンタ４２にシフト量（Ｘ）を設定す
る。

【００７８】そして、初期値の画像読取処理が開始され
ると、まず最初に白基準画像データを格納する補正メモ
リ１５ｄと、補間データを一時記憶するラインメモリの
内容をクリアするとともに（ステップ８０２）、サンプ
リング回数を示す変数Ｍと、取り込み中の画素位置を示
す変数ｋとに初期値を設定する（ステップ８０３〜８０
４）。

【００７９】そして、光学的に読み取られた白基準面１
０の第Ｍラインの画素列がシェーディング補正回路１５
に入力されると、補正回路１５ａ内のラッチ回路６１が
パルス発生回路１５ｂから出力されるサンプリングパル
スに基づいて、ｋ画素目のデータをラッチして（ステッ
プ８０５）、該データをラッチ回路６１内部に保持す
る。

【００８０】次に、ラッチ回路６１内部に保持したｋ画
素目のデータと、レジスタ６２内部に保持したｋ−Ｓ画
素目のデータに基づいてｋ−１画素〜ｋ−Ｓ＋１画素の
補間データを順次作成して（ステップ８０６）、ライン
メモリに書き込む（ステップ８０７）。

【００８１】具体的には、ラッチ回路６１が保持するｋ
画素目のデータを乗算器６４に、レジスタ６２が保持す
るｋ−Ｓ画素目のデータを乗算器６５にそれぞれ出力
し、乗算器６４及び６５がかかるデータに補間係数算出
回路６３から出力された補間係数を掛け、加算器６６に
よりその和をとることによって、ｋ画素目及びｋ−Ｓ画
素目の間に位置するｋ−１画素目〜ｋ−Ｓ＋１画素目の
データを算出する。

【００８２】ただし、ｋ−Ｓが負の場合、すなわち最初
の画素をラッチした時点では、レジスタ６２内部に保持
するデータが存在しないため、ステップ８０６〜８０７
に示す処理は行わない。

【００８３】その後、ラッチ回路６１に保持したデータ
をレジスタ６２へ転送し（ステップ８０８）、取り込み
中の画素位置を示す変数ｋの値を次のサンプリング位置
までずらし（ステップ８０９）、変数ｋの値が有効画素
数Ｅを超えているか否かを調べ（ステップ８１０）、超
えていなければステップ８０５に移行する。

【００８４】これに対して、変数ｋの値が有効画素数Ｅ
を超えている場合には、補正メモリ１５ｄ及びラインメ
モリにそれぞれ記憶したデータを比較して、大きな方の
画素データを補正メモリ１５ｄの該当箇所に書き込み
（ステップ８１１）、補正メモリ１５ｄの内容を更新す
る。

【００８５】そして、サンプリング回数を示す変数Ｍを
インクリメントした後（ステップ８１２）、該変数Ｍの
値が取り込みライン数の上限値に達しているか否かを確
認し（ステップ８１３）、上限値に達していなければ読
取開始画素Ａにシフト量を加えて読取開始画素をシフト
した後（ステップ８１４）ステップ８０４に移行し、上
限値に達していれば白基準画像データの作成処理を終了
する。

【００８６】上記一連の処理を行うことにより、白基準
面１０に付着したゴミの影響を低減したシェーディング
補正用の白基準画像データを補正メモリ１５ｄ内に保持
することが可能となる。

【００８７】次に、上記一連の処理を行った場合の処理
結果を具体的に示す。

【００８８】図９は、最終的に補正メモリ１５ｄに保持
される白基準画像データの画素列の画素値の波形等を示
す図である。

【００８９】図９（ａ）は、シェーディング補正前の画
素列の画素値の波形を示しており、白基準面１０に付着
したゴミの影響を受けて、画素９ａ〜画素９ｂの間で画
素値が落ち込む様子を示している。

【００９０】図９（ｂ）は、パルス発生回路１５ｂが発
生するサンプリングパルスを示しており、このパルスが
補間回路１５ａに出力され、補間回路１５ａが行う間引
き処理に利用される。

【００９１】また、第１の実施例では、サンプリング間
隔を８画素としているので、各パルスを８クロック離間
するとともに、シフト量を２画素としているので、各ラ
インに発生するパルスが２画素づつずれている。

【００９２】図９（ｃ）は、白基準面を読み取った各ラ
インごとに間引き及び補間を行った処理結果を示してお
り、第１ラインは、ラッチした画素９ｃ自体がゴミの影
響を受け、ゴミの影響を拡大した結果となっているが、
第２ライン〜第４ラインについては、ゴミの影響を受け
た画素を間引いた補間が行なわれ、画素値の落ち込みは
見られない。

【００９３】図９（ｄ）は、最終的に補正メモリ１５ｄ
に保持される白基準画像データの画素列の画素値の波形
を示しており、図９（ａ）のものと較べて白基準面１０
に付着したゴミの影響が改善された様子を示している。

【００９４】すなわち、本実施例では、結果的に図９
（ｃ）に示す各ラインごとに処理した画素列を各画素ご
とに比較して、最も大きな画素値を持つものを白基準画
像データの構成画素として採用するため、上記画素９ｃ
近傍における画素値の落ち込みが改善されている。

【００９５】上述したように、第１の実施例では、白基
準面１０の第１ライン〜第４ラインに応じて２クロック
単位でタイミングがシフトされた８クロック間隔のサン
プリングパルスに基づいて、画素の間引きと、間引いた
画素の画素値の補間とを行うとともに、該画素値を補正
メモリ１５ｄに保持した画素値と比較して大きなほうを
補正メモリ１５ｄに格納する処理を繰り返して白基準画
像データを作成し、該白基準画像データに基づいて原稿
１１を読み取った画像データを補正するよう構成したの
で、白基準面１１にゴミが付着した場合であっても、迅
速かつ適正なシェーディング補正を行うことができる。

【００９６】ところで、上記第１の実施例では、シェー
ディング補正回路１５内の比較回路１５ｃにおいて、間
引き及び補間を行った画素の画素値と、補正メモリ１５
ｄ内の画素の画素値とを大小比較し、大きな画素を補正
メモリ１５ｄ内に保持するよう構成しているので、４つ
のラインを補間した画素列のうち、常に画素値が最大の
ものが白基準画像データとして利用されることになる。

【００９７】すなわち、白基準面にゴミが付着した場合
には、一般的には当該部分の反射率が低下するため、第
１の実施例ではその最大値を白基準画像データとして採
用している。

【００９８】しかしながら、常に最大値をとることとす
ると、白基準画像データの各画素値が全体に高くなる傾
向が生じ、また、白基準面よりも反射率が高いゴミが付
着した場合には、白基準面に付着したゴミの影響を拡大
することになる。

【００９９】そこで、以下では、かかる不具合を是正す
るシェーディング補正回路の第２の実施例について説明
する。なお、説明の便宜上、上記第１の実施例と同様の
部分については同一の符号を付することとしてその詳細
な説明を省略する。

【０１００】図１０は、本発明に係わるシェーディング
補正回路の第２の実施例の細部構成を示す図である。

【０１０１】図１０に示すように、このシェーディング
補正回路１００は、図１に示す補間回路１５ａ、パルス
発生回路１５ｂ、補正メモリ１５ｄ及び補正演算回路１
５ｅに、ラインメモリ１０１ａ〜１０１ｄと、演算回路
１０２を付加した構成となる。

【０１０２】図１に示すシェーディング補正回路１５と
同様に、補間回路１５ａは、入力された画素列の中から
８画素ごとに画素値をラッチするとともに、ラッチした
画素間に位置する画素の画素値を補間する処理部であ
り、パルス発生回路１５ｂは、上記補間回路１５ａが行
うラッチのタイミングをサンプリングパルスとして提供
するパルス発生回路である。

【０１０３】また、補正メモリ１５ｄは、演算回路１０
２の演算結果を記憶する記憶部であり、補正演算回路１
５ｅは、原稿１１をラインごとに読み取った画像データ
を、補正メモリ１５ｄの画素値に基づいてシェーディン
グ補正する演算回路である。

【０１０４】ラインメモリ１０１ａ〜１０１ｄは、補間
回路１５ａが間引き及び補間した画素列を白基準面の読
取ラインごとに記憶する記憶部である。なお、この第２
の実施例においても、上記第１の実施例の場合と同様
に、白基準面の読取ライン数を４ラインとして、読取ラ
イン数に対応する４つのラインメモリを設けている。

【０１０５】演算回路１０２は、上記４つのラインメモ
リ１０１ａ〜１０１ｄに保持した画素列の対応する位置
に存在する各画素値から、それぞれ最大値及び最小値の
ものを除いた２つの画素値の平均値をとる演算を行う演
算回路である。

【０１０６】ここで、最大値を除く理由は、白基準面に
反射率の高いゴミが付着し、本来の白基準画像データよ
りも高い画素値が出現した場合を考慮したためであり、
最小値を除く理由は、白基準面に反射率の低いゴミが付
着し、画素値が落ち込んだ場合を考慮したためである。

【０１０７】上記構成を有するシェーディング補正回路
１００を用いることにより、反射率が異なる各種のゴミ
が白基準面に付着した場合であっても、かかるゴミの影
響を除去したシェーディング補正を行うことができる。

【０１０８】次に、上記演算回路１０２の細部構成につ
いて具体的に説明する。

【０１０９】図１１は、上記演算回路１０２の細部構成
を示す図である。

【０１１０】図１１に示すように、この演算回路１０２
は、最大値除去部１０２ａと、最小値除去部１０２ｂ
と、平均値算出部１０２ｃとから構成される。

【０１１１】最大値除去部１０２ａは、ラインメモリ１
０１ａ〜１０１ｄに格納された各画素列のうち、対応す
る位置に保持された４つの画素の画素値を同時に受け付
け、かかる４つの画素値の最大値を算出し、該最大値を
除去した３つの画素の画素値をそれぞれ最小値除去部１
０２ｂに出力する処理部である。

【０１１２】最小値除去部１０２ｂは、最大値除去部１
０２ａから受け取った３つの画素値から最小値を算出
し、該最小値を除いた２つの画素値を平均値算出部１０
２ｃに出力する処理部である。

【０１１３】平均値算出部１０２ｃは、最小値除去部１
０２ｂから受け取った２つの画素値の平均値を算出する
処理部である。

【０１１４】上記演算回路１０２を用いることにより、
ラインメモリ１０１ａ〜１０１ｄ内に保持する各画素の
対応する位置に保持された４つの画素値のうち、最大値
及び最小値を除去した２つの画素値の平均が、補正メモ
リ１５ｄに格納され、該補正メモリ１５ｄ内に保持され
た画素値が、補正演算回路１５ｅがシェーディング補正
を行う際の白基準画像データとして使用される。

【０１１５】次に、上記シェーディング補正回路１００
が白基準画像データを作成するまでの処理手順について
説明する。

【０１１６】図１２は、シェーディング補正回路１００
が行う白基準画像データの作成手順を示すフローチャー
トである。

【０１１７】まず、白基準面１０の最初のラインを読取
る前に、読取開始画素（Ａ）、サンプリング間隔
（Ｓ）、シフト量（Ｘ）、取り込みライン数（Ｌ）及び
有効画素数（Ｅ）を初期値データとして読込み（ステッ
プ１２０１）、パルス発生回路１５ｂのサンプリング画
素アドレスカウンタ４１にサンプリング間隔（Ｓ）を設
定し、シフト量カウンタ４２にシフト量（Ｘ）を設定す
る。

【０１１８】そして、初期値の画像読取処理が開始され
ると、まず最初に白基準画像データを格納する補正メモ
リ１５ｄと、取り込みライン１〜Ｌにそれぞれ対応する
補間データを一時記憶するラインメモリ１〜Ｎの内容を
クリアするとともに（ステップ１２０２）、サンプリン
グ回数を示す変数Ｍと、取り込み中の画素位置を示す変
数ｋとに初期値を設定する（ステップ１２０３〜１２０
４）。

【０１１９】そして、光学的に読み取られた白基準面１
０の第Ｍラインの画素列がシェーディング補正回路１５
に入力されると、補正回路１５ａ内のラッチ回路６１が
パルス発生回路１５ｂから出力されるサンプリングパル
スに基づいて、ｋ画素目のデータをラッチして（ステッ
プ１２０５）、該データをラッチ回路６１内部に保持す
る。

【０１２０】次に、ラッチ回路６１内部に保持したｋ画
素目のデータと、レジスタ６２内部に保持したｋ−Ｓ画
素目のデータに基づいてｋ−１画素〜ｋ−Ｓ＋１画素の
補間データを順次作成して（ステップ１２０６）、ライ
ンメモリＭに書き込む（ステップ１２０７）。

【０１２１】具体的には、ラッチ回路６１が保持するｋ
画素目のデータを乗算器６４に、レジスタ６２が保持す
るｋ−Ｓ画素目のデータを乗算器６５にそれぞれ出力
し、乗算器６４及び６５がかかるデータに補間係数算出
回路６３から出力された補間係数を掛け、加算器６６に
よりその和をとることによって、ｋ画素目及びｋ−Ｓ画
素目の間に位置するｋ−１画素目〜ｋ−Ｓ＋１画素目の
データを算出する。

【０１２２】ただし、ｋ−Ｓが負の場合、すなわち最初
の画素をラッチした時点では、レジスタ６２内部に保持
するデータが存在しないため、ステップ８０６〜８０７
に示す処理は行わない。

【０１２３】その後、ラッチ回路６１に保持したデータ
をレジスタ６２へ転送し（ステップ１２０８）、取り込
み中の画素位置を示す変数ｋの値を次のサンプリング位
置までずらし（ステップ１２０９）、変数ｋの値が有効
画素数Ｅを超えているか否かを調べ（ステップ１２１
０）、超えていなければステップ１２０５に移行する。

【０１２４】これに対して、変数ｋの値が有効画素数Ｅ
を超えている場合には、サンプリング回数を示す変数Ｍ
をインクリメントした後（ステップ１２１１）、該変数
Ｍの値が取り込みライン数の上限値に達しているか否か
を確認し（ステップ１２１２）、上限値に達していなけ
れば読取開始画素Ａにシフト量を加えて読取開始画素を
シフトした後（ステップ１２１３）ステップ１２０４に
移行する。

【０１２５】一方、上限値に達している場合には、ライ
ンメモリ１〜Ｎに記憶した各データを対応する画素ごと
に比較して、最大値及び最小値を除いた平均値を算出し
て（ステップ１２１４）、補正メモリ１５ｄに書き込み
（ステップ１２１５）、白基準画像データの作成処理を
終了する。

【０１２６】上記一連の処理を行うことにより、白基準
面１０に反射率の高いゴミが付着した場合であっても、
かかるゴミの影響を低減したシェーディング補正用の白
基準画像データを補正メモリ１５ｄ内に保持することが
可能となる。

【０１２７】次に、上記一連の処理を行った場合の処理
結果を具体的に示す。

【０１２８】図１３は、最終的に補正メモリ１５ｄに保
持される白基準画像データの画素列の画素値の波形等を
示す図である。

【０１２９】図１３（ａ）は、シェーディング補正前の
画素列の画素値の波形を示しており、白基準面１０に付
着した反射率の高いゴミの影響を受けて、画素１３ａ〜
画素１３ｂの間で画素値が上がり、白基準面１０に付着
した反射率の低いゴミの影響を受けて、画素１３ｃ〜１
３ｄの間で画素値が落ち込む様子を示している。

【０１３０】図１３（ｂ）は、パルス発生回路１５ｂが
発生するサンプリングパルスを示しており、このパルス
が補間回路１５ａに出力され、補間回路１５ａが行う間
引き処理に利用される。

【０１３１】また、この実施例では、第１の実施例の場
合と同様に、サンプリング間隔を８画素としているの
で、各パルスが８クロック離間するとともに、シフト量
を２画素としているので、各ラインに発生するパルスが
２画素づつずれている。

【０１３２】図１３（ｃ）は、白基準面を読み取った各
ラインごとに間引き及び補間を行った処理結果を示して
おり、第１ラインでは、ラッチした画素１３ｅ自体が反
射率の高いゴミの影響を受けているため該反射率の高い
ゴミの影響を拡大した結果となっている。

【０１３３】また、第２ライン及び第３ラインについて
は、ゴミの影響を受けた画素を間引いて補間を行ってい
るため、画素値の落ち込みは見られない。

【０１３４】さらに、第４ラインでは、ラッチした画素
１３ｆ自体が反射率の低いゴミの影響を受けているた
め、該反射率の低いゴミの影響を拡大した結果となって
いる。

【０１３５】そして、上記第１ライン〜第４ラインの各
画素値が、それぞれラインメモリ１０１ａ〜１０１ｄに
格納される。

【０１３６】図１３（ｄ）は、最終的に補正メモリ１５
ｄに保持される白基準画像データの画素列の画素値の波
形を示しており、具体的にはある画素についての最大値
１３ｇ及び最小値１３ｈを除去して、画素１３ｉ及び画
素１３ｊの平均値を取った結果となる。

【０１３７】この波形を図１３（ａ）のものと較べる
と、白基準面１０に付着したゴミの反射率の如何を問わ
ずにゴミの影響を改善できたことが分かる。

【０１３８】上述したように、第２の実施例では、白基
準面１０の第１ライン〜第４ラインに応じて２クロック
単位でタイミングがシフトされた８クロック間隔のサン
プリングパルスに基づいて、画素の間引きと、間引いた
画素の画素値の補間とを行って各ラインメモリ１０１ａ
〜１０１ｄに格納し、対応する画素の画素値のうちの最
大値及び最小値を除去した２つの画素の平均値を補正メ
モリ１５ｄに格納して白基準画像データを作成し、該白
基準画像データに基づいて原稿１１を読み取った画像デ
ータを補正するよう構成したので、白基準面１１に反射
率の高いゴミが付着した場合であっても、迅速かつ適正
なシェーディング補正を行うことができる。

【０１３９】

【発明の効果】以上詳細に説明したように、第１の発明
は、画像の読取走査に先だって白基準面が複数ライン分
読取られると、各ラインの画像データをそれぞれ異なる
複数の画素位置で間欠的にサンプリングし、サンプリン
グした画像データに基づいて該ラインの他の画素の画像
データを算出し、補間された各ラインの画像データを同
一画素に関して比較することにより各画素ごとに白基準
画像データを求めて前記記憶手段に記憶し、該記憶手段
に記憶した白基準画像データに基づいて前記イメージセ
ンサにより読取った画像の読取データを補正するよう構
成したので、白基準面にゴミが付着した場合であって
も、迅速かつ適正なシェーディング補正を行うことが可
能となる。

【０１４０】また、第２の発明は、補間した各ラインの
画像データを同一画素に関して比較し、各画素の最大画
像データを前記白基準画像データとして前記記憶手段に
記憶するよう構成したので、白基準面にゴミが付着した
場合であっても、簡易な構成で迅速かつ適正なシェーデ
ィング補正を行うことが可能となる。

【０１４１】また、第３の発明は、前記データ補間手段
で補間した各ラインの画像データの同一画素に関する最
大値および／または最小値を除くとともに、残りの画像
データの平均値を各画素毎に求め、該平均値を前記白基
準画像データとして前記記憶手段に記憶するよう構成し
たので、白基準面付着したゴミの反射率を問わずに、か
かるゴミの影響を排除しつつ迅速かつ適正なシェーディ
ング補正を行うことが可能となる。

【図面の簡単な説明】

【図１】本発明に係わるシェーディング補正回路の第１
の実施例の構成を示すブロック図。

【図２】本発明に係る画像読取装置の外観構成を示す
図。

【図３】図２に示す画像読取装置の内部構造を示す図。

【図４】図１に示すパルス発生回路の細部構成を示すブ
ロック図。

【図５】図１に示すパルス発生回路が出力するサンプリ
ングパルスの発生タイミングを示すタイミングチャー
ト。

【図６】図１に示す補間回路の細部構成を示すブロック
図。

【図７】図１に示す補間回路が行う補間処理の具体例を
示す図。

【図８】図１に示すシェーディング補正回路が行う白基
準画像データの作成手順を示すフローチャート。

【図９】図１に示すシェーディング補正回路の補正メモ
リに保持する白基準画像データの画素列の画素値の波形
等を示す図。

【図１０】本発明に係わるシェーディング補正回路の第
２の実施例の構成を示すブロック図。

【図１１】図１０に示す演算回路の細部構成を示すブロ
ック図。

【図１２】図１０に示すシェーディング補正回路が行う
白基準画像データの作成手順を示すフローチャート。

【図１３】図１０に示すシェーディング補正回路の補正
メモリに保持する白基準画像データの画素列の画素値の
波形等を示す図。

【符号の説明】

１０，２５ａ 白基準面、 １１，２６ 原稿、１２，
２２ｅ レンズ、 １３ イメージセンサ、１４ Ａ／
Ｄ変換器、 １５，１００ シェーディング補正回路、
１５ａ 補間回路、 １５ｂ パルス発生回路、 １５
ｃ 比較回路、１５ｄ 補正メモリ、 １５ｅ 補正演
算回路、 １６ 画像処理部、２１ プラテンガラス、
２２ 読取装置筐体、２２ａ 制御ユニット、 ２２
ｂ ステッピングモータ、２２ｃ 光源、 ２２ｄ ミ
ラー、２２ｆ イメージセンサ制御基盤、 ２２ｇ イ
メージセンサ、２３ 原稿押さえ、 ２４ 原稿押さえ
カバー、２５ 原稿合わせマーク、 ４１ サンプリン
グ画素アドレスカウンタ、４２ シフト量カウンタ、
６１ ラッチ回路、 ６２ レジスタ、６３ 補正係数
算出回路、 ６４，６５ 乗算器、 ６６ 加算器、１
０１ａ，１０１ｂ，１０１ｃ，１０１ｄ ラインメモ
リ、１０２ 演算回路、 １０２ａ 最大値除去部、１
０２ｂ 最小値除去部、 １０２ｃ 平均値算出部

フロントページの続き (72)発明者 坂下 哉 埼玉県岩槻市府内３丁目７番１号 富士ゼ ロックス株式会社岩槻事業所内 (72)発明者 寄本 浩二 埼玉県岩槻市府内３丁目７番１号 富士ゼ ロックス株式会社岩槻事業所内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 イメージセンサによる画像の読取走査に
   先だって該イメージセンサにより白基準面を読取り、該
   イメージセンサにより読取った画像データに基づいて形
   成した白基準画像データを記憶手段に記憶するととも
   に、該記憶手段に記憶した白基準画像データに基づき前
   記イメージセンサにより読取った画像の読取データを補
   正するシェーディング補正手段を有する画像読取装置に
   おいて、 前記イメージセンサにより前記白基準面を複数ライン分
   読取る読取手段と、 前記読取手段により読取った各ラインの画像データをそ
   れぞれ異なる複数の画素位置で間欠的にサンプリングす
   るサンプリング手段と、 前記サンプリング手段でサンプリングした画像データに
   基づき該ラインの他の画素の画像データを算出して補間
   するデータ補間手段と、 前記データ補間手段で補間した各ラインの画像データを
   同一画素に関して比較することにより各画素ごとに前記
   白基準画像データを求め、該白基準画像データを前記記
   憶手段に記憶する白基準画像データ記憶制御手段とを具
   備したことを特徴とする画像読取装置。
2. 【請求項２】 前記白基準画像データ記憶制御手段は、 前記データ補間手段で補間した各ラインの画像データを
   同一画素に関して比較し、各画素の最大画像データを前
   記白基準画像データとして前記記憶手段に記憶すること
   を特徴とする請求項１記載の画像読取装置。
3. 【請求項３】 前記白基準画像データ記憶制御手段は、 前記データ補間手段で補間した各ラインの画像データの
   同一画素に関する最大値および／または最小値を除くと
   ともに、残りの画像データの平均値を各画素毎に求め、
   該平均値を前記白基準画像データとして前記記憶手段に
   記憶することを特徴とする請求項１記載の画像読取装
   置。