JPH03219978A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像処理装置に関し、例えば多値人力された画
像信号を二値の画像信号へ変換する画像処理装置に関す
るものである。

［従来の技術］ 従来、レーザ・ビーム・プリンタ（ＬＢＰ）やインク・
ジェット方式のプリンタ等では、記録ドツトをｒ印字す
るか、否か１の二値記録方式によるものが多いために、
これを応用した複写装置において、写真、網点原稿等の
中間調濃度を持つ画像の複写処理を行う為には、読み取
った中間調画像データを画像処理回路により疑似的に中
間調を再現するための処理が行われている。

こうした疑似中間調処理の方式の一つとして、「誤差拡
散法ｊと呼ばれる方式がある。

誤差拡散法は、二値化の際の濃度誤差を周辺画素に拡散
し、濃度の保存を行える様にしたことを特長とする方式
であり、文献として、Ｒ，ｗ　Ｆｌｏｙｄａｎｄ　Ｌ、
Ｓｔｅｉｎｂｅｒｇ　　　Ａｎ　Ａｄａｐｔｉｖｅ　Ａ
ｌｇｏｒｉｔｈｍ　ｆｏｒＳｐａｔｉａｌ　Ｇｒｅｙ　
５ｃａｌｅ”　ＳＩＤ　７５　　Ｄｉｇｅｓｔがある。

これとは別に、画像処理の過程で必要に応じてエツジ強
調、スムージングなどの２次元フィルタリングを行うこ
とが多く、この処理は普通、多値の画像データに対して
行われる。こうして処理された後の多値データを二値化
して出力するという構成がとられることが多い。

第１２図は上記従来例の画像処理装置の構成の１例を示
す図である。同図において、入力された多値画像信号は
Ｆ　Ｉ　Ｆ　Ｏ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　０ｕ
ｔ）メモリ１００〜１０３により１ラインずつ遅延され
る。各ＦＩＦＯから出力される計５ライン分の多値画像
信号は、ラッチ回路１０６〜１１０を介して各々５画素
分ずつ取出され、各々が５ｘ５画素の信号Ｄ　ＩＩ〜Ｉ
）ｉｓとして重みづけ回路１１１に入力される。重みづ
け回路１１１はそれぞれの画素信号、Ｊの処理に応じて
適当な係数を掛は合せるものであり、−例として、５ｘ
５画素でスムージングを行う場合の係数マトリクスを第
１３図（ａ）、（ｂ）に示す。こうして重みづけられた
信号を加算回路１１２で合計することにより、Ａ点で２
次元フィルタリング処理された画像が得られる。このよ
うにして得られた信号は誤差拡散法により二値化する回
路に入力される。信号がＡ地点からコンパレータ１１３
まで流れる間に、１画素遅延回路１２６〜１３５及び加
算器１１４〜１２５を介し、先行する画素な二値化した
際に生じた二値化誤差０１〜ｅ１２が加算される。次に
、コンバレータ１１３では、Ｂ地点で得られた画像信号
、即ち、累積した誤差信号を合わせた信号■と閾値Ｖ　
ｔｈ　（８ビツトの入力データに対してＶｔｈ＝１２８
が一般的）とを比較し、その結果、信号Ｖが閾値ｖｔｈ
より大きいときには出力を１、それ以外のときには出力
を０として二値化して出力が行われる。

即ち、式で表わすと、 となり、また、このときの二値化誤差Ｅは、であるよう
に、セレクタ１３７はイ乍用する。

減算器１３６はＶ　−Ｖ　ｍａｘを計算する回路であり
、Ｖ　ｍａｘは８ビツト入力のときにＶｍａｘ＝２５５
が一般的な値である。

このようにして得られた誤差Ｅを後方の画素信号へ拡散
するため、誤差Ｅは拡散誤差算出回路１３８に入力され
る。この拡散誤差算出回路１３８はｅ、〜ｅｔ２を出力
する。ｅ１〜ｅ１□はそれぞれｅ　ｌ＝　ｅ　ｓ　＝　
Ｅ　／　４８、ｅ　２　＝　８４　＝　８６　＝　６１
゜＝　３　Ｅ／４８、ｅ　３　＝　８　？　＝　ｅ　ｓ
　＝　ｅ　ｒ　＋　＝　５　Ｅ　／４８　　ｅ　　＝７
Ｅ／４８　　そして、ｅ　１２＝　Ｅ−Σ　ｅｌのよう
に拡散され、上記拡散誤差算出回路１３８は以上の値を
計算するためのルックアップテーブルもしくは演算回路
である。

以上の誤差拡散処理により第１４図（ａ）（ｂ）に示さ
れるように、着目した画素を二値化したときの誤差を、
まだ二値化されていない周辺の画素に拡散することによ
り、全体としての濃度を保存しつつ二値化が行われるこ
とになる。

［発明が解決しようと−している課題］しかしながら、
上記従来例では、以下に述べるような欠点がある。即ち
、 ■２次元フィルタリング用のライン遅延メモリと誤差拡
散用ライン遅延メモリとが独立しているため、回路が太
き（なってしまう。

■２次元フィルタと二値化回路とが独立していること及
び外付はメモリが多いことなどから専用ＩＣとして一体
化するのが容易でない。

０画像が入力されてから出力されるまでのライン遅延が
２次元フィルタの遅延（２ライン）十三値化部の遅延（
２ライン）となり、遅延量が多くなる。これは画像信号
に付随する制御信号、例えば編集用信号などがあった場
合、設計上の制約になる。

上述した従来例の欠点に鑑み、本発明の目的は、２次元
フィルタや二値化回路に使用する遅延メモリやその他の
回路を共通化し且つ一体化できる画像処理装置を提供す
ることにある。

［課題を解決するための手段］ 上述した課題を解決し、目的を達成するため、本発明に
係わる画像処理装置は、多値画像信号を二値化するとき
に２次元フィルタリングを行う画像処理装置であって、
前記多値画像データを入力する第１の入力手段と、前記
２次元フィルタリングのための信号を入力する第２の入
力手段と、所定のクロック信号に基づいて前記第１の入
力手段で入力された多値画像データと前記第２の入力手
段で入力された信号とを多重化する多重化手段と、前記
多重化された信号に基づいて２値化を行う２値化手段と
を備えることを特徴とする特［作用］ かかる構成によれば、第１の入力手段は多値画像データ
を入力し、第２の入力手段は２次元フィルタリングのた
めの信号を入力し、多重化手段は所定のクロック信号に
基づいて第１の入力手段で入力された多値画像データと
第２の入力手段で入力された信号とを多重化又は加算し
、２値化手段は多重化又は加算された信号に基づいて２
値化を行う。

［実施例］ 以下に添付図面を参照して、本発明に係わる好適な実施
例を詳細に説明する。

〈第１実施例〉 まず、第１実施例について説明する。

第１図は本発明の画像処理装置の第１実施例の構成を示
すブロック図である。同図において、１２．３．４はラ
インメモリ、５はマルチプレクサ（ＭＰＸ）　、６，７
．８は誤差加算回路、９はラッチ回路、１０は重み付は
回路、１１は加算回路、１２はコンパレータ、１３は減
算回路、１４はセレクタ、１５はゲート、１６は拡散誤
差算出回路をそれぞれ示している。第１図において主要
な信号を述べると、まず、Ｉｎｐｕｔは多値（８ビツト
）の画像信号、ｅｌ、ｅ２．・・・、ｅ１□は誤差拡散
処理による二値化誤差信号で正負のある多値信号、Ｄ、
、、　ＤｌＦ、Ｉ　Ｄ２□＋　Ｄｓ＋＋　Ｄｓｓは多値
の画素信号、Ｅ　ｒｒは着目画素位置における正負のあ
る多値の誤差信号、ｆｓは画像の基本クロック信号、２
ｆｓはｆｓの２倍の周波数のクロック信号、ｖｔｈは二
値化のための閾値（Ｖｔｈ＝１２８）　、０ｕｔｐｕｔ
は二値化された画素信号をそれぞれ示している。

ここで、上記構成の動作について説明する。

第２図は第１実施例の各信号の動作を説明するタイミン
グチャート、第３図、第４図は第１実施例の誤差加算回
路の構成を示すブロック図、第５図は第１実施例のラッ
チ回路９の構成を示すブロック図、第６図（ａ）、（ｂ
）は第１実施例のエツジ強調用のフィルタリング係数を
説明する図である。第３図において、２０〜２４は加算
器を示し、２５〜３４はラッチを示している。又、第４
図において、３５．３６は加算器を示し、３７〜．４３
はラッチを示している。更に、第５図において、４４〜
４８はラッチを示している。

第２図（２）、（３）に示されるように、Ｉｎｐｕｔか
ら入力された多値の画像信号（入力画像データＶ＋　、
Ｖ２　、Ｖａ・・・）は、マルチプレクサ５でクロック
２ｆｓの周期で多重化されろ。即ち、第２図（４）に示
されるように、画像信号（入力画像データ）と°°０゛
とを切り換えて出力することにより、第２図（１）に示
されるクロックｆｓの１周期中に画像信号（入力画像デ
ータ）と°°Ｏ”とによって多重化が行われる。ここで
、０゛°が与えられた部分は後段において後述するよう
に誤差拡散処理に伴う二値化誤差ｅ１〜ｅ１□を累積す
る処理部分であり、最終的に信号Ｅ　ｒｒが生成される
。マルチプレクサ５から出力された多重化データは誤差
加算回路６に入力され、そこで２ライン先行した画素を
二値化した際に生じた誤差成分のうち、ｅ１〜ｅ５を加
算される。ここで、誤差加算回路６は第３図に示される
構成を有しており、各々のラッチ２５〜３４がクロック
２ｆｓで駆動されている。

誤差加算回路６に左側から入力された多重化信号は、加
算器２０で拡散誤差ｅ１を加算される。

拡散誤差ｅ１は、第２図（５）に示されるように、マル
チプレクサ５からの出力と同様に多重化された信号であ
る。即ち、クロックｆｓの前半はデーラダ“Ｏ゛、後半
は拡散誤差ｅ１である。したがって、第２図（４）、（
５）に示されるように、加算器２０で入力信号に加算さ
れるのは、クロックｆｓの後半は誤差成分のみの値とな
り、前半は画像信号のみの値となって、誤差成分及び画
像信号は変わらずに出力される。このようにして、加算
器２０から出力された信号は、１画素分遅延させるため
にラッチ２５．２６を通る。２つ分のラッチをクロック
２ｆｓで駆動するために、丁度ｆｓのｌクロック分、即
ち、１画素分の遅延が行われる。この信号の画像データ
部分は２次元フィルタリングのためのデータＤ　１１と
して取り出され、以降同様に加算器２１〜２４とラッチ
２７〜３４を通りなから１画素ずつシフトして、誤差成
分ｅｘ、ｅａ＋・・・、ｅｓが累積される。そして、５
画素分遅延された画像信号は最後のラッチ３４から取出
され、画素信号Ｄ１．として出力される。画素信号ＤＩ
ｌとＤ１５とは４画素分離れた画像データとなる。そし
て、誤差加算回路６を出た画像信号と誤差信号との多重
化された信号は、ラインメモリ１に入力される。

ラインメモリ１は画素信号と誤差信号とを１ライン分保
持できるだけの容量を有し、クロック信号２ｆｓにより
駆動され、信号を１ライン分遅延させる働きを有する。

このラインメモリ１はＦＩＦＯであり、誤差加算回路６
での５画素分の遅延を打ち消すように書き込み開始及び
読み出し開始のタイミングが制御されている。こうして
ラインメモリ１から読み出された信号は誤差加算回路６
と同様の構成を有する誤差加算回路７で誤差成分ｅ６〜
ｅｌｏを加算される。そしてラインメモリ２により再び
１ライン分の遅延が行われ、誤差加算回路８で誤差成分
ａｌｌとｅＩ□とが入力画像信号に加算される。誤差加
算回路８は第４図に示される構成を有している。第４図
において、前述した誤差成分の加算と一画素分の遅延が
加算器３５，３６及びラッチ３７．３８によって行われ
ると、ｅ１□を加算した後の画素位置より画素信号Ｄ２
□と累積誤差信号Ｅ　ｒｒが取り出される。画素信号Ｄ
２□が現在二値化しようとしている着目画素信号で、Ｅ
　ｒｒはそれに対応した、即ち、多重化された対の累積
誤差である。着目画素以降は既に二値化された画素とな
るため、誤差信号は不要となり、画像信号だけがクロッ
クｆｓでラッチされる。但し、ラッチ４１，４２．４３
は本質的には必要でなく、次段のラインメモリ３の書き
込み開始タイミングをその分ずらせば同様の効果が得ら
れるので省略してもかまわない構成であることを述べて
おく。

このようにして、誤差加算回路８から出力された信号は
、ラインメモリ３，４でそれぞれ１ラインずつ遅延され
る。この処理部分は先に述べた通り画像信号のみ流れる
ため、クロック信号はｆｓであり、メモリの記憶量もラ
インメモリ１，２の半分である。また、ラインメモリ４
はその前段にラッチを持たないために書き込み開始と読
み出し開始のタイミングをずらす必要はない。

次に、ラインメモリ４を出た画像信号はラッチ回路９に
入力される。ラッチ回路９は第５図に示される構成であ
る。同図に示されるように、ラツチ４４〜４８によって
４画素分離れた画素信号Ｄｓ＋、Ｄｓｓが同時に得られ
る。

上述した第２図〜第５図の説明から画素信号Ｄ１１〜Ｄ
５５．累積誤差信号Ｅ　ｒｒが得られる。Ｄ　ｚ〜Ｄ　
ｓｓの画素信号は５ｘ５画素のうちの第６図（ａ）に示
される位置の信号である。画素信号Ｄ　ＩＩ〜Ｄ　ｓｇ
に対しそれぞれ同図（ｂ）に示される係数で重み付けを
行うのが重み付は回路１０である。重み付は回路１０に
より各係数に従って重み付けされた信号と累積誤差信号
Ｅ　ｒｒとは加算回路１１で合計される。即ち、下記の
式（１）に表わされるように、 Ｖｌ−坏（Ｄ＋＋＋Ｄ＋ｓ＋Ｄｓ＋÷Ｄｓ６）＋３Ｄｚ
□）＋Ｅｒｒ　−（１）を得る。尚、■は加算値と定義
する。累積誤差信号Ｅ　ｒｒを除く項はよ（知られたラ
プラシアンによるエツジ強調処理である。

こうして２次元フィルタリング処理された信号に累積誤
差Ｅ　ｒｒが加えられた信号は、コンパレータ１２によ
り閾値ｖｔｈと比較される。この比較の結果、出力は、
下記の（２）式に示されるように、 によって二値化される。

このようにして、二値化を行うと同時に、二値化に伴う
誤差が計算される。二値化誤差Ｅは、下記の（３）式に
よって示されるように、であるため、減算回路１３では
Ｖ−Ｖｍａｘが計算され、この結果と加算値Ｖとを二値
化出力に応じてセレクタ１４で切り換えることによって
二値化誤差Ｅが得られる。ここで、Ｖｍａｘ＝２５５と
する。

こうして決定された二値化誤差Ｅにはゲート１５でクロ
ックｆｓを反転させたｆｓでゲートがかけられ、第２図
（５）に示されるような多重化信号が生成される。この
多重化信号は拡散誤差算出回路１６により、ｅ１〜ｅ＋
ｚの誤差成分に分割される。拡散誤差算出回路１６はル
ックアップテーブルもしくは演算回路であって、以下の
出力を発生する。即ち、ｅｌ　＝８５＝Ｅ／４８．ｅ２
＝ｅ　４　＝　ｅ　ａ　＝　ｅ　ｌｏ　＝　３　Ｅ　／
　４８　、　　ｅ　ｓ　＝　ｅ　７”　ｅ　９＝　ｅ　
＋　＋　＝　５　Ｅ　／　４８　、　ｅ　ｓ　＝　７　
Ｅ　／　４８　。

ｅ＋ｚ＝Ｅ−Σ　ｅｌである。

これは前述した第１４図（ｂ）の拡散マトリックスに相
当するものであるが、他のマトリックスを用いてもかま
わない。このようにして得られたｅ１〜ｅ＋２の誤差成
分は、誤差加算回路６，７゜８によって後方へ拡散され
る。

以上の回路構成により、エツジ強調を行うと同時に誤差
拡散処理による二値化が可能となる。第１実施例におい
ては誤差成分と画像データとを直列に多重化することに
より、ラインメモリの部品点数を削減することができる
と共に、他の回路も共通化することができる。さらに、
回路全体における遅延量も２ライン分にとどめることが
できる。

さオ、上記第１実施例は信号を直列に多重化することで
メモリの共通化を図ったが、本発明はこれに限定される
ものではなく、データの幅を多重化することで上述した
実施例と同様の効果を得ることができる。即ち、第１図
中のラインメモリ１．２及び誤差加算回路６，７．８で
扱うビット数を“画像信号十累積誤差信号゛°のビット
数（８ｂ　ｉ　を十ｓｂ　ｉ　ｔ）に変更し、セレクタ
５を取り除き、更に、画像クロックを全てｆｓにして直
列処理のためのラッチを省いて信号を並列に多重化すれ
ば、２次元フィルタと誤差拡散回路との一体化が可能と
なる。

又、上述した第１実施例で使用した第６図（ｂ）に示さ
れる画素信号に対する重み付は係数は一例であって、本
発明はこれに限定されるものではなく、エツジ強調のか
かり具合を換えるため他の係数を選んでも良い。

更に、上述した第１実施例による画素の取出し位置も第
６図（ａ）に限定されず、他の画素位置から取り出すよ
うに変更してもよ（、さらにエツジ強調ではなくスムー
ジング用の重み付けを行うことも可能である。又、ここ
で行われた２次元フィルタリング処理はエツジ強調に限
定したものではない。

又、上述した第１実施例では、コンパレータ１２で使用
される閾値ｖｔｈを１２８の固定値としたが、本発明は
これに限定されるものではなく、他の値であっても良く
、場合によっては可変するものであっても良い。

〈第２実施例〉 次に、第２実施例について説明する。

第７図は本発明の画像処理装置の第２実施例の構成を示
すブロック図、第８図は第２実施例の誤差加算回路５５
の構成を示すブロック図、第９図は第２実施例のラッチ
回路５８の構成を示すブロック図である。

第７図において、５１〜５４はラインメモリ、５５〜５
７は誤差加算回路、５８．５９はラッチ回路、６０は重
み付は回路、６１は加算回路、６２はルックアップテー
ブル（ＬＵＴ）をそれぞれ示している。又、同図中の信
号において、Ｉｎｐｕｔは多値（８ビツト）の画像信号
、ｅ１ｅ２〜ｅ＋２は誤差拡散に伴なう２値化誤差成分
の正負を有する多値信号、Ｄｌ＋、ＤＩ□〜Ｄ　ｓｓは
正負を有する多値の画素信号、ｆ３は画像の基本クロッ
ク信号、０ｕｔｐｕｔは２値化された多値信号をそれぞ
れ示し、以上各信号は前述した第１実施例と同様の意味
を有するため、同一記号を使用している。第８図におい
て、７０〜７４は加算器を示し、７５〜７８はラッチを
示している。さらに、第９図において、７９〜８２はラ
ッチを示している。

ここで、上記構成による動作を説明する。

第７図において、Ｉ　ｎｐｕｔに与えられた多値の画像
信号には、誤差加算回路５５においてｅ１〜ｅ５の誤差
成分が加算され、画素信号り、ユ〜Ｉ）＋ｓを一画素ず
つ並べた５画素分の画像データが生成される。この誤差
加算回路５５の構成は、第５図に示されるように、入力
された画像信号をまず加算器７０で誤差成分ｅ１と加算
し、その結果を画素信号Ｄ　Ｉ＋として出力し、次のラ
ッチ７５にラッチさせる。クロック信号ｆ、は画像の基
本周波数であるので、以降のラッチ７６．７７．７８を
それぞれ通る度に画素信号り、２゜Ｄ＋ａ、Ｄ１４が１
画素分遅延される。この繰り返しによって、次の誤差成
分ｅ２〜ｅ５までも前段の画素信号に加算器７１〜７４
で順次加算され、画素信号Ｄ　Ｉ２〜Ｄ　Ｉ５が同時に
生成され出力される。

そして、誤差加算回路５５から出力された画像信号（画
素信号）は、ラインメモリ５１で１ライン分の遅延を受
ける。ラインメモリ５１はＦＩＦＯメモリであって、誤
差加算回路５５による４クロック分（４画素分）の遅延
を打ち消すように書き込み開始及び読出し開始のタイミ
ングを制御する。従って、１ライン分の遅延がラインメ
モリ５１によって行われた後には、画像信号は誤差加算
回路５５と同様の構成を有する誤差加算回路５６によっ
て誤差成分ｅ６〜ｅ、。の誤差成分を順次加算され、画
素信号Ｄ２１〜Ｉ）ｚｓが同時に生成され出力される。

次に、誤差加算回路５６から出力された画像信号はライ
ンメモリ５２で再び１ライン分の遅延を受け、次の誤差
加算回路５５とほぼ同様の構成から成る誤差加算回路５
７で誤差成分ｅｘ、ｅ１２を加算される。尚、誤差加算
回路５７は第８図に示される誤差加算回路５５の加算器
７０．７１に加算する誤差成分ｅ＋、ｅ２に相当する位
置に誤差成分ｅ＋＋、ｅ＋ｉがそれぞれ加算される構成
である。

このようにして、誤差加算回路５７から出力された画像
信号は、次のラインメモリ５３で１ライン分遅延され、
ラッチ回路５８に入力される。ラッチ回路５８は、第９
図に示されるように、５つのラッチ７９〜８２が連続し
て接続された構成であり、入力された画像信号はクロッ
ク信号ｆ８によってｌクロックずつ遅延され、画素信号
Ｄ　４１〜Ｄ　４６までを同時に生成し出力する。そし
て、ラッチ回路５８から出力された画像信号は、次のラ
インメモリ５４において１ライン分遅延され、更に、ラ
ッチ回路５８と同様の構成から成るラッチ回路５９によ
って画素信号Ｄ！１〜Ｄ　ｓｓを生成し出力する。

このように、誤差演算回路５６．５７及びラッチ回路５
８．５９から得られた画素信号Ｄｚ〜Ｄ□は、上述した
５ライン分の遅延と５クロック分の遅延とによって第１
３図（ａ）に示される５Ｘ５画素のマトリックス（範囲
）の画像データである。この画像データには重み付は回
路６０により一例として第１３図（ｂ）の重み付は係数
によって重み付けが行われる。次に、重み付は回路６０
重み付けされた全データの総和Ｖが次の加算回路６１で
算出され、総和■は着目画素（Ｄ２２の位置に相当する
）の２次元フィルタリング（スムージング）が施された
画像データとなる。着目画素の画像データ■は、誤差拡
散処理の誤差データを含む形に算出されており、この値
に基づいて２値化が行われる。第２実施例では、２値化
なＬＵＴ６２を参照して決定するため、ここでＬＵＴ６
２について述べる。

ＬＵＴ６２は以下の表に従って２値化を行う。

即ち、 となる。第２害施例では、入力画像信号８ビツトに対し
て、Ｖｔｈ＝１２８．Ｖｍａｘ　＝２５５と固定する。

このように、ＬＵＴ６２を設定することによって、第１
４図（ｂ）に示される拡散マトリックスを設定したこと
になる。

このように、第２実施例では、スムージング（２次元フ
ィルタ）される画像信号に２値化誤差を足し合わせ平均
化を行い、スムージングと濃度平均化との２つの処理に
必要な回路を共通化することができる。

さて、上述した第２実施例では、２次元フィルタ処理さ
れる画像信号に２値化誤差を含めた近似計算が行われて
いるが、本発明はこれに限定されるものではなく、従来
技術による通常のフィルタ処理で得られる結果との差異
を軽減するため、更に精度を高めるための方法を用いて
も良い。

そこで、上記第２実施例の変形例について説明する。

第１０図は第２実施例の変形例の構成を説明するブロッ
ク図、第１１図（ａ）、（ｂ）は第２実施例の変形例の
誤差拡散方法を説明する図である。第１０図において、
第７図の構成を同様の構成については、同一番号を付し
、説明を省略する。

この変形例は、第２実施例に比して誤差の拡散量を更に
細分化した構成（誤差成分ｅ１〜ｅ２．）であり、第２
実施例で用いられた第７図のラッチ回路５８．５９に替
わり誤差加算回路５５と同様の構成から成る誤差加算回
路７１．７２がそれぞれ配設され、又、誤差加算回路５
７では誤差成分ｅ！＋＋、ｅｔａに加えて誤差成分ｅｔ
ａ〜ｅ＋ｓも加算の対象となる。又、変形例のＬＵＴ７
３では、誤差成分ｅ１〜ｅ＋ｚまで前記表と同様とし、
誤差成分ｅｒ４〜ｅ２５までは着目画素に対してｅ１〜
ｅ１□の点対称な配分係数であり且つ符号を反転したも
のが設定される。

第１１図（ａ）、（ｂ）に示されるように、着目画素に
対して対称な位置に丁度拡散する２値化誤差を打ち消す
ように、余分なデータを付加することによって、２次元
フィルタ処理を行う際の計算誤差を軽減することが可能
である。即ち、第２実施例においては、フィルタ処理に
用いちれる画像データは、２値化誤差を含んでいるため
に、純粋に画像データだけを元にしたフィルタ処理の結
果とは異なる値を出力する。そこで、２値化誤差の符号
を反転したものを着目画素より先（既に２値化済み）の
領域に加えることにより、フィルタ処理を行った時に誤
差成分が正負で互いに相殺し合って、全体として計算誤
差を小さくすることができる。

さて、第２実施例で使用された第１３図（ｂ）の重み付
は係数は一例に過ぎず、必要に応じて係数及びマトリッ
クス形状を種々変形可能であることは述べるまでもない
。

［発明の効果］ 以上説明したように、本発明によれば、画像信号と誤差
信号を多重化又は加算することによりラインメモリや回
路の共通化を可能にし、これらを別々に構成した場合に
比べて回路規模やコストを削減することができると共に
、全体のライン遅延を削減する効果も得られる。

【図面の簡単な説明】

第１図は本発明の画像処理装置の第１実施例の構成を示
すブロック図、 第２図は第１実施例の各信号の動作を説明するタイミン
グチャート、 第３図、第４図は第１実施例の誤差加算回路の構成を示
すブロック図、 第５図は第１実施例のラッチ回路９の構成を示すブロッ
ク図、 第６図（ａ）、（ｂ）は第１実施例のエツジ強調用のフ
ィルタリング係数を説明する図、第７図は本発明の画像
処理装置の第２実施例の構成を示すブロック図、 第８図は第２実施例の誤差加算回路５５の構成を示すブ
ロック図、 第９図は第２実施例のラッチ回路５８の構成を示すブロ
ック図、 第１Ｏ図は第２実施例の変形例の構成を説明するブロッ
ク図、 第１１図（ａ）、（ｂ）は第２実施例の変形例の誤差拡
散方法を説明する図、 第１２図は従来の画像処理装置の構成を示すブロック図
、 第１３図（ａ）、（ｂ）は一般的な２次元フィルタリン
グ方法を説明する図、 第１４図（ａ）、（ｂ）は一般的な誤差拡散方法を説明
する図である。 図中、１〜４，５１〜５４・・・ラインメモリ、５・・
・ＭＰＸ、６〜８，５５〜５７ ７０〜７２・・・誤差加算回路、９．５８，５９゜１０
６〜１１０・・・ラッチ回路、１０，６０゜１１１・・
・重み付は回路、１１，６１，１１２・・・加算回路、
１２，１１３・・・コンパレータ、１３゜１３６・・・
減算回路、１４，１３７・・・セレクタ、１４・・・ゲ
ート、１６，１３８・・・誤差算出回路、１００〜１０
５・・・ＦＩＦＯ１１１４〜１２５゜２０〜２４，３５
，３６．７０〜７４・・・加算器、１２６〜１３５・・
・１画素遅延回路、２５〜３４゜３７〜４８．７５〜８
２・・・ラッチ、６２゜７３・・・ＬＵＴである。

Claims (6)

【特許請求の範囲】
1. （１）多値画像信号を二値化するときに２次元フィルタ
   リングを行う画像処理装置であつて、前記多値画像デー
   タを入力する第１の入力手段と、 前記２次元フィルタリングのための信号を入力する第２
   の入力手段と、 所定のクロック信号に基づいて前記第１の入力手段で入
   力された多値画像データと前記第２の入力手段で入力さ
   れた信号とを多重化する多重化手段と、 前記多重化された信号に基づいて２値化を行う２値化手
   段とを備えることを特徴とする画像処理装置。
2. （２）前記２値化手段は、誤差拡散法を使用したことを
   特徴とする請求項第１項記載の画像処理装置。
3. （３）前記２次元フィルタリングのための信号を既に２
   値化された画素によつて拡散された誤差成分としたこと
   を特徴とする請求項第１項記載の画像処理装置。
4. （４）多値画像信号を二値化するときに２次元フィルタ
   リングを行う画像処理装置であつて、前記多値画像デー
   タを入力する第１の入力手段と、 前記２次元フィルタリングのための信号を入力する第２
   の入力手段と、 所定のクロック信号に基づいて前記第１の入力手段で入
   力された多値画像データと前記第２の入力手段で入力さ
   れた信号とを加算する加算化手段と、 前記加算された信号に基づいて２値化を行う２値化手段
   とを備えることを特徴とする画像処理装置。
5. （５）前記２値化手段は、誤差拡散法を使用したことを
   特徴とする請求項第４項記載の画像処理装置。
6. （６）前記２次元フィルタリングのための信号を既に２
   値化された画素によつて拡散された誤差成分としたこと
   を特徴とする請求項第４項記載の画像処理装置。