JPH08263035A - ピクセルキャシュ回路 - Google Patents
ピクセルキャシュ回路Info
- Publication number
- JPH08263035A JPH08263035A JP7102907A JP10290795A JPH08263035A JP H08263035 A JPH08263035 A JP H08263035A JP 7102907 A JP7102907 A JP 7102907A JP 10290795 A JP10290795 A JP 10290795A JP H08263035 A JPH08263035 A JP H08263035A
- Authority
- JP
- Japan
- Prior art keywords
- fifo
- cache
- image memory
- pixels
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】コンピュータ・グラフィック・システムにおけ
る画像メモリーとレンダリングプロセッサ間のバンド幅
を向上する方式 【構成】レンダリング・プロセッサ１と画像メモリー５
との間にピクセルキャシュ２とＦＩＦＯ３を設け、ペー
ジ空間に含まれるデータを検出してページモードによる
画像メモリーへの画素の書き込みを行う回路
る画像メモリーとレンダリングプロセッサ間のバンド幅
を向上する方式 【構成】レンダリング・プロセッサ１と画像メモリー５
との間にピクセルキャシュ２とＦＩＦＯ３を設け、ペー
ジ空間に含まれるデータを検出してページモードによる
画像メモリーへの画素の書き込みを行う回路
Description
この発明はコンピュータ・グラフィックスプロセッサに
おける画素の高速な画像メモリーへの書き込み構造に関
するものであり、画素をキャシュ・メモリーおよびＦＩ
ＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）に一時
記憶するとともに、ＦＩＦＯに蓄積された連続するペー
ジ内データを画像メモリーにページモードを用いて書き
込むものである。
おける画素の高速な画像メモリーへの書き込み構造に関
するものであり、画素をキャシュ・メモリーおよびＦＩ
ＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）に一時
記憶するとともに、ＦＩＦＯに蓄積された連続するペー
ジ内データを画像メモリーにページモードを用いて書き
込むものである。
【０００１】［従来の技術］座標値やその属性などの幾
何学的情報からスクリーン情報としての画素に変換し、
さらにその画素を画像メモリーに書き込むレンダリング
プロセスにおいて、画像メモリーバスのバンド幅を等価
的に高めるために従来ピクセルキャシュ（Ｐｉｘｅｌ
Ｃａｃｈｅ）と呼ばれるバッファを画素変換のためのＤ
ＤＡ（Ｄｉｇｉｔａｌ Ｄｉｆｆｅｒｅｎｃｉａｌ Ａ
ｎａｌｉｚｅｒ）と画像メモリーとの間に設け、ここに
所定量の画素を一担高速に記憶した後、一括してこれら
を画像メモリーに転送する方法がとられている。ベクト
ル直線表示のようにそれぞれの傾きが異なる描画におい
てはキャシュのヒット率（直線がキャシュ内を通過する
率）が傾きに応じて異なり、キャシュ・サイズがｍ×ｎ
の２次元配列とするとキャシュに記憶される画素量は最
小１画素から最大ｍ画素（ｍ≧ｎ）となる。一方、画像
メモリーは通常ＤＲＡＭが用いられるが、それらは画素
量にかかわらず１回のアクセス時間は一定である。この
結果、バンド幅は画像メモリーに一括して転送できる量
で決定されていた。また従来の構造においても画像メモ
リーとＤＤＡ間にＦＩＦＯを設けたものがあるが、この
発明の２次元配列キャシュとＦＩＦＯの組み合わせと比
較すると、ＦＩＦＯだけを用いるベクトル描画において
はＤＤＡとＦＩＦＯ間では１次元書き込みとなり、転送
方式において待ち時間の発生で性能が劣る。またＤＤＡ
からのキャシュ・オーバーフロー速度が、画像メモリー
への転送速度を上回ると、ＦＩＦＯはやがてフルの状態
となり長いベクトルでは大きな効果は得られない。この
発明は以上のような問題に鑑みてなされたものであり物
理的バス幅が一定条件のなかで、画像メモリーへの画素
の書き込み速度の向上、すなわち等価的にバンド幅の向
上を成すものである。
何学的情報からスクリーン情報としての画素に変換し、
さらにその画素を画像メモリーに書き込むレンダリング
プロセスにおいて、画像メモリーバスのバンド幅を等価
的に高めるために従来ピクセルキャシュ（Ｐｉｘｅｌ
Ｃａｃｈｅ）と呼ばれるバッファを画素変換のためのＤ
ＤＡ（Ｄｉｇｉｔａｌ Ｄｉｆｆｅｒｅｎｃｉａｌ Ａ
ｎａｌｉｚｅｒ）と画像メモリーとの間に設け、ここに
所定量の画素を一担高速に記憶した後、一括してこれら
を画像メモリーに転送する方法がとられている。ベクト
ル直線表示のようにそれぞれの傾きが異なる描画におい
てはキャシュのヒット率（直線がキャシュ内を通過する
率）が傾きに応じて異なり、キャシュ・サイズがｍ×ｎ
の２次元配列とするとキャシュに記憶される画素量は最
小１画素から最大ｍ画素（ｍ≧ｎ）となる。一方、画像
メモリーは通常ＤＲＡＭが用いられるが、それらは画素
量にかかわらず１回のアクセス時間は一定である。この
結果、バンド幅は画像メモリーに一括して転送できる量
で決定されていた。また従来の構造においても画像メモ
リーとＤＤＡ間にＦＩＦＯを設けたものがあるが、この
発明の２次元配列キャシュとＦＩＦＯの組み合わせと比
較すると、ＦＩＦＯだけを用いるベクトル描画において
はＤＤＡとＦＩＦＯ間では１次元書き込みとなり、転送
方式において待ち時間の発生で性能が劣る。またＤＤＡ
からのキャシュ・オーバーフロー速度が、画像メモリー
への転送速度を上回ると、ＦＩＦＯはやがてフルの状態
となり長いベクトルでは大きな効果は得られない。この
発明は以上のような問題に鑑みてなされたものであり物
理的バス幅が一定条件のなかで、画像メモリーへの画素
の書き込み速度の向上、すなわち等価的にバンド幅の向
上を成すものである。
【０００２】［課題を解決するための手段］この発明で
は上記課題を解決するために、キャシュと画像メモリー
との間にＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏ
ｕｔ）を設けるとともに、このＦＩＦＯには画素を記憶
するだけでなく、ＤＤＡによって生成される画像メモリ
ーのアドレスも同時に記憶する。ＦＩＦＯにはキャシュ
がオーバーフローすると、その内容がただちにロードさ
れ所定の容量に達するまでこの動作をくり返す。一方キ
ャシュ・ブロック（キャシュに記憶されたすべての内
容）がロードされるとＦＩＦＯの出力ではこれを検出し
て画像メモリーに転送し、書き込みが完了する。もっと
も好ましい条件はＦＩＦＯがフルになる前にロードされ
たデータを画像メモリーに送り出すことである。この構
造でのＦＩＦＯの役割はＦＩＦＯの容量分だけ等価的に
キャシュ・サイズを拡大したことである。この発明では
このためにアドレスを記憶したＦＩＦＯを画素用ＦＩＦ
Ｏとは独立して先読みすることによってそのアドレスが
画像メモリーのページモードに対応して連続するページ
内のアドレスであるか否かと、その連続アドレス数を検
出する。もしアドレスがページモードアクセスの可能な
連続性をもつ場合、（通常図形データは局所性をもつ）
画像メモリーに対しカラムアドレスによるページモード
アクセスタイミングを要求するとともに、画素用ＦＩＦ
Ｏをこれに同期して連続して読み出す。画像メモリーは
通常ＤＲＡＭで構成しており、この素子にはローおよび
カラムアドレスの２つのアドレス指定があり、１つのロ
ーアドレシングに対し複数のカラムアドレス指定を行う
ページモードがある。ＤＤＡからのＸ軸およびＹ軸のア
ドレスはこのローおよびカラムアドレスの２つのいずれ
かに属する。よってＦＩＦＯのアドレスを先読みして、
そのアドレスがページ内か否かの判定は、カラムアドレ
スのみの変化で、ローアドレスには変化がないことで容
易に判断がつく。ローアドレスに変化があった場合は、
ページ領域から外に出たものとして、このデータを画像
メモリーに書き込む場合は再びローアドレシングが必要
となる。ページアドレス検出回路はページ内に属するブ
ロック数を計数し、動的にページモード数を設定し、画
像メモリーをその数にもとづきタイミングを生成してア
クセスを行う。不連続な場合はローアドレスをアクセス
毎に与える。この発明の方法によって、画像メモリーの
バンド幅は２０〜４０％向上する。
は上記課題を解決するために、キャシュと画像メモリー
との間にＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏ
ｕｔ）を設けるとともに、このＦＩＦＯには画素を記憶
するだけでなく、ＤＤＡによって生成される画像メモリ
ーのアドレスも同時に記憶する。ＦＩＦＯにはキャシュ
がオーバーフローすると、その内容がただちにロードさ
れ所定の容量に達するまでこの動作をくり返す。一方キ
ャシュ・ブロック（キャシュに記憶されたすべての内
容）がロードされるとＦＩＦＯの出力ではこれを検出し
て画像メモリーに転送し、書き込みが完了する。もっと
も好ましい条件はＦＩＦＯがフルになる前にロードされ
たデータを画像メモリーに送り出すことである。この構
造でのＦＩＦＯの役割はＦＩＦＯの容量分だけ等価的に
キャシュ・サイズを拡大したことである。この発明では
このためにアドレスを記憶したＦＩＦＯを画素用ＦＩＦ
Ｏとは独立して先読みすることによってそのアドレスが
画像メモリーのページモードに対応して連続するページ
内のアドレスであるか否かと、その連続アドレス数を検
出する。もしアドレスがページモードアクセスの可能な
連続性をもつ場合、（通常図形データは局所性をもつ）
画像メモリーに対しカラムアドレスによるページモード
アクセスタイミングを要求するとともに、画素用ＦＩＦ
Ｏをこれに同期して連続して読み出す。画像メモリーは
通常ＤＲＡＭで構成しており、この素子にはローおよび
カラムアドレスの２つのアドレス指定があり、１つのロ
ーアドレシングに対し複数のカラムアドレス指定を行う
ページモードがある。ＤＤＡからのＸ軸およびＹ軸のア
ドレスはこのローおよびカラムアドレスの２つのいずれ
かに属する。よってＦＩＦＯのアドレスを先読みして、
そのアドレスがページ内か否かの判定は、カラムアドレ
スのみの変化で、ローアドレスには変化がないことで容
易に判断がつく。ローアドレスに変化があった場合は、
ページ領域から外に出たものとして、このデータを画像
メモリーに書き込む場合は再びローアドレシングが必要
となる。ページアドレス検出回路はページ内に属するブ
ロック数を計数し、動的にページモード数を設定し、画
像メモリーをその数にもとづきタイミングを生成してア
クセスを行う。不連続な場合はローアドレスをアクセス
毎に与える。この発明の方法によって、画像メモリーの
バンド幅は２０〜４０％向上する。
【０００３】［実施例］１図はこの発明に関するピクセ
ルキャシュ構造を示す。ＤＤＡ１ではベクトルあるいは
多角形塗りつぶしのための内挿点座標値が出力され、こ
の座標点に対し、予め設定された色情報からなる画素が
付帯される。この画素はピクセル（Ｐｉｘｅｌ）と呼ば
れるが、この画素はＤＤＡアドレスの下位アドレスによ
ってピクセルキャシュ２に一時的に記憶される。上位ア
ドレスは画像メモリーのアドレスとなる。ピクセルキャ
シュは２次元配列からなるバッファでｍ（Ｘアドレス）
×ｎ（Ｙアドレス）の画素を記憶でき、画像メモリーに
対して１桁以上の高速なアクセスが可能なＲＡＭで構成
される。ＤＤＡの動作にともないキャシュがオーバーフ
ローすると、通常、ｍ×ｎを一括あるいはｍビットをｎ
回にインターリーブして画像メモリー５に転送するが、
この発明ではｍ×ｎ画素を一括してＦＩＦＯ３にロード
する。ＦＩＦＯはロードされる順序でそのデータを出力
するメモリーである。ＦＩＦＯの出力は通常論理演算回
路４を介して画像メモリー５に接続される。ＦＩＦＯは
２つのＦＩＦＯ３ａおよび３ｂに分割されており、３ａ
には画素が、３ｂにはそのキャシュのブロックアドレス
（ＤＤＡで発生した上位アドレス）が記憶される。回路
６はページアドレス検出回路を示す。ＦＩＦＯ３にデー
タ（画素およびアドレス）が逐次ＤＤＡ側からロードさ
れると、ページ検出回路ではＦＩＦＯ３ｂを連続して先
読みする。これはこの発明に関する２図に示すようにＦ
ＩＦＯ３ｂ出力アドレスがレジスタ７と比較器８に加え
られる。レジスタ７は複数のパイプライン状に接続され
た多段のレジスタで構成する。段数は最大ページ設定数
に等しい。たとえば最大８ページまで動的にページ数を
選択できるとすれば７段のレジスタとなる。比較器８で
は画像メモリーを構成するＤＲＡＭ（Ｄｙｎａｍｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のページ
モード機能をデータ書き込みアクセスとして利用するた
め、このメモリーのカラムアドレスに含まれるアドレス
の検出を行う。これにはレジスタ７の入力と出力を比較
器８で比較し、ローアドレスに変化がない場合はキャシ
ュ・ブロックアドレスは同一のローアドレス内と見な
し、ページモードが可能である。比較器８ではローアド
レスが変化するまで逐次アドレスをＦＩＦＯ３ｂから読
み出し、この連続する読み出し回数をカウンタ９にて計
数する。こうしてローアドレスに変化のないアドレス数
を、ローアドレスが変化（あるいは計数値が一定数に達
したとき）するまでその数を計数すると、その後画像メ
モリーに対して、カウンタ９の数に対応したページ数の
ページモードアクセスをタイミング発生機能をもつシー
クエンサ１０に要求する。この結果２図において画像メ
モリへのアドレスＡと制御用タイミングＴが出力され
る。画像メモリーがページモードに入ると、１図の画素
用ＦＩＦＯはページアクセスサイクルに同期して読み出
され画素は画像メモリーに書き込まれる。よってこの発
明では連続するページ内アドレス数に依存して、動的に
１つのメモリサイクルタイム内のページ回数が変化す
る。この結果、画像メモリーが低速なＤＲＡＭであって
も、ページモードを利用することで、画像メモリーとレ
ンダリングプロセッサ間のバンド幅を向上することがで
きる。
ルキャシュ構造を示す。ＤＤＡ１ではベクトルあるいは
多角形塗りつぶしのための内挿点座標値が出力され、こ
の座標点に対し、予め設定された色情報からなる画素が
付帯される。この画素はピクセル（Ｐｉｘｅｌ）と呼ば
れるが、この画素はＤＤＡアドレスの下位アドレスによ
ってピクセルキャシュ２に一時的に記憶される。上位ア
ドレスは画像メモリーのアドレスとなる。ピクセルキャ
シュは２次元配列からなるバッファでｍ（Ｘアドレス）
×ｎ（Ｙアドレス）の画素を記憶でき、画像メモリーに
対して１桁以上の高速なアクセスが可能なＲＡＭで構成
される。ＤＤＡの動作にともないキャシュがオーバーフ
ローすると、通常、ｍ×ｎを一括あるいはｍビットをｎ
回にインターリーブして画像メモリー５に転送するが、
この発明ではｍ×ｎ画素を一括してＦＩＦＯ３にロード
する。ＦＩＦＯはロードされる順序でそのデータを出力
するメモリーである。ＦＩＦＯの出力は通常論理演算回
路４を介して画像メモリー５に接続される。ＦＩＦＯは
２つのＦＩＦＯ３ａおよび３ｂに分割されており、３ａ
には画素が、３ｂにはそのキャシュのブロックアドレス
（ＤＤＡで発生した上位アドレス）が記憶される。回路
６はページアドレス検出回路を示す。ＦＩＦＯ３にデー
タ（画素およびアドレス）が逐次ＤＤＡ側からロードさ
れると、ページ検出回路ではＦＩＦＯ３ｂを連続して先
読みする。これはこの発明に関する２図に示すようにＦ
ＩＦＯ３ｂ出力アドレスがレジスタ７と比較器８に加え
られる。レジスタ７は複数のパイプライン状に接続され
た多段のレジスタで構成する。段数は最大ページ設定数
に等しい。たとえば最大８ページまで動的にページ数を
選択できるとすれば７段のレジスタとなる。比較器８で
は画像メモリーを構成するＤＲＡＭ（Ｄｙｎａｍｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のページ
モード機能をデータ書き込みアクセスとして利用するた
め、このメモリーのカラムアドレスに含まれるアドレス
の検出を行う。これにはレジスタ７の入力と出力を比較
器８で比較し、ローアドレスに変化がない場合はキャシ
ュ・ブロックアドレスは同一のローアドレス内と見な
し、ページモードが可能である。比較器８ではローアド
レスが変化するまで逐次アドレスをＦＩＦＯ３ｂから読
み出し、この連続する読み出し回数をカウンタ９にて計
数する。こうしてローアドレスに変化のないアドレス数
を、ローアドレスが変化（あるいは計数値が一定数に達
したとき）するまでその数を計数すると、その後画像メ
モリーに対して、カウンタ９の数に対応したページ数の
ページモードアクセスをタイミング発生機能をもつシー
クエンサ１０に要求する。この結果２図において画像メ
モリへのアドレスＡと制御用タイミングＴが出力され
る。画像メモリーがページモードに入ると、１図の画素
用ＦＩＦＯはページアクセスサイクルに同期して読み出
され画素は画像メモリーに書き込まれる。よってこの発
明では連続するページ内アドレス数に依存して、動的に
１つのメモリサイクルタイム内のページ回数が変化す
る。この結果、画像メモリーが低速なＤＲＡＭであって
も、ページモードを利用することで、画像メモリーとレ
ンダリングプロセッサ間のバンド幅を向上することがで
きる。
【０００４】［効果］この発明によって従来コンピュー
タグラフィックシステムの高速化の最大の障害とされて
いた画像メモリーのバンド幅が改善され、１００万多角
形／秒の高速描画が可能となった。
タグラフィックシステムの高速化の最大の障害とされて
いた画像メモリーのバンド幅が改善され、１００万多角
形／秒の高速描画が可能となった。
【図１】本発明のピクセルキャシュ回路 ［符号の説明］ １ ＤＤＡ ２ ピクセル・キャシュ ３ａ 画像用ＦＩＦＯ ３ｂ アドレス用ＦＩＦＯ ４ 論理演算回路 ５ 画像メモリー ６ ページアドレス検出回路
【図２】本発明のページアドレス検出回路 ［符号の説明］ ３ｂ アドレス用ＦＩＦＯ ７ レジスタ ８ 比較器 ９ カウンタ １０ タイミング・シークエンサ
Claims (1)
- グラフィックス・プロセッサで生成された画素を画像メ
モリーに転送する構造に関し、画像メモリーとプロセッ
サとの間には２次元配列からなるピクセルキャシュ（Ｐ
ｉｘｅｌ Ｃａｃｈｅ）と、このキャシュ・メモリーに
記憶された画素と共に、画像メモリー・アドレスを同時
に記憶するＦＩＦＯ（Ｆｉｒｓｔ ＩｎＦｉｒｓｔ Ｏ
ｕｔ）をそれぞれ設ける第１の手段と、画像メモリーを
構成するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａ
ｃｃｅｓｓ Ｍｅｍｏｒｙ）とのアクセスに関して、ペ
ージアドレシングモードを実行するために、前記ＦＩＦ
Ｏにデータがロードされると、アドレスバッファ用ＦＩ
ＦＯを先読みして、連続するページ内アドレス数を計数
してページアクセス数を決定する回路を設ける第２の手
段と、ページ内アドレス数が決定されると、画像用ＦＩ
ＦＯ内のピクセルをページアクセスに同期して読みだ
し、これを画像メモリーに書き込む第３の手段を合わせ
もつピクセルキャシュ回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7102907A JPH08263035A (ja) | 1995-03-22 | 1995-03-22 | ピクセルキャシュ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7102907A JPH08263035A (ja) | 1995-03-22 | 1995-03-22 | ピクセルキャシュ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08263035A true JPH08263035A (ja) | 1996-10-11 |
Family
ID=14339937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7102907A Pending JPH08263035A (ja) | 1995-03-22 | 1995-03-22 | ピクセルキャシュ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08263035A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100441080B1 (ko) * | 2002-07-31 | 2004-07-21 | 학교법인연세대학교 | 3차원 그래픽 가속기에서 픽셀 캐쉬 구조의 동작방법 |
| CN110636219A (zh) * | 2019-09-03 | 2019-12-31 | 北京三快在线科技有限公司 | 一种视频数据流的传输方法及装置 |
| CN114420196A (zh) * | 2022-01-17 | 2022-04-29 | 长江存储科技有限责任公司 | 半导体芯片的测试方法 |
-
1995
- 1995-03-22 JP JP7102907A patent/JPH08263035A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100441080B1 (ko) * | 2002-07-31 | 2004-07-21 | 학교법인연세대학교 | 3차원 그래픽 가속기에서 픽셀 캐쉬 구조의 동작방법 |
| CN110636219A (zh) * | 2019-09-03 | 2019-12-31 | 北京三快在线科技有限公司 | 一种视频数据流的传输方法及装置 |
| CN114420196A (zh) * | 2022-01-17 | 2022-04-29 | 长江存储科技有限责任公司 | 半导体芯片的测试方法 |
| CN114420196B (zh) * | 2022-01-17 | 2025-12-12 | 长江存储科技有限责任公司 | 半导体芯片的测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828382A (en) | Apparatus for dynamic XY tiled texture caching | |
| US5606650A (en) | Method and apparatus for storage and retrieval of a texture map in a graphics display system | |
| JP3359393B2 (ja) | 図形データ並列処理表示装置 | |
| US5621866A (en) | Image processing apparatus having improved frame buffer with Z buffer and SAM port | |
| CN116010299A (zh) | 一种数据处理方法、装置、设备及可读存储介质 | |
| KR100255259B1 (ko) | 처리 회로소자를 메모리와 접속시키기 위한 회로소자, 시스템 및 방법 | |
| EP0658858B1 (en) | Graphics computer | |
| EP0827082B1 (en) | Semiconductor memory having arithmetic function | |
| US6108746A (en) | Semiconductor memory having an arithmetic function and a terminal arrangement for coordinating operation with a higher processor | |
| JPS60217387A (ja) | Ｃｒｔ表示装置 | |
| JP2966182B2 (ja) | 計算機システム | |
| JPH09101915A (ja) | キャッシュメモリの制御方法 | |
| CN116957939A (zh) | 图像缩放方法、装置、电子设备及可读存储介质 | |
| JPS6218595A (ja) | 表示装置 | |
| JPH07118006B2 (ja) | 画像処理装置 | |
| JPS59210485A (ja) | ビデオｒａｍ制御回路 | |
| JPS5945157B2 (ja) | 画像メモリ−書込速度変換回路 | |
| JPH07320053A (ja) | 画像回転処理装置 | |
| JPS63195696A (ja) | 高速描画方法 | |
| JPS63239542A (ja) | 画像メモリ装置および画像処理装置 | |
| JPH05165714A (ja) | データ転送装置 | |
| JPS62133484A (ja) | 画像表示装置 | |
| JPH05224646A (ja) | 表示装置 | |
| JPH1011047A (ja) | 画像表示制御装置 | |
| JPH07199907A (ja) | 表示制御装置 |