JPH08263268A - Ｃｐｕ用の機能拡張装置と電子機器 - Google Patents

Abstract

(57)【要約】 【目的】 この発明は、異なる処理を制御する複数のＣ
ＰＵの拡張機能をピン数の少ない１種類の装置で実現す
ることでき、コストの増加を抑えることができる。 【構成】 この発明は、種々のＣＰＵに対する機能拡張
を個々に行う第１、第２の機能拡張回路２０３、２０４
を有し、上記ＣＰＵからの切換信号に応じて、上記ＣＰ
Ｕからのデータや信号を受入れて上記機能拡張回路２０
３、２０４の１つに選択的に出力し、さらに上記ＣＰＵ
からの切換信号に応じて、上記機能拡張回路２０３、２
０４からのデータや信号を選択的に受入れて出力するよ
うにしたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＣＰＵ用の機能拡張
機能を有するＣＰＵ用の機能拡張装置とこのＣＰＵ用の
機能拡張装置を有する電子機器に関する。

【０００２】

【従来の技術】従来、ＣＰＵの機能拡張は、汎用ロジッ
クや汎用ポートを用いてＣＰＵ周辺に回路を作成した
り、使用するＣＰＵ専用に特定用途向けＩＣ（ＡＳＩ
Ｃ）を作成することで行っていた。また、複数のＣＰＵ
を使用する時のＡＳＩＣ作成では同時に異なるＣＰＵか
らのデータ／アドレスバスを接続し、内部で回路を別々
に作成することで実現していた。

【０００３】上記方法であると、周辺回路の占める回路
面積が大きくなってしまう。１つの専用ＣＰＵにしか使
えないＡＳＩＣになってしまい、つまり複数のＣＰＵを
使用する場合、そのＣＰＵの数だけＡＳＩＣの種類が発
生してしまう。１つのＡＳＩＣに複数のＣＰＵを同時に
接続する際に、内部回路のゲート数の割にピン数が異常
に多いタイプのＡＳＩＣになってしまう。

【０００４】そして、どの方法をとってもコスト高にな
ってしまうという問題点があった。すなわち、複数（た
とえば２個）のＣＰＵの拡張機能手段を考える場合、以
下の３点が考えられていた。

【０００５】１番目は、各ＣＰＵの周辺に汎用ロジック
ＩＣや汎用ポートを用いて、回路を構成する方法であ
る。この方法では、小規模な機能拡張では有益な手段と
なるが、ディジタル複写機のように拡張する必要がある
機能が多い場合、部品点数、強いては、回路面積で不利
が生じてくる。

【０００６】２番目は、各ＣＰＵ毎に拡張用のＡＳＩＣ
を作成して回路を構成する方法である。この方法では、
部品点数、回路面積で有益な上に適切なゲート数で各々
のＡＳＩＣを作成できる点で有益といえる。しかしその
反面、特定のＣＰＵとしか接続できなく、各ＣＰＵ毎に
ＡＳＩＣを作成しなければならないため、使用個数、そ
して、ＡＳＩＣ開発費で不利が生じてしまう。

【０００７】３番目は、２つのＣＰＵを同時に接続でき
る拡張用のＡＳＩＣを作成して回路を構成する方法であ
る。この方法では、部品点数はもちろんだが、１つのＡ
ＳＩＣの作成で、目的の機能を行える点で、開発費でも
有利といえる。しかしその反面ＣＰＵの機能拡張を目的
としたＡＳＩＣの場合、アドレスそしてデータをバスで
接続することが必然的に発生するため、ピン数が非常に
多いものになってしまう。

【０００８】ピン数の増加により、使用するＡＳＩＣ
は、パッケージと内部ゲート数が大きいタイプのものと
なる。それだけのゲート数を必要とする回路量のある場
合なら有益であるが、ピン数増加によるコスト高は非常
に大きい。

【０００９】

【発明が解決しようとする課題】この発明は、上記のよ
うな欠点を解決するために、異なる処理を制御する複数
のＣＰＵの拡張機能をピン数の少ない１種類の装置で実
現することでき、コストの増加を抑えることができるＣ
ＰＵ用の機能拡張装置および電子機器を提供することを
目的とする。

【００１０】

【課題を解決するための手段】この発明のＣＰＵ用の機
能拡張装置は、種々のＣＰＵに対する機能拡張を個々に
行う複数の機能拡張手段、上記ＣＰＵからの切換信号に
応じて、上記ＣＰＵからのデータや信号を受入れて上記
機能拡張手段の１つに選択的に出力する第１の出力手
段、および上記ＣＰＵからの切換信号に応じて、上記機
能拡張回路からのデータや信号を選択的に受入れて出力
する第２の出力手段から構成される。

【００１１】この発明のＣＰＵ用の機能拡張装置は、Ｃ
ＰＵに対する第１の機能拡張を行う第１の機能拡張回
路、上記ＣＰＵとは異なるＣＰＵに対する第２の機能拡
張を行う第２の機能拡張回路、上記ＣＰＵからの切換信
号に応じて、上記ＣＰＵからのデータや信号を受入れて
上記第１の機能拡張回路あるいは上記第２の機能拡張回
路に選択的に出力する入力バッファ、および上記ＣＰＵ
からの切換信号に応じて、上記第１の機能拡張回路から
のデータや信号あるいは上記第２の機能拡張回路からの
データや信号を選択的に受入れて出力する出力バッファ
から構成される。

【００１２】この発明の電子機器は、種々の処理の制御
を行う第１のＣＰＵ、この第１のＣＰＵとは異なる種々
の処理の制御を行う第２のＣＰＵ、上記第１のＣＰＵの
制御に対する処理を実行する複数の第１の処理手段、上
記第２のＣＰＵの制御に対する処理を実行する複数の第
２の処理手段、上記第１のＣＰＵに対する第１の機能拡
張を行う第１の機能拡張手段と、上記第２のＣＰＵに対
する第２の機能拡張を行う第２の機能拡張手段、および
上記第１のＣＰＵからの切換信号に応じて、上記第１の
ＣＰＵからのデータや信号を受入れて上記第１の機能拡
張手段に出力し、あるいは上記第２のＣＰＵからの切換
信号に応じて、上記第２のＣＰＵからのデータや信号を
受入れて上記第２の機能拡張手段に出力する入力バッフ
ァと、上記第１のＣＰＵからの切換信号に応じて、上記
第１の機能拡張手段からのデータや信号を受入れて上記
第１の処理手段へ出力し、あるいは上記第２の機能拡張
手段からのデータや信号を受入れて上記第２の処理手段
へ出力する出力バッファを有するＣＰＵ用の機能拡張装
置から構成される。

【００１３】この発明の電子機器は、種々の処理の制御
を行う第１のＣＰＵ、この第１のＣＰＵとは異なる種々
の処理の制御を行う第２のＣＰＵ、上記第１のＣＰＵの
制御に対する処理を実行する複数の第１の処理回路、上
記第２のＣＰＵの制御に対する処理を実行する複数の第
２の処理回路、および上記第１のＣＰＵに対する第１の
機能拡張を行う第１の機能拡張回路と、上記第２のＣＰ
Ｕに対する第２の機能拡張を行う第２の機能拡張回路
と、上記第１のＣＰＵからの切換信号に応じて、上記第
１のＣＰＵからのデータや信号を受入れて上記第１の機
能拡張回路に出力し、あるいは上記第２のＣＰＵからの
切換信号に応じて、上記第２のＣＰＵからのデータや信
号を受入れて上記第２の機能拡張回路に出力する入力バ
ッファと、上記第１のＣＰＵからの切換信号に応じて、
上記第１の機能拡張回路からのデータや信号を受入れて
上記第１の処理回路へ出力し、あるいは上記第２の機能
拡張回路からのデータや信号を受入れて上記第２の処理
回路へ出力する出力バッファとを有するＣＰＵ用の機能
拡張装置から構成される。

【００１４】

【作用】この発明は、種々のＣＰＵに対する機能拡張を
個々に行う複数の機能拡張手段を有し、上記ＣＰＵから
の切換信号に応じて、上記ＣＰＵからのデータや信号を
受入れて上記機能拡張手段の１つに選択的に出力し、さ
らに上記ＣＰＵからの切換信号に応じて、上記機能拡張
手段からのデータや信号を選択的に受入れて出力するよ
うにしたものである。

【００１５】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、電子機器で用いられるＣＰＵ
用の機能拡張装置２００を示すものである。すなわち、
この機能拡張装置２００は、ＡＳＩＣ（特定用途向けＩ
Ｃ）により構成され、種々のＣＰＵに対する機能拡張が
行える装置であり、この実施例では、２種類のＣＰＵに
対する機能拡張が選択的に行えるものである。この機能
拡張装置２００は、入力バッファ２０１、出力バッファ
２０２、第１の機能拡張回路２０３、および第２の機能
拡張回路２０４によって構成されている。

【００１６】上記入力バッファ２０１は、上記ＣＰＵか
らの切換信号に応じて、上記ＣＰＵからのデータや信号
を受入れて上記第１の機能拡張回路２０３あるいは上記
第２の機能拡張回路２０４に選択的に出力するものであ
る。たとえば、上記ＣＰＵからの切換信号がハイレベル
の場合、出力端子１Ａ〜４０Ａが有効となり、入力端子
１〜４０に供給された上記ＣＰＵからのデータや信号が
出力端子１Ａ〜４０Ａから上記第１の機能拡張回路２０
３に出力され、また上記ＣＰＵからの切換信号がローレ
ベルの場合、出力端子１Ｂ〜４０Ｂが有効となり、入力
端子１〜４０に供給された上記ＣＰＵからのデータや信
号が出力端子１Ｂ〜４０Ｂから上記第２の機能拡張回路
２０４に出力される。

【００１７】上記出力バッファ２０２は、上記ＣＰＵか
らの切換信号に応じて、上記第１の機能拡張回路２０３
あるいは上記第２の機能拡張回路２０４からの出力を受
入れて外部の処理回路や上記ＣＰＵに出力するものであ
る。たとえば、上記ＣＰＵからの切換信号がハイレベル
の場合、入力端子４１Ａ〜９０Ａが有効となり、入力端
子４１Ａ〜９０Ａに供給された上記第２の機能拡張回路
２０３からのデータや信号が出力端子４１〜９０から上
記外部の処理回路や上記ＣＰＵに出力され、また上記Ｃ
ＰＵからの切換信号がローレベルの場合、入力端子４１
Ｂ〜９０Ｂが有効となり、入力端子４１Ｂ〜９０Ｂに供
給された上記第１の機能拡張回路２０４からのデータや
信号が出力端子４１〜９０から上記外部の処理回路や上
記ＣＰＵに出力される。

【００１８】また、上記入力バッファ２０１の入力端子
１〜４０にＣＰＵが接続され、上記出力バッファ２０２
の出力端子４１〜９０に外部の処理回路や上記ＣＰＵが
接続され、上記入力バッファ２０１、上記出力バッファ
２０２の切換端子ＣＨに上記ＣＰＵが接続されるように
なっている。

【００１９】上記第１の機能拡張回路２０３、上記第２
の機能拡張回路２０４は、それぞれＣＰＵに対する機能
拡張を行うものであり、異なったＣＰＵに対する異なっ
た機能拡張を行うものである。たとえば、第１の機能拡
張回路２０３がデジィタル複写機におけるメインＣＰＵ
に対する機能拡張を行い、第２の機能拡張回路２０４が
デジィタル複写機におけるプリンタＣＰＵに対する機能
拡張を行うようになっている。

【００２０】次に、このような構成において、図２に示
すフローチャートを参照しつつ動作を説明する。すなわ
ち、ＣＰＵからの切換信号がハイレベルの場合、ＣＰＵ
からのデータや信号は、入力バッファ２０１を介して第
１の機能拡張回路２０３に供給され、ここで機能拡張が
行われた後、その機能拡張後のデータや信号は、出力バ
ッファ２０２を介して外部の処理回路やＣＰＵに供給さ
れる。

【００２１】また、ＣＰＵからの切換信号がローレベル
の場合、ＣＰＵからのデータや信号は、入力バッファ２
０１を介して第２の機能拡張回路２０４に供給され、こ
こで機能拡張が行われた後、その機能拡張後のデータや
信号は、出力バッファ２０２を介して外部の処理回路や
ＣＰＵに供給される。

【００２２】したがって、回路基板作成面から見て、部
品点数、回路面積に対して有益な結果を実現でき、ＣＰ
Ｕ用の機能拡張装置としてのＡＳＩＣの作成面から見
て、内部ゲート数、ピン数及びパッケージ、使用個数
（機体１台に対し２個使用）、および開発費で有益な結
果を実現できる。

【００２３】また、内部ゲートの余裕度により、第１、
第２の機能拡張回路の他に、その他のＣＰＵ用の機能拡
張回路を追加することも実施できる。この場合、切換信
号の入力端子をその追加数に応じて増やすことで実現で
きる。

【００２４】次に、上記機能拡張装置２００をディジタ
ル複写機に用いた場合の実施例について、図３〜図６を
用いて説明する。この場合、デジィタル複写機のメイン
ＣＰＵとプリンタＣＰＵの２つのＣＰＵに同じ機能拡張
装置２００を使用するようにし、第１の機能拡張回路２
０３はメインＣＰＵに対する機能拡張を実施する回路構
成であり、第２の機能拡張回路２０４にはプリンタＣＰ
Ｕに対する機能拡張を実施する回路構成である。

【００２５】上記ディジタル複写機２は、図３に示すよ
うに、読み取り手段として機能する画像読取部４と画像
形成手段として機能する画像形成部６とを有している。
なお、画像読取部４の上部には、画像読取部４の後述す
る原稿台に対して開閉可能に形成され、読取対象物すな
わち原稿Ｄを、原稿台に向けて１枚ずつ給送するととも
に、原稿台に載置された原稿Ｄを原稿台に密着させる原
稿押さえとして機能する原稿自動給送装置（以下、ＡＤ
Ｆと示す）８がセットされている。

【００２６】画像読取部４は、その上部に、閉じた状態
にあるＡＤＦ８に対向され、原稿Ｄがセットされる透明
なガラスからなる原稿台１１と、原稿台１１の一端に配
置され、原稿台１１に原稿Ｄをセットすべき位置を示す
基準表示装置１２とを有している。なお、原稿台１１を
取り巻く原稿台１１の近傍には、コントロールパネルが
配置されている。

【００２７】原稿台１１の下方には、画像読取部４の構
成として、原稿台１１に載置された原稿Ｄを照明する露
光ランプ１３、露光ランプ１３からの光を原稿Ｄに集光
させるための補助反射板１４、及び、原稿Ｄからの反射
光を図中左方向に折曲げる第１ミラー１５などが配置さ
れている。露光ランプ１３、補助反射板１４および第１
ミラー１５は、第一キャリッジ１６に固定されており、
第一キャリッジ１６の移動にともなって原稿台１１と平
行に移動可能に配置されている。なお、第一キャリッジ
１６は、図示しない歯付きベルト等を介して図示しない
パルスモータの駆動力が伝達されて、原稿台１１に沿っ
て平行に移動される。

【００２８】原稿台１１の図中左方、第１ミラー１５に
より反射された反射光が案内される方向には、図示しな
い駆動機構たとえば歯付きベルトならびにＤＣモータな
どを介して原稿台１１と平行に移動可能に形成された第
二キャリッジ２０が配設されている。

【００２９】第二キャリッジ２０には、第１ミラー１５
により案内される原稿Ｄからの反射光を下方に折曲げる
第２ミラー２１および図中右方に折り曲げる第３ミラー
２２が互いに直角に配置されている。第二キャリッジ２
０は、第一キャリッジ１６を駆動する図示しない歯付き
ベルトなどにより第一キャリッジ１６に従動されるとと
もに、第一キャリッジ１６に対して１／２の速度で原稿
台１１に沿って平行に移動される。

【００３０】第一キャリッジ１６の下方であって、第二
キャリッジ２０を介して折返された光の光軸を含む面内
には、第二キャリッジ２０からの反射光を所定の倍率で
結像させる結像レンズ２３、及び、結像レンズ２３によ
り集束性が与えられた反射光を電気信号すなわち画像デ
ータに変換するＣＣＤイメージセンサ２４が配置されて
いる。

【００３１】画像形成部６は、複写装置２のほぼ中央に
回転自在に位置された像担持体としての感光体ドラム３
０を有している。感光体ドラム３０は、図示しないモー
タにより所定の回転速度で回転される。

【００３２】感光体ドラム３０の周囲の所定の位置に
は、ドラム表面を所定の電荷に帯電させる帯電チャージ
ャ３１、後述する画像処理部から供給される画像データ
すなわち画像形成すべき画像情報に対応する図示しない
レーザダイオードから発生されたレーザビームを、偏向
装置としてのポリゴンミラー３２ａにより感光体ドラム
３０の軸線方向に偏向するとともに第１および第２の折
り返しミラー３２ｂおよび３２ｃならびにｆθレンズ３
２ｄを介して感光体ドラム３０の表面に露光するするこ
とで感光体ドラム３０の表面に静電潜像を形成するレー
ザ露光装置３２、レーザ露光装置３２による露光により
感光体ドラム３０の表面上に形成された静電潜像に現像
剤としてのトナーを供給して所望の画像濃度で現像する
現像ローラ３３ａを有する現像装置３３、後述する用紙
カセットから給紙された被転写材すなわちコピー用紙Ｐ
に感光体ドラム３０に形成されたトナー像を転写すると
ともにトナー像が転写された用紙Ｐを感光体ドラム３０
から分離させるための転写・剥離チャージャ３４、感光
体ドラム３０の表面からコピー用紙Ｐを剥離する剥離爪
３５、感光体ドラム３０の表面に残留したトナーを清掃
するクリーニング装置３６、及び、感光体ドラム３０の
表面に残った電位を除電する除電装置３７が、順に、配
置されている。

【００３３】感光体ドラム３０の下方に位置される複写
装置２の底部には、複写装置２の正面側より着脱自在に
上下複数段に装着された給紙手段としての多段給紙装置
（以下、ＰＦＰと示す）４０が複写装置２と一体的に配
置されている。

【００３４】ＰＦＰ４０は、さまざまな大きさのコピー
用紙Ｐを複数種類収納するための上段カセット４１、中
段カセット４２および下段カセット４３を含み、それぞ
れのカセット４１、４２および４３は、たとえば、長手
方向に沿って搬送されるよう置かれたＡ４サイズのコピ
ー用紙、Ｂ４サイズのコピー用紙およびＡ３サイズのコ
ピー用紙を、それぞれ、５００枚程度収納可能に形成さ
れている。

【００３５】上段カセット４１、中段カセット４２およ
び下段カセット４３の所定の位置には、それぞれのカセ
ット４１、４２および４３から用紙Ｐを１枚づつ取り出
すピックアップローラ４４ａ、４４ｂおよび４４ｃが配
置されている。

【００３６】それぞれのピックアップローラ４４ａ、４
４ｂおよび４４ｃにより各カセット４１、４２および４
３から取り出された用紙Ｐの先端部が通過される位置に
は、用紙Ｐを１枚づつ分離するための搬送ローラ４５
ａ、４５ｂおよび４５ｃと、それぞれの搬送ローラと一
体的に配置された分離ローラ４６ａ、４６ｂおよび４６
ｃが配置されている。分離ローラ４６ａ、４６ｂおよび
４６ｃは、それぞれ、相互に組み合わせられた搬送ロー
ラに対して軸線が平行に、かつ、所定の圧力で接触する
よう配置されるとともに、搬送ローラの回転方向と逆方
向に回転されることで、各カセットから取り出された用
紙Ｐの最も上の１枚のみを後述する搬送路へ送出する。

【００３７】ＰＦＰ４０の図中右方には、使用頻度の高
いサイズの用紙Ｐ、たとえば、Ａ４サイズの用紙Ｐを３
０００枚程度収納可能に形成された大容量フィーダ（以
下、ＬＣＦと示す）４７が設けられている。ＬＣＦ４７
の所定の位置には、ＬＤＦ４７に収容された用紙Ｐを１
枚づつ取り出すピックアップローラ４８が配置されてい
る。ピックアップローラ４８と感光体ドラム３０との間
には、上下一対に組み合わせられた搬送ローラ４９ａお
よび分離ローラ４９ｂを含む分離機構４９が配置されて
いる。分離機構４９は、分離ローラ４９ｂを搬送ローラ
４９ａが回転される方向に対して逆方向に回転させるこ
とで、ピックアップローラ４８によりＬＤＦ４７から取
り出された用紙Ｐの最も上の１枚のみを後述する搬送路
へ送出する。

【００３８】ＬＣＦ４７の上部には、各カセット４１、
４２、４３およびＬＣＦ４７とは独立に、コピー用紙Ｐ
を給送可能な手差しフィーダ５０が形成されている。手
差しフィーダ５０と感光体ドラム３０との間には、手差
しフィーダ５０に挿入された用紙Ｐを取り込む手差し用
ピックアップローラ５１、ピックアップローラ５１によ
り取り込まれた用紙Ｐをガイドする手差しガイド５２、
及び、手差しガイド５２を介して感光体ドラム３０に向
かって案内される用紙Ｐを搬送する搬送ローラ５３が設
けられている。

【００３９】それぞれのカセット４１、４２および４３
ならびにＬＣＦ４７と感光体ドラム３０との間には、各
カセット４１、４２および４３ならびにＬＣＦ４７から
感光体ドラム３０に向かって用紙Ｐを案内する搬送路５
４が形成されている。この搬送路５４は、さらに、感光
体ドラム３０と転写・剥離チャージャ３３との間に規定
される転写領域を経て、複写装置２の外部まで延出され
ている。また、搬送路５４には、いずれかのカセットま
たはＬＣＦもしくは手差しガイドから給送された用紙Ｐ
を、感光体ドラム３０に向かって搬送するための複数の
搬送ローラ５５が設けられている。

【００４０】搬送路５４の感光体ドラム３０の近傍、か
つ、上流側には、搬送路５４を案内されたコピー用紙Ｐ
の傾きを補正するとともに、感光体ドラム３０上のトナ
ー像の先端とコピー用紙Ｐの先端とを整合させ、感光体
ドラム３０の外周面の移動速度と同じ速度でコピー用紙
Ｐを、転写領域へ給紙するアライニングローラ５６が配
設されている。また、アライニングローラ５６の手前す
なわち搬送ローラ５５側には、アライニングローラ５６
へのコピー用紙Ｐの到達を検出するアライニングセンサ
５６ａが設けられている。

【００４１】転写領域を通過された用紙Ｐが進行する方
向には、用紙Ｐを搬送する搬送ベルト５７が組み込まれ
ている。搬送ベルト５７により用紙Ｐが搬送される方向
であって、感光体ドラム３０に対して熱を与えにくい位
置には、ローラ表面が互いに圧接されたヒートローラ対
を含み、トナー像が転写された用紙Ｐを加熱することで
トナー像を溶融させつつトナー像と用紙Ｐとを加圧して
用紙Ｐにトナー像を定着させる定着装置５８が設けられ
ている。

【００４２】定着装置５８に対向した複写装置２の側壁
には、定着装置５８によりトナー像が定着された用紙Ｐ
が排出される排出トレイ５９が配置されている。定着装
置５８と排出トレイ５９との間には、定着装置５８によ
りトナー像が定着されたコピー用紙Ｐを、後述する用紙
反転部あるいは排出トレイ５９のいづれかに案内する排
出切換ユニット６０が配置されている。

【００４３】排出切換ユニット６０は、定着装置５８を
通過された用紙Ｐを推進する第１および第２の排出ロー
ラ６１および６２、及び、第１および第２の排出ローラ
６１および６２の間に配置され、定着装置５８を通過さ
れたコピー用紙Ｐを、排出トレイ５９あるいは後述する
用紙反転部のいづれかに選択的に振り分ける振り分けゲ
ート６３を有している。

【００４４】反転機構６４は、既に転写領域および定着
装置５８を通過されたコピー用紙Ｐを一時的に集積する
一時集積部６５、定着装置５８を通過したコピー用紙Ｐ
の表裏を反転して一時集積部６５に導く反転路６６、一
時集積部に集積されたコピー用紙Ｐを一枚づつ取り出す
ピックアップローラ６７、一時集積部６５に収容された
用紙Ｐを再びアライニングローラ５６に案内する反転搬
送路６８、及び、反転搬送路６８に案内された用紙Ｐを
アライニングローラ５６に向かって給紙する給紙ローラ
６９を有している。

【００４５】ＡＤＦ８は、カバー７１を有し、カバー７
１の後端縁部が複写装置２の上面後端縁部に図示しない
ヒンジ装置を介して取付けられており、必要に応じてＡ
ＤＦ８全体を回動変位させることで、既に得に説明した
ように、画像読取部４の原稿台１１に対して開閉可能に
形成されている。

【００４６】カバー７１の上面やや左方向部位には、複
数枚の原稿Ｄを保持する原稿給紙台７２が設けられてい
る。原稿給紙台７２の図中左方すなわちＡＤＦ８の一端
側には、原稿給紙台７２にセットされた原稿Ｄを順次一
枚ずつ取出すとともに、図中左端側から画像読取部４の
原稿台１１の一端側に供給するためのピックアップロー
ラ７３が配置されている。原稿給紙台７２の所定の位置
には、原稿給紙台７２への原稿Ｄがセットされたか否か
を検知する原稿検知センサとしてのエンプテイセンサ７
３が配設されている。

【００４７】ピックアップローラ７３の原稿取出し方向
には、ピックアップローラ７３により取り出された原稿
Ｄを原稿台１１に向けて送出する給紙ローラ７４、給紙
ローラ７４により給送された原稿Ｄの先端を整位するア
ライニングローラ７５が配置されている。なお、アライ
ニングローラ７５と給紙ローラ７４との間には、原稿Ｄ
のアライニングローラ７５への到達を検出するアライニ
ングセンサ７５ａが配置されている。

【００４８】カバー７１の内側であって、ＡＤＦ８が閉
じられた状態で画像読取部４の原稿台１１と対向される
位置には、原稿台１１のほぼ全体を覆う大きさが与えら
れ、ピックアップローラ７３、給紙ローラ７４およびア
ライニングローラ７５を介して原稿給紙台７２から搬送
された原稿Ｄを原稿台１１の所定の位置に搬送する搬送
ベルト７６が配置されている。搬送ベルト７６は、図中
左右一対に配置されたベルトローラ７７に掛渡され、図
示しないベルト駆動機構によって、図中右側および図中
左側の両方向に向けて回転される。

【００４９】ＡＤＦ８の右側部位には、搬送ベルト７６
により図中左側から図中右側に移動される原稿Ｄをカバ
ー７１の外側に向けて送出する反転ローラ７８、反転ロ
ーラ７８に原稿Ｄを押し付けるピンチローラ７９、反転
ローラ７８とピンチローラ７９により搬送される原稿Ｄ
を、再び搬送ベルト７６へ戻すか所定の排出位置すなわ
ちカバー７１上に排出させるかを切り換えるフラッパ８
０、フラッパ８０が排出側に切り換えられている場合
に、反転ローラ７８により搬送された原稿Ｄを排出させ
る排紙ローラ８１、及び、反転ローラ７８の近傍での原
稿のジャムを検知するジャムセンサ８２などが配置され
ている。

【００５０】図４は、図３に示したディジタル複写機２
の制御機構を概略的に示すブロック図である。ディジタ
ル複写機２の制御機構は、コントロールパネル１１４を
制御するコントロールパネル部１１０、原稿Ｄの画像情
報を読み取るスキャナ部１２０、入力された画像情報に
基づいて用紙Ｐに画像を形成するプリンタ部１３０、ス
キャナ部１２０および後述する外部装置から供給される
画像データを処理するメモリ編集部１４０、たとえば、
ファクシミリ装置、ハードディスク装置、あるいは、周
知のローカルエリアネットワーク（以下、ＬＡＮと示
す）に接続されたコンピュータおよびワードプロセッサ
などからの画像データの入力を管理するシステム部１５
０、及び、コントロールパネル部１１０、スキャナ部１
２０、プリンタ部１３０、メモリ編集部１４０およびシ
ステム部１５０のそれぞれの間の信号の受け渡しを制御
するメインコントロール部１６０に大別される。

【００５１】コントロールパネル部１１０は、コントロ
ールパネルＣＰＵ１１１と、コントロールパネルＣＰＵ
１１１に接続されたリード・オンリ・メモリ（以下、Ｒ
ＯＭと示す）１１２およびランダム・アクセス・メモリ
（以下、ＲＡＭと示す）１１３により構成されている。

【００５２】コントロールパネルＣＰＵ１１１は、ＲＯ
Ｍ１１２およびＲＡＭ１１３に記憶されているデータを
もとに、コントロールパネル１１４に配置されているさ
まざまなスイッチおよびタッチパネルによる入力の検
知、タッチパネルへの表示、及び、ＬＥＤの点灯および
消灯などを制御する。

【００５３】スキャナ部１２０は、スキャナＣＰＵ１２
１と、スキャナＣＰＵ１２１に接続されたＲＯＭ１２２
およびＲＡＭ１２３を含み、ＲＯＭ１２２およびＲＡＭ
１２３に記憶されている制御データに基づいたスキャナ
ＣＰＵ１２１の制御により、画像読み取り部４のＣＣＤ
イメージセンサ２４を動作させて原稿Ｄの画像を光の明
暗情報として取り込むとともに、第一キャリッジ１６お
よび第二キャリッジ２０を所定の速度で移動させるため
の図示しないＤＣモータなどを付勢するための機構制御
部１２４に所定の駆動信号を出力する。

【００５４】また、スキャナ部１２０は、ＣＣＤイメー
ジセンサ２４から出力されたアナログ画像データを周知
のＡ／Ｄ変換によりディジタル信号に変換するＡ／Ｄ変
換回路１２５、Ａ／Ｄ変換回路１２５を介してディジタ
ル信号に変換された画像信号からＣＣＤイメージセンサ
２４の出力の個体誤差ならびに照明ランプ１３からの光
量の不均一性などに関する影響を除去するシェーディン
グ補正回路１２６、及び、ＣＣＤイメージセンサ２４に
より読み取られた原稿Ｄの画像情報を所定のタイミング
で後段に接続されたメモリ編集部１４０に供給するため
のラインメモリ１２７を有し、ＲＯＭ１２２およびＲＡ
Ｍ１２３のデータに基づいたスキャナＣＰＵ１２１の制
御により、ＣＣＤイメージセンサ２４により読み取られ
た原稿Ｄの画像情報を電気信号に変換したのち所定のス
レショルドレベルで２値化して後段に接続されたメモリ
編集部１４０の後述するページメモリに出力する。

【００５５】なお、スキャナＣＰＵ１２１には、ＡＤＦ
８も接続されている。ＡＤＦ８は、後述するメインコン
トロール部１６０による制御に基づくスキャナＣＰＵ１
２１の制御により原稿Ｄを給送する。また、スキャナＣ
ＰＵ１２１には、図示しない座標入力装置からの編集デ
ータが入力された場合に、メモリ編集部１４０の後述す
るページメモリに、所定の制御データを出力するととも
に画像形成に利用される画像データを保持するためのメ
モリエリアの大きさを制御するエディタ１２８も接続さ
れている。

【００５６】プリンタ部１３０は、プリンタＣＰＵ１３
１と、プリンタＣＰＵ１３１に接続されたＲＯＭ１３２
およびＲＡＭ１３３を含み、画像読み取り部４を介して
読み取られた画像情報および後述する外部装置から供給
される画像データに基づいて用紙Ｐに画像を形成する。

【００５７】プリンタＣＰＵ１３１には、感光体ドラム
３０、現像装置３３の現像ローラ３３ａ、アライニング
ローラ、搬送ベルト、定着装置、反転機構、及び、多段
給紙装置４０の各カセット４１、４２および４３ならび
にＬＤＦ４７のそれぞれに配置されたピックアップロー
ラならびに搬送ローラおよび分離ローラなど回転する図
示しないモータを駆動するモータ制御回路１３４、各カ
セット４１、４２および４３ならびにＬＤＦ４７のそれ
ぞれに配置された図示しないペーパーエンプティスイッ
チ、搬送路５４および反転機構６４の所定の位置に配置
され、用紙Ｐの詰まりなどを検知する図示しないレバー
スイッチ、及び、アライニングセンサ５６ａなどのスイ
ッチおよびセンサから出力される信号の入力に利用され
る入力回路１３５、及び、たとえば、排出切換ユニット
６０の振り分けゲート６３あるいは清掃装置３５に含ま
れる図示しないソレノイドなどを付勢するための機構制
御部１３６などが接続されている。

【００５８】プリンタＣＰＵ１３１には、また、定着装
置５８の温度を制御する温度制御回路１３７、帯電チャ
ージャ、現像装置および転写・剥離チャージャなどに所
定の電圧を与える電圧供給回路１３８、及び、レーザ露
光装置３２の図示しないレーザダイオードから出射され
るレーザビームの光強度を後述するページメモリから供
給される画像データに対応して強度変調するレーザ駆動
回路１３９などが接続され、ＲＯＭ１３２およびＲＡＭ
１３３のデータに基づいたプリンアＣＰＵ１３１の制御
により、用紙Ｐに画像を形成する。

【００５９】メモリ編集部１４０は、メモリ制御ＣＰＵ
１４１を含み、メインコントロール部１６０の後述する
メインＣＰＵとシステム部１５０の後述するシステムＣ
ＰＵとの双方からの指示に応じてスキャナ部１２０ある
いは外部装置から供給される画像データをプリンタ部１
３０のレーザ露光装置３２のレーザダイオードから出射
されるレーザビームの強度変調に利用されるビットマッ
プデータに変換したのち、後段に示すページメモリに一
時的に記憶させる。

【００６０】メモリ制御ＣＰＵ１４１には、システム部
１５０を経由して外部装置から供給された画像データ
と、スキャナ部１２０を介して読み取られたのちメイン
コントロール部１６０の後段に説明する画像処理部によ
り所定の形式に変換された原稿Ｄの画像データとを編集
する画像編集部１４２、入力された画像データを圧縮ま
たは伸張する圧縮／伸張部１４３、入力された画像デー
タを拡大、縮小または回転する拡大／縮小／回転部１４
４、画像編集部１４２、圧縮／伸張部１４３および拡大
／縮小／回転部１４４を介して処理された画像データを
１ページ分ずつ記憶するページメモリ１４５、メモリア
ドレスを管理するアドレス制御部１４６、メモリのデー
タを管理するメモリ管理制御部１４７、及び、画像編集
部１４２に取り込まれた画像データに対して圧縮／伸張
および拡大／縮小／回転などの処理のための指示を与え
る割込制御部１４８とが接続されている。

【００６１】システム部１５０は、スキャナ部１２０以
外から供給される画像データの取り込みを制御するシス
テムＣＰＵ１５１を含み、システムＣＰＵ１５１に接続
された外部装置としてのファクシミリ装置１５２、ハー
ドディスク装置１５３、図示しないコンピュータおよび
ワードプロセッサなどが接続されたＬＡＮ１５４、及
び、ファクシミリ１５２、ハードディスク装置１５３お
よびＬＡＮ１５４を介して供給される画像データをコー
ドデータから複写装置２が処理可能な形式の画像データ
に変換するプリンタコントローラ１５５のそれぞれを制
御することでメモリ編集部１４０の画像編集部１４２に
画像データを入力させる。

【００６２】メインコントロール部１６０は、複写装置
２の動作すなわちコントロールパネル部１１０、スキャ
ナ部１２０、プリンタ部１３０、メモリ編集部１４０お
よびシステム部１５０のそれぞれのＣＰＵ１２１、１３
１、１４１および１５１を制御するメインＣＰＵ１６１
を有している。

【００６３】メインＣＰＵ１６１には、複写装置２を動
作させるためのイニシャルデータなどが記憶されている
ＲＯＭ１６２と、各ＣＰＵ１２１、１３１、１４１およ
び１５１の制御によりコントロールパネル部１１０、ス
キャナ部１２０、プリンタ部１３０、メモリ編集部１４
０およびシステム部１５０のそれぞれから入力されたさ
まざまなデータを保持するＲＡＭ１６３とが接続されて
いる。

【００６４】メインＣＰＵ１６１には、また、システム
部１５０を介して入力されたコードデータをメモリ編集
部１４０のページメモリ１４５に記憶させるために利用
されるプリンタフォントを保持するプリンタフォントＲ
ＯＭ１６４、図示しない編集用表示装置に対してシステ
ム部１５０を介して入力されたコードデータに対応する
画像を表示させるとともに、コントロールパネル部の液
晶表示／入力パネルに対して所定の画像を表示させるた
めのディスプレイフォントを保持するディスプレイフォ
ントＲＯＭ１６５、スキャナ部１２０で読み取った画像
データの送り先の指定およびプリンタ部１３０へ供給す
る画像データの切り替えなどに利用されるとともに、ス
キャナ部１２０のラインメモリ１２７とメモリ編集部１
４０のページメモリ１４５との間およびページメモリ１
４５とレーザ露光装置３２との間を転送される画像デー
タに対してバッファメモリとして機能するデータ切り換
え／バッファメモリ１６６、及び、入力された画像デー
タをマスキングあるいはトリミングする画像処理部１６
７が接続されている。

【００６５】また、上記プリンタＣＰＵ１３１と、上記
ＲＯＭ１３２、ＲＡＭ１３３、モータ制御回路１３４、
入力回路１３５、機構制御部１３６、温度制御回路１３
７、電圧供給回路１３８、レーザ駆動回路１３９、レー
ザ露光装置３２、大容量フィーダ４７の間には、上記機
能拡張装置２００が設けられており、上記プリンタＣＰ
Ｕ１３１からハイレベルの選択信号が入力バッファ２０
１と出力バッファ２０２に供給され、第１の機能拡張回
路２０３が選択されるようになっている。

【００６６】上記メインＣＰＵ１６１と、ＲＯＭ１６
２、ＲＡＭ１６３、プリンタフォントＲＯＭ１６４、デ
ィスプレイフォントＲＯＭ１６５、データ切り換え／バ
ッファメモリ１６６、画像処理部１６７の間、上記コン
トロールパネルＣＰＵ１１１と、ＲＯＭ１１２、ＲＡＭ
１１３、コントロールパネル１１４の間には、上記機能
拡張装置２００が設けられており、上記メインＣＰＵ１
６１からローレベルの選択信号が入力バッファ２０１と
出力バッファ２０２に供給され、第２の機能拡張回路２
０４が選択されるようになっている。

【００６７】この場合、上記機能拡張装置２００内の第
１の機能拡張回路２０３は、上記プリンタＣＰＵ１３１
に対する機能拡張処理を行うものであり、図５に示すよ
うに、内部用デコーダ２１１、外部用デコーダ２１２、
Ｄ／Ａ用ＷＲ生成部２１３、シリアルデータ同期クロッ
ク生成部２１４、Ｄ／Ａレジスタセレクタ２１５、Ｄ／
ＡデータＷＲ回路２１６、Ｄ／ＡデータＲＤ回路２１
７、データバスの入出力セレクタ２１８、内部データ入
力部２１９、ＯＵＴポート２２０、ＩＮポート２２１、
ＦＧパルスカウンタ２２２、Ｉ／Ｏポート２２３、およ
びＤ／Ａ用シリアル制御部２２４によって構成されてお
り、入力信号のアドレスバス、データバス、リード／ラ
イト及びクロック信号により、Ｉ／Ｏポート、モータ用
ＦＧパルスカウンタ、Ｄ／Ａ用シリアル制御、内／外部
デコーダとして動作するようになっている。

【００６８】すなわち、プリンタＣＰＵ１３１からのア
ドレス信号は入力バッファ２０１を介して第１の機能拡
張回路２０３に入力される。この入力されたアドレス信
号は、内部用デコーダ２１１、外部用デコーダ２１２に
供給される。これにより、内部用デコーダ２１１からの
チップセレクト信号が、シリアルデータ同期クロック生
成部２１４、Ｄ／Ａレジスタセレクタ２１５、Ｄ／Ａデ
ータＷＲ回路２１６、Ｄ／ＡデータＲＤ回路２１７、デ
ータバスの入出力セレクタ２１８、内部データ入力部２
１９、ＯＵＴポート２２０、ＩＮポート２２１、ＦＧパ
ルスカウンタ２２２、Ｉ／Ｏポート２２３に供給され
る。また、外部用デコーダ２１２からのチップセレクト
信号は、出力バッファ２０２を介して上記ＲＯＭ１３
２、ＲＡＭ１３３、機構制御部１３６、レーザ駆動回路
１３９に出力される。

【００６９】プリンタＣＰＵ１３１からのデータ信号
は、入力バッファ２０１を介して第１の機能拡張回路２
０３内のデータバスの入出力セレクタ２１８に供給され
た後、ＯＵＴポート２２０から、出力バッファ２０２を
介してモータ制御回路１３４、入力回路１３５、機構制
御部１３６、電圧供給回路１３８、レーザ駆動回路１３
９、大容量フィーダ４７へ駆動のオン−オフ信号として
出力される。

【００７０】また、出力バッファ２０２を介して供給さ
れるプリンタ部１３０内の各回路のセンサからの信号は
ＩＮポート２２１、データバスの入出力セレクタ２１
８、ＯＵＴポート２２０および出力バッファ２０２を介
してプリンタＣＰＵ１３１へ出力される。

【００７１】Ｉ／Ｏポート２２３は、機構制御部１３６
にある他のＣＰＵと通信を行うためのポートであり、通
信方法として８ビットパラレルで行っている。ＦＧパル
スカウンタ２２２は、出力バッファ２０２を介して供給
されるモータ制御回路１３４から送られてくる回転状態
を把握するためのパルス波を入力し、それを分周して出
力バッファ２０２を介してプリンタＣＰＵ１３１へ出力
している。

【００７２】この第１の機能拡張回路２０３では、上記
各ポートの他に、Ｄ／Ａ用シリアル制御部２２４を持っ
ている。Ｄ／Ａレジスタセレクタ２１５より送られてく
るデータにより８ビットのシリアルデータを生成し、出
力バッファ２０２を介して電圧供給回路１３８へ電圧出
力の大きさを決める基準電圧のデータとそのシリアルデ
ータのラッチ信号（シリアルデータを８ビットごとに区
切る）を出力している。さらに、ラッチ信号より区切ら
れた信号を１ビットごとに区切る信号がシリアルデータ
同期クロック生成部２１４から出力バッファ２０２を介
して電圧供給回路１３８へ出力している。

【００７３】シリアルデータ同期クロック生成部２１４
には、図示しない発振器からの基準クロックと図示しな
いリセット回路からのリセット信号が入力バッファ２０
１を介して供給されている。

【００７４】また、上記プリンタＣＰＵ１３１からのラ
イト信号が、入力バッファ２０１を介してＤ／Ａ用ＷＲ
生成部２１３、ＯＵＴポート２２０、Ｉ／Ｏポート２２
３に供給されている。

【００７５】これにより、ＯＵＴポート２２０、Ｉ／Ｏ
ポート２２３は上記ライト信号に同期して信号を出力し
ている。また、上記プリンタＣＰＵ１３１からのリード
信号が、入力バッファ２０１を介してデータバスの入出
力セレクタ２１８に供給されている。

【００７６】また、上記機能拡張装置２００内の第２の
機能拡張回路２０４は、上記メインＣＰＵ１６１（コン
トロールパネルＣＰＵ１１１も含む）に対する機能拡張
処理を行うものであり、図６に示すように、内部用デコ
ーダ２３１、外部用デコーダ２３２、ＤＳＰ−ＬＥＤＷ
Ｒ生成部２３３、ＤＳＰ−ＬＥＤＷＲ回路２３４、シリ
アルデータ同期クロック生成部２３５、データバスの入
出力セレクタ２３６、ＯＵＴポート２３７、ＤＳＰ−Ｌ
ＥＤセレクタ２３８、ＤＳＰ−ＬＥＤ用シリアル制御部
２３９によって構成されており、入力信号のアドレスバ
ス、データバス、リード／ライト及びクロック信号によ
り、ＯＵＴポート、ディスプレイＬＥＤのシリアル制
御、内／外部デコーダとして動作するようになってい
る。

【００７７】すなわち、メインＣＰＵ１６１からのアド
レス信号は入力バッファ２０１を介して第２の機能拡張
回路２０４に入力される。この入力されたアドレス信号
は、内部用デコーダ２３１、外部用デコーダ２３２に供
給される。これにより、内部用デコーダ２３１からのチ
ップセレクト信号が、ＤＳＰ−ＬＥＤＷＲ生成部２３
３、データバスの入出力セレクタ２３６に供給される。
また、外部用デコーダ２３２からのチップセレクト信号
は、出力バッファ２０２を介して上記ＲＯＭ１１２、Ｒ
ＡＭ１１３、コントロールパネル１１４、ＲＯＭ１６
２、ＲＯＭ１６３、プリンタフォントＲＯＭ１６４、デ
ィスプレイフォントＲＯＭ１６５、データ切り換え／バ
ッファメモリ１６６、画像処理部１６７に出力される。

【００７８】ＯＵＴポート２３７は、出力バッファ２０
２を介して図示しないエラー状態チェック装置に接続さ
れ、８ビットデータによりエラー内容を示す。また、デ
ータバスの入出力セレクタ２３６およびＤＳＰ−ＬＥＤ
セレクタ２３８を経由してきたデータバスをＤＳＰ−Ｌ
ＥＤ用シリアル制御部２３９により８ビットシリアル信
号へ変換し、出力バッファ２０２を介してコントロール
パネル１１４へ出力している。また、同時にシリアルデ
ータ同期クロック生成部２３５からの信号によりシリア
ル信号を８ビットごとに区切るラッチ信号とさらにそれ
を１ビットごとに区切るクロック信号を生成し、出力バ
ッファ２０２を介してコントロールパネル１１４へ出力
している。

【００７９】シリアルデータ同期クロック生成部２３４
には、図示しない発振器からの基準クロックと図示しな
いリセット回路からのリセット信号が入力バッファ２０
１を介して供給されている。

【００８０】また、上記メインＣＰＵ１６１からのライ
ト信号が、入力バッファ２０１を介してＤＳＰ−ＬＥＤ
ＷＲ生成部２３３、ＯＵＴポート２３７に供給されてい
る。これにより、ＯＵＴポート２３７は上記ライト信号
に同期して信号を出力している。

【００８１】また、この実施例では、コントロールパネ
ル１１４のＬＥＤ点灯はダイナミック点灯方法を採用し
ている。この場合、ラインは２系統なので、０ライン
用、１ライン用の２つの点灯用切換信号も、ＤＳＰ−Ｌ
ＥＤ用シリアル制御部２３９で生成し、出力バッファ２
０２を介してコントロールパネル１１４へ出力してい
る。

【００８２】

【発明の効果】以上説明したように、異なる処理を制御
する複数のＣＰＵの拡張機能をピン数の少ない１種類の
装置で実現することでき、コストの増加を抑えることが
できるＣＰＵ用の機能拡張装置および電子機器を提供で
きる。

【図面の簡単な説明】

【図１】この発明の一実施例を説明するための機能拡張
装置の概略構成を示すブロック図。

【図２】全体の動作を説明するためのフローチャート。

【図３】この発明に係わるディジタル複写機の構成を示
す断面図。

【図４】ディジタル複写機の内部構成を示すブロック
図。

【図５】第１の機能拡張回路の具体例を説明するための
ブロック図。

【図６】第２の機能拡張回路の具体例を説明するための
ブロック図。

【符号の説明】

２００…機能拡張装置 ２０１…入力バッファ ２０２…出力バッファ ２０３…第１の機能拡張回路 ２０４…第２の機能拡張回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 種々のＣＰＵに対する機能拡張を個々に
   行う複数の機能拡張手段と、 上記ＣＰＵからの切換信号に応じて、上記ＣＰＵからの
   データや信号を受入れて上記機能拡張手段の１つに選択
   的に出力する第１の出力手段と、 上記ＣＰＵからの切換信号に応じて、上記機能拡張回路
   からのデータや信号を選択的に受入れて出力する第２の
   出力手段と、 を具備したことを特徴とするＣＰＵ用の機能拡張装置。
2. 【請求項２】 ＣＰＵに対する第１の機能拡張を行う第
   １の機能拡張回路と、 上記ＣＰＵとは異なるＣＰＵに対する第２の機能拡張を
   行う第２の機能拡張回路と、 上記ＣＰＵからの切換信号に応じて、上記ＣＰＵからの
   データや信号を受入れて上記第１の機能拡張回路あるい
   は上記第２の機能拡張回路に選択的に出力する入力バッ
   ファと、 上記ＣＰＵからの切換信号に応じて、上記第１の機能拡
   張回路からのデータや信号あるいは上記第２の機能拡張
   回路からのデータや信号を選択的に受入れて出力する出
   力バッファと、 を具備したことを特徴とするＣＰＵ用の機能拡張装置。
3. 【請求項３】 種々の処理の制御を行う第１のＣＰＵ
   と、 この第１のＣＰＵとは異なる種々の処理の制御を行う第
   ２のＣＰＵと、 上記第１のＣＰＵの制御に対する処理を実行する複数の
   第１の処理手段と、 上記第２のＣＰＵの制御に対する処理を実行する複数の
   第２の処理手段と、 上記第１のＣＰＵに対する第１の機能拡張を行う第１の
   機能拡張手段と、上記第２のＣＰＵに対する第２の機能
   拡張を行う第２の機能拡張手段と、上記第１のＣＰＵか
   らの切換信号に応じて、上記第１のＣＰＵからのデータ
   や信号を受入れて上記第１の機能拡張手段に出力し、あ
   るいは上記第２のＣＰＵからの切換信号に応じて、上記
   第２のＣＰＵからのデータや信号を受入れて上記第２の
   機能拡張手段に出力する入力バッファと、上記第１のＣ
   ＰＵからの切換信号に応じて、上記第１の機能拡張手段
   からのデータや信号を受入れて上記第１の処理手段へ出
   力し、あるいは上記第２の機能拡張手段からのデータや
   信号を受入れて上記第２の処理手段へ出力する出力バッ
   ファとを有するＣＰＵ用の機能拡張装置と、 を具備したことを特徴とする電子機器。
4. 【請求項４】 種々の処理の制御を行う第１のＣＰＵ
   と、 この第１のＣＰＵとは異なる種々の処理の制御を行う第
   ２のＣＰＵと、 上記第１のＣＰＵの制御に対する処理を実行する複数の
   第１の処理回路と、 上記第２のＣＰＵの制御に対する処理を実行する複数の
   第２の処理回路と、 上記第１のＣＰＵに対する第１の機能拡張を行う第１の
   機能拡張回路と、上記第２のＣＰＵに対する第２の機能
   拡張を行う第２の機能拡張回路と、上記第１のＣＰＵか
   らの切換信号に応じて、上記第１のＣＰＵからのデータ
   や信号を受入れて上記第１の機能拡張回路に出力し、あ
   るいは上記第２のＣＰＵからの切換信号に応じて、上記
   第２のＣＰＵからのデータや信号を受入れて上記第２の
   機能拡張回路に出力する入力バッファと、上記第１のＣ
   ＰＵからの切換信号に応じて、上記第１の機能拡張回路
   からのデータや信号を受入れて上記第１の処理回路へ出
   力し、あるいは上記第２の機能拡張回路からのデータや
   信号を受入れて上記第２の処理回路へ出力する出力バッ
   ファとを有するＣＰＵ用の機能拡張装置と、 を具備したことを特徴とする電子機器。