JPH08263378A - ディスクキャッシュ制御装置 - Google Patents
ディスクキャッシュ制御装置Info
- Publication number
- JPH08263378A JPH08263378A JP7062834A JP6283495A JPH08263378A JP H08263378 A JPH08263378 A JP H08263378A JP 7062834 A JP7062834 A JP 7062834A JP 6283495 A JP6283495 A JP 6283495A JP H08263378 A JPH08263378 A JP H08263378A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- disk
- cache memory
- storage means
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 接続されているすべての磁気ディスク装置に
対して高いキャッシュヒット率が得られるようにする。 【構成】 トラックアドレス情報を格納するＤＡＳＤト
ラック情報格納手段２１０と、接続されているＤＫＵ４
００の数を格納するデバイス数格納手段２２０と、キャ
ッシュメモリの記憶容量を格納するキャッシュメモリ容
量格納手段２３０と、デバイス数情報とメモリ容量情報
とからＤＫＵ４００のキャッシュメモリ領域の大きさと
アドレス空間の割り振りとを計算する演算器２４０と、
これから出力する計算結果とＤＡＳＤトラック情報格納
手段２１０から出力するトラックアドレス情報とからキ
ャッシュメモリに各デバイスのアドレス空間に合わせて
マッピングを行うマッピングコントロール部２５０とを
備えている。これにより、ＤＫＵ間のキャッシュヒット
率の格差をなし、システムの性能向上がはかれる。
対して高いキャッシュヒット率が得られるようにする。 【構成】 トラックアドレス情報を格納するＤＡＳＤト
ラック情報格納手段２１０と、接続されているＤＫＵ４
００の数を格納するデバイス数格納手段２２０と、キャ
ッシュメモリの記憶容量を格納するキャッシュメモリ容
量格納手段２３０と、デバイス数情報とメモリ容量情報
とからＤＫＵ４００のキャッシュメモリ領域の大きさと
アドレス空間の割り振りとを計算する演算器２４０と、
これから出力する計算結果とＤＡＳＤトラック情報格納
手段２１０から出力するトラックアドレス情報とからキ
ャッシュメモリに各デバイスのアドレス空間に合わせて
マッピングを行うマッピングコントロール部２５０とを
備えている。これにより、ＤＫＵ間のキャッシュヒット
率の格差をなし、システムの性能向上がはかれる。
Description
【０００１】
【産業上の利用分野】本発明はディスクキャッシュ制御
装置に関し、特にキャッシュメモリのアドレスマッピン
グ制御に関する。
装置に関し、特にキャッシュメモリのアドレスマッピン
グ制御に関する。
【０００２】
【従来の技術】従来のディスクキャッシュ制御装置は、
キャッシュメモリにアドレスマッピングを行う際には、
接続されている磁気ディスク装置のディスク番号，シリ
ンダ番号およびヘッド番号によってのみキャッシュメモ
リにマッピングしていた。
キャッシュメモリにアドレスマッピングを行う際には、
接続されている磁気ディスク装置のディスク番号，シリ
ンダ番号およびヘッド番号によってのみキャッシュメモ
リにマッピングしていた。
【０００３】
【発明が解決しようとする課題】この従来のディスクキ
ャッシュ制御装置は、キャッシュメモリのアドレス空間
を接続ディスク毎に分割していないため、ヒット率のデ
バイス間格差が大きくなったり、磁気ディスク装置のタ
イプや磁気ディスク媒体の記憶容量が異っても、キャッ
シュメモリのアドレス空間上に同じ大きさのマッピング
領域しか割り当てられず、キャッシュヒット率が上がら
ない磁気ディスク装置が生じるため、システム性能が上
がらないという問題があった。
ャッシュ制御装置は、キャッシュメモリのアドレス空間
を接続ディスク毎に分割していないため、ヒット率のデ
バイス間格差が大きくなったり、磁気ディスク装置のタ
イプや磁気ディスク媒体の記憶容量が異っても、キャッ
シュメモリのアドレス空間上に同じ大きさのマッピング
領域しか割り当てられず、キャッシュヒット率が上がら
ない磁気ディスク装置が生じるため、システム性能が上
がらないという問題があった。
【０００４】
【課題を解決するための手段】第１の発明のディスクキ
ャッシュ制御装置は、磁気ディスク装置の動作を制御す
るディスク制御装置と、キャッシュメモリと、前記ディ
スク制御装置からアクセスする目的の磁気ディスクのト
ラックアドレス情報を出力するアドレスバスと、前記デ
ィスク制御装置と前記キャッシュメモリとの間でキャッ
シュメモリアクセスを制御するキャッシュコントローラ
とを備え、前記キャッシュコントローラが、前記アドレ
スバスに出力された前記トラックアドレス情報を格納す
るＤＡＳＤトラック情報格納手段と、前記ディスク制御
装置の指示により接続されている磁気ディスク装置数を
格納するデバイス数格納手段と、前記キャッシュメモリ
の記憶容量を格納するキャッシュメモリ容量格納手段
と、前記デバイス数格納手段から出力するデバイス数情
報と前記キャッシュメモリ容量格納手段から出力するメ
モリ容量情報とから前記接続されている磁気ディスク装
置のキャッシュメモリ領域の大きさとアドレス空間の割
り振りとを計算する演算器と、この演算器から出力する
計算結果と前記ＤＡＳＤトラック情報格納手段から出力
するトラックアドレス情報とから前記キャッシュメモリ
に各デバイスのアドレス空間に合わせてマッピングを行
うマッピングコントロール部とを含んでいる。
ャッシュ制御装置は、磁気ディスク装置の動作を制御す
るディスク制御装置と、キャッシュメモリと、前記ディ
スク制御装置からアクセスする目的の磁気ディスクのト
ラックアドレス情報を出力するアドレスバスと、前記デ
ィスク制御装置と前記キャッシュメモリとの間でキャッ
シュメモリアクセスを制御するキャッシュコントローラ
とを備え、前記キャッシュコントローラが、前記アドレ
スバスに出力された前記トラックアドレス情報を格納す
るＤＡＳＤトラック情報格納手段と、前記ディスク制御
装置の指示により接続されている磁気ディスク装置数を
格納するデバイス数格納手段と、前記キャッシュメモリ
の記憶容量を格納するキャッシュメモリ容量格納手段
と、前記デバイス数格納手段から出力するデバイス数情
報と前記キャッシュメモリ容量格納手段から出力するメ
モリ容量情報とから前記接続されている磁気ディスク装
置のキャッシュメモリ領域の大きさとアドレス空間の割
り振りとを計算する演算器と、この演算器から出力する
計算結果と前記ＤＡＳＤトラック情報格納手段から出力
するトラックアドレス情報とから前記キャッシュメモリ
に各デバイスのアドレス空間に合わせてマッピングを行
うマッピングコントロール部とを含んでいる。
【０００５】また、第２の発明のディスクキャッシュ制
御装置は、第１の発明のディスクキャッシュ制御装置に
おいて、さらに前記キャッシュコントローラが、前記デ
ィスク制御装置の指示により前記接続されている磁気デ
ィスク装置のタイプを格納し、かつ前記演算器に出力す
るデバイスタイプ格納手段とを含んでいる。
御装置は、第１の発明のディスクキャッシュ制御装置に
おいて、さらに前記キャッシュコントローラが、前記デ
ィスク制御装置の指示により前記接続されている磁気デ
ィスク装置のタイプを格納し、かつ前記演算器に出力す
るデバイスタイプ格納手段とを含んでいる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は、第１の発明のディスクキャッシュ
制御装置の一実施例を示すブロック図である。
制御装置の一実施例を示すブロック図である。
【０００８】本実施例は、図１に示すように、ディスク
制御装置１００と、アドレスバス１２０と、データバス
１４０と、キャッシュコントローラ２００と、タグメモ
リ３００と、データメモリ３１０と、磁気ディスク装置
（以下、ＤＫＵと記す）４００とから構成されている。
制御装置１００と、アドレスバス１２０と、データバス
１４０と、キャッシュコントローラ２００と、タグメモ
リ３００と、データメモリ３１０と、磁気ディスク装置
（以下、ＤＫＵと記す）４００とから構成されている。
【０００９】また、キャッシュコントローラ２００は、
接続されているＤＫＵのアクセスアドレス情報を格納す
るＤＡＳＤトラック情報格納手段２１０と、接続されて
いるＤＫＵの台数情報を格納するデバイス数格納手段２
２０と、キャッシュメモリ容量格納手段２３０と、入力
した情報に基に演算を行う演算器２４０と、マッピング
コントローラ２５０と、ヒット判定回路２６０とからな
っている。
接続されているＤＫＵのアクセスアドレス情報を格納す
るＤＡＳＤトラック情報格納手段２１０と、接続されて
いるＤＫＵの台数情報を格納するデバイス数格納手段２
２０と、キャッシュメモリ容量格納手段２３０と、入力
した情報に基に演算を行う演算器２４０と、マッピング
コントローラ２５０と、ヒット判定回路２６０とからな
っている。
【００１０】そして、これらの各構成要素からは、ディ
スク制御装置１００から出力するデバイス数情報１０１
と、磁気ディスクインタフェース１０２と、ソフトウェ
アから指示されるコマンド１０３と、データバス１４０
と、ＤＡＳＤトラック情報格納手段２１０から出力する
ブロックアドレス２１１およびブロック内アドレス２１
２と、デバイス数格納手段２２０から出力する接続され
ているディスク（ＤＫＵ）数データ２２１と、キャッシ
ュメモリ容量格納手段２３０から出力するキャッシュメ
モリ容量データ２３１と、演算器２４０から出力する接
続されている各ＤＫＵのキャッシュメモリ領域の大きさ
とアドレス空間の割り振りの計算結果２４１と、マッピ
ングコントローラ２５０により生成されたセットアドレ
ス２５１およびタグデータ２５２と、ヒット判定回路２
６０によるキャッシュヒット判定結果２６１と、タグメ
モリ３００から出力するデータ３０１と、データメモリ
３１０から出力するブロックデータ３１１とからなるデ
ータおよび情報の授受を行う。
スク制御装置１００から出力するデバイス数情報１０１
と、磁気ディスクインタフェース１０２と、ソフトウェ
アから指示されるコマンド１０３と、データバス１４０
と、ＤＡＳＤトラック情報格納手段２１０から出力する
ブロックアドレス２１１およびブロック内アドレス２１
２と、デバイス数格納手段２２０から出力する接続され
ているディスク（ＤＫＵ）数データ２２１と、キャッシ
ュメモリ容量格納手段２３０から出力するキャッシュメ
モリ容量データ２３１と、演算器２４０から出力する接
続されている各ＤＫＵのキャッシュメモリ領域の大きさ
とアドレス空間の割り振りの計算結果２４１と、マッピ
ングコントローラ２５０により生成されたセットアドレ
ス２５１およびタグデータ２５２と、ヒット判定回路２
６０によるキャッシュヒット判定結果２６１と、タグメ
モリ３００から出力するデータ３０１と、データメモリ
３１０から出力するブロックデータ３１１とからなるデ
ータおよび情報の授受を行う。
【００１１】なお、ＤＡＳＤトラック情報格納手段２１
０のＤＡＳＤとは、Direct AccessStorage Deviceの略
語であって、ＤＫＵ（磁気ディスク装置）やＭＴＵ（磁
気テープ装置）などの直接アクセス記憶装置を意味す
る。
０のＤＡＳＤとは、Direct AccessStorage Deviceの略
語であって、ＤＫＵ（磁気ディスク装置）やＭＴＵ（磁
気テープ装置）などの直接アクセス記憶装置を意味す
る。
【００１２】次に、このように構成された第１の発明の
実施例の動作について説明する。
実施例の動作について説明する。
【００１３】まず、ディスク制御装置１００は、キャッ
シュコントローラ２００に対する初期設定処理の中でソ
フトウェアのコマンド１０３から指定された接続されて
いるＤＫＵの台数を収集し、ディスクインタフェース１
０２からとそのデバイスタイプについての情報を収集
し、デバイス数情報１０１をデバイス数格納手段２２０
に書き込む。
シュコントローラ２００に対する初期設定処理の中でソ
フトウェアのコマンド１０３から指定された接続されて
いるＤＫＵの台数を収集し、ディスクインタフェース１
０２からとそのデバイスタイプについての情報を収集
し、デバイス数情報１０１をデバイス数格納手段２２０
に書き込む。
【００１４】ディスク制御装置１００は、通常のＤＫＵ
に対するアクセス動作を開始すると、アクセスする目的
のＤＫＵのトラックアドレスをアドレスバス１２０に出
力する。演算器２４０は、デバイス数格納手段２２０か
ら出力されるデバイス数データ２２１とキャッシュメモ
リ容量格納手段２３０から出力されるキャッシュメモリ
容量データ２３１とに基づいて、接続されている各ＤＫ
Ｕのキャッシュメモリ領域が重複することなく、かつ等
しい大きさにアドレス空間の割り振りを計算し、それを
計算結果２４１として出力する。
に対するアクセス動作を開始すると、アクセスする目的
のＤＫＵのトラックアドレスをアドレスバス１２０に出
力する。演算器２４０は、デバイス数格納手段２２０か
ら出力されるデバイス数データ２２１とキャッシュメモ
リ容量格納手段２３０から出力されるキャッシュメモリ
容量データ２３１とに基づいて、接続されている各ＤＫ
Ｕのキャッシュメモリ領域が重複することなく、かつ等
しい大きさにアドレス空間の割り振りを計算し、それを
計算結果２４１として出力する。
【００１５】マッピングコントローラ２５０は、演算器
２４０が演算した演算結果２４１に従って、例えば、そ
れが１番のＤＫＵであれば、アドレス空間のディスク１
番の領域に、ＤＡＳＤトラックアドレス格納手段２１０
に格納されていたブロックアドレス２１１がマッピング
されるように、セットアドレス２５１とタグデータ２５
２とを生成する。
２４０が演算した演算結果２４１に従って、例えば、そ
れが１番のＤＫＵであれば、アドレス空間のディスク１
番の領域に、ＤＡＳＤトラックアドレス格納手段２１０
に格納されていたブロックアドレス２１１がマッピング
されるように、セットアドレス２５１とタグデータ２５
２とを生成する。
【００１６】また、タグメモリ３００は、セットアドレ
ス２５１を入力するとともに、そのタグデータ３０１を
ヒット判定回路２６０に出力する。ヒット判定回路２６
０は、入力したタグデータ２５２とタグデータ３０１と
が一致しているか否かのキャッシュヒットの判定を行
い、ヒット判定結果２６１を出力する。そして、キャッ
シュヒット時には、データメモリ３１０をイネーブルに
する。
ス２５１を入力するとともに、そのタグデータ３０１を
ヒット判定回路２６０に出力する。ヒット判定回路２６
０は、入力したタグデータ２５２とタグデータ３０１と
が一致しているか否かのキャッシュヒットの判定を行
い、ヒット判定結果２６１を出力する。そして、キャッ
シュヒット時には、データメモリ３１０をイネーブルに
する。
【００１７】ここで、データメモリ３１０がイネーブル
状態になると、データメモリ３１０は、マッピングコン
トローラ２５０が生成したセットアドレス２５１とＤＡ
ＳＤトラックアドレス格納手段２１０に格納されていた
ブロック内アドレス２１２で示されるデータとをデータ
バス１４０に出力する。
状態になると、データメモリ３１０は、マッピングコン
トローラ２５０が生成したセットアドレス２５１とＤＡ
ＳＤトラックアドレス格納手段２１０に格納されていた
ブロック内アドレス２１２で示されるデータとをデータ
バス１４０に出力する。
【００１８】そして、ディスク制御装置１００は、キャ
ッシュヒットすると、データバス１４０から目的のアク
セスアドレスのデータを読み取る。これにより、本発明
のディスクキャッシュ制御装置は、接続されているＤＫ
Ｕ数に応じてキャッシュメモリを有効に使用することが
できる。
ッシュヒットすると、データバス１４０から目的のアク
セスアドレスのデータを読み取る。これにより、本発明
のディスクキャッシュ制御装置は、接続されているＤＫ
Ｕ数に応じてキャッシュメモリを有効に使用することが
できる。
【００１９】続いて、第２の発明について図面を参照し
て説明する。
て説明する。
【００２０】図２は、第２の発明のディスクキャッシュ
制御装置の一実施例を示すブロック図である。
制御装置の一実施例を示すブロック図である。
【００２１】本実施例は、図２に示すように、ディスク
制御装置１００ａと、アドレスバス１２０と、データバ
ス１４０と、キャッシュコントローラ２００ａと、タグ
メモリ３００と、データメモリ３１０と、磁気ディスク
装置（以下、ＤＫＵと記す）４００とから構成されてい
る。
制御装置１００ａと、アドレスバス１２０と、データバ
ス１４０と、キャッシュコントローラ２００ａと、タグ
メモリ３００と、データメモリ３１０と、磁気ディスク
装置（以下、ＤＫＵと記す）４００とから構成されてい
る。
【００２２】そして、キャッシュコントローラ２００ａ
は、図１に示すキャッシュコントローラ２００内にデバ
イスタイプ格納手段２７０を付加したものであって、キ
ャッシュコントローラ２００ａからデバイスタイプ情報
１０４を入力するとともに、演算器２４０ａに対してデ
バイスタイプ（ＤＫＵのタイプ）を示すデバイスタイプ
データ２７１を出力するように構成されており、それ以
外は第１の発明の実施例の構成と同様であって、図中、
第１の発明の実施例と同様の構成および機能を有するも
のについては、同じ符号を用いた。
は、図１に示すキャッシュコントローラ２００内にデバ
イスタイプ格納手段２７０を付加したものであって、キ
ャッシュコントローラ２００ａからデバイスタイプ情報
１０４を入力するとともに、演算器２４０ａに対してデ
バイスタイプ（ＤＫＵのタイプ）を示すデバイスタイプ
データ２７１を出力するように構成されており、それ以
外は第１の発明の実施例の構成と同様であって、図中、
第１の発明の実施例と同様の構成および機能を有するも
のについては、同じ符号を用いた。
【００２３】次に、このように構成された第２の発明の
実施例の動作について説明する。なお、本実施例では、
説明の重複を避けるため、第１の発明の実施例の場合と
異る動作についてのみ説明する。
実施例の動作について説明する。なお、本実施例では、
説明の重複を避けるため、第１の発明の実施例の場合と
異る動作についてのみ説明する。
【００２４】第２の発明の実施例では、まず、キャッシ
ュコントローラ２００ａに対する初期設定の中で、さら
にデバイスタイプ情報１０４をデバイスタイプ格納手段
に書き込む。そして、演算器２４０ａは、デバイス数格
納手段２２０から出力されるデバイス数データ２２１と
キャッシュメモリ容量格納手段２３０から出力されるキ
ャッシュメモリ容量データ２３１とともに、デバイスタ
イプ格納手段２７０から出力されるデバイスタイプデー
タ２７１を加えて演算を行う。そして、接続されている
各ＤＫＵのキャッシュメモリ領域が重複することなく、
それぞれのＤＫＵのタイプに応じた大きさにキャッシュ
メモリのアドレス空間の割り振りを計算し、それを計算
結果２４１として出力する。
ュコントローラ２００ａに対する初期設定の中で、さら
にデバイスタイプ情報１０４をデバイスタイプ格納手段
に書き込む。そして、演算器２４０ａは、デバイス数格
納手段２２０から出力されるデバイス数データ２２１と
キャッシュメモリ容量格納手段２３０から出力されるキ
ャッシュメモリ容量データ２３１とともに、デバイスタ
イプ格納手段２７０から出力されるデバイスタイプデー
タ２７１を加えて演算を行う。そして、接続されている
各ＤＫＵのキャッシュメモリ領域が重複することなく、
それぞれのＤＫＵのタイプに応じた大きさにキャッシュ
メモリのアドレス空間の割り振りを計算し、それを計算
結果２４１として出力する。
【００２５】ここで、図３に計算したキャッシュメモリ
のアドレス空間の一例を示す。図３では、接続されてい
るＤＫＵが４スピンドル（４台）であって、例えば、デ
ィスク番号が１番（＃１）および２番（＃２）のＤＫＵ
は記憶容量が大きく、３番（＃３）および４番（＃４）
のＤＫＵは記憶容量が小さい場合を示している。このよ
うに、接続されているＤＫＵの数とそれらのタイプとに
応じてキャッシュメモリのアドレス空間を配分し、ＤＫ
Ｕ１台当たりのキャッシュメモリ容量を最適化すること
ができる。
のアドレス空間の一例を示す。図３では、接続されてい
るＤＫＵが４スピンドル（４台）であって、例えば、デ
ィスク番号が１番（＃１）および２番（＃２）のＤＫＵ
は記憶容量が大きく、３番（＃３）および４番（＃４）
のＤＫＵは記憶容量が小さい場合を示している。このよ
うに、接続されているＤＫＵの数とそれらのタイプとに
応じてキャッシュメモリのアドレス空間を配分し、ＤＫ
Ｕ１台当たりのキャッシュメモリ容量を最適化すること
ができる。
【００２６】
【発明の効果】以上説明したように、第１の発明のディ
スクキャッシュ制御装置は、キャッシュメモリのアドレ
ス空間のマッピングを接続されているＤＫＵの数によ
り、常にキャッシュメモリの全領域がマッピングに使用
され、異なるＤＫＵでキャッシュメモリ領域が重複しな
いため、接続されているＤＫＵの間でのキャッシュヒッ
ト率の格差をなくすことが可能となり、システムの性能
向上がはかれるという効果がある。
スクキャッシュ制御装置は、キャッシュメモリのアドレ
ス空間のマッピングを接続されているＤＫＵの数によ
り、常にキャッシュメモリの全領域がマッピングに使用
され、異なるＤＫＵでキャッシュメモリ領域が重複しな
いため、接続されているＤＫＵの間でのキャッシュヒッ
ト率の格差をなくすことが可能となり、システムの性能
向上がはかれるという効果がある。
【００２７】また、第２の発明のディスクキャッシュ制
御装置は、各ＤＫＵのキャッシュメモリ領域の大きさが
ＤＫＵのタイプに応じて可変であり、システムにおける
ＤＫＵの構成に適したマッピングが可能となるため、キ
ャッシュヒットによるシステムの性能向上がはかれると
いう効果がある。
御装置は、各ＤＫＵのキャッシュメモリ領域の大きさが
ＤＫＵのタイプに応じて可変であり、システムにおける
ＤＫＵの構成に適したマッピングが可能となるため、キ
ャッシュヒットによるシステムの性能向上がはかれると
いう効果がある。
【図１】第１の発明の一実施例を示すブロック図であ
る。
る。
【図２】第２の発明の一実施例を示すブロック図であ
る。
る。
【図３】計算したキャッシュメモリのアドレス空間の一
例を示す図である。
例を示す図である。
１００，１００ａ ディスク制御装置 １０１ デバイス数情報 １０２ 磁気ディスクインタフェース １０３ ソフトウェアコマンド １０４ デバイスタイプ情報 １２０ アドレスバス １４０ データバス ２００，２００ａ キャッシュコントローラ ２１０ ＤＡＳＤトラックアドレス格納手段 ２１１ ブロックアドレス ２１２ ブロック内アドレス ２２０ デバイス数格納手段 ２２１ デバイス数データ ２３０ キャッシュメモリ容量格納手段 ２３１ キャッシュメモリ容量データ ２４０，２４０ａ 演算器 ２４１ 演算結果 ２５０ マッピングコントローラ ２５１ セットアドレス ２５２，３０１ タグデータ ２６０ ヒット判定回路 ２６１ ヒット判定結果 ２７０ デバイスタイプ格納手段 ２７１ デバイスタイプデータ ３００ タグメモリ ３１０ データメモリ ３１１ ブロックデータ ４００ 磁気ディスク装置（ＤＫＵ）
Claims (2)
- 【請求項１】 磁気ディスク装置の動作を制御するディ
スク制御装置と、キャッシュメモリと、前記ディスク制
御装置からアクセスする目的の磁気ディスクのトラック
アドレス情報を出力するアドレスバスと、前記ディスク
制御装置と前記キャッシュメモリとの間でキャッシュメ
モリアクセスを制御するキャッシュコントローラとを備
え、 前記キャッシュコントローラが、前記アドレスバスに出
力された前記トラックアドレス情報を格納するＤＡＳＤ
トラック情報格納手段と、前記ディスク制御装置の指示
により接続されている磁気ディスク装置数を格納するデ
バイス数格納手段と、前記キャッシュメモリの記憶容量
を格納するキャッシュメモリ容量格納手段と、前記デバ
イス数格納手段から出力するデバイス数情報と前記キャ
ッシュメモリ容量格納手段から出力するメモリ容量情報
とから前記接続されている磁気ディスク装置のキャッシ
ュメモリ領域の大きさとアドレス空間の割り振りとを計
算する演算器と、この演算器から出力する計算結果と前
記ＤＡＳＤトラック情報格納手段から出力するトラック
アドレス情報とから前記キャッシュメモリに各デバイス
のアドレス空間に合わせてマッピングを行うマッピング
コントロール部とを含むことを特徴とするディスクキャ
ッシュ制御装置。 - 【請求項２】 請求項１のディスクキャッシュ制御装置
において、さらに前記キャッシュコントローラが、前記
ディスク制御装置の指示により前記接続されている磁気
ディスク装置のタイプを格納し、かつ前記演算器に出力
するデバイスタイプ格納手段とを含むことを特徴とする
ディスクキャッシュ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7062834A JPH08263378A (ja) | 1995-03-22 | 1995-03-22 | ディスクキャッシュ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7062834A JPH08263378A (ja) | 1995-03-22 | 1995-03-22 | ディスクキャッシュ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08263378A true JPH08263378A (ja) | 1996-10-11 |
Family
ID=13211749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7062834A Pending JPH08263378A (ja) | 1995-03-22 | 1995-03-22 | ディスクキャッシュ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08263378A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004178571A (ja) * | 2002-11-11 | 2004-06-24 | Matsushita Electric Ind Co Ltd | キャッシュ制御装置、キャッシュ制御方法、コンピュータシステム |
| CN100405337C (zh) * | 2004-12-31 | 2008-07-23 | 技嘉科技股份有限公司 | 一种数据传输装置及其方法、与其计算机快速开机方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62233864A (ja) * | 1986-04-04 | 1987-10-14 | Fuji Electric Co Ltd | デイスクキヤツシユメモリ管理方式 |
| JPH0192855A (ja) * | 1987-10-02 | 1989-04-12 | Fujitsu Ltd | ディスクキャッシュ制御方式 |
| JPH028928A (ja) * | 1988-06-27 | 1990-01-12 | Hitachi Ltd | データバッファ制御方式 |
-
1995
- 1995-03-22 JP JP7062834A patent/JPH08263378A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62233864A (ja) * | 1986-04-04 | 1987-10-14 | Fuji Electric Co Ltd | デイスクキヤツシユメモリ管理方式 |
| JPH0192855A (ja) * | 1987-10-02 | 1989-04-12 | Fujitsu Ltd | ディスクキャッシュ制御方式 |
| JPH028928A (ja) * | 1988-06-27 | 1990-01-12 | Hitachi Ltd | データバッファ制御方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004178571A (ja) * | 2002-11-11 | 2004-06-24 | Matsushita Electric Ind Co Ltd | キャッシュ制御装置、キャッシュ制御方法、コンピュータシステム |
| CN100405337C (zh) * | 2004-12-31 | 2008-07-23 | 技嘉科技股份有限公司 | 一种数据传输装置及其方法、与其计算机快速开机方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4219602B2 (ja) | 記憶制御装置および記憶制御装置の制御方法 | |
| US5996046A (en) | Parity generation system for generating new parity using old data in temporary storage without accessing main disk storage of disk drive | |
| JPH08212018A (ja) | Ｒａｉｄを動的に拡張する方法及び装置 | |
| JPH0335694B2 (ja) | ||
| JP3581727B2 (ja) | ディスクアレイコントローラ及びディスクアレイ装置 | |
| JPH09288547A (ja) | アレイ型記憶装置 | |
| JP2006507603A (ja) | Ｂｉｏｓ記憶アレイ | |
| JPH08263378A (ja) | ディスクキャッシュ制御装置 | |
| JPH0236010B2 (ja) | ||
| JP3005626B2 (ja) | データ処理システムおよびデータ転送方法 | |
| JP3701045B2 (ja) | 処理ユニット、および処理ユニット内にメモリアクセスサイクルを発生する方法 | |
| KR100423812B1 (ko) | 디스크 캐쉬메모리 제어기 및 패리티 연산장치를 구비한알에이아이디 제어기 및 패리티 연산방법 | |
| JP2975253B2 (ja) | 多重化ボリューム装置 | |
| JPH11184761A (ja) | リードモディファイライト制御システム | |
| JP4209108B2 (ja) | 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ | |
| JPS5850383B2 (ja) | 情報処理装置 | |
| JP2004164171A (ja) | パス冗長化装置及び方法 | |
| JPH08202505A (ja) | アレイ型記憶装置 | |
| JP3066623B2 (ja) | ディスクキャッシュ制御方式 | |
| JP2994917B2 (ja) | 記憶システム | |
| JPH11249937A (ja) | コンピュータシステム | |
| JP2000305721A (ja) | データディスクアレイ装置 | |
| JPS62145342A (ja) | キヤツシユメモリシステム | |
| JPH02176950A (ja) | ディスクキャッシュ制御方式 | |
| JPS61127025A (ja) | 光デイスク制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970930 |