JPH08264490A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08264490A
JPH08264490A JP7062267A JP6226795A JPH08264490A JP H08264490 A JPH08264490 A JP H08264490A JP 7062267 A JP7062267 A JP 7062267A JP 6226795 A JP6226795 A JP 6226795A JP H08264490 A JPH08264490 A JP H08264490A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
positive resist
holding plate
photoresist
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7062267A
Other languages
English (en)
Inventor
Takahiro Kawabata
隆弘 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP7062267A priority Critical patent/JPH08264490A/ja
Publication of JPH08264490A publication Critical patent/JPH08264490A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dicing (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【構成】 半導体ウェーハ11の素子12が形成された
面12aの、エッチカット予定部13aをその幅より幅
広に、選択的にネガレジスト13で被覆し、その上にポ
ジレジスト14を全面に塗布し、その面を保持板(ガラ
ス板15)に貼りつけて裏面を研摩した後、前記半導体
ウェーハ11の反対面をエッチング予定部を除いて、ポ
ジレジスト17で被覆し、前記半導体ウェーハ11の反
対面よりドライエッチによりエッチカットする。ネガレ
ジスト13を溶解しない薬液でそのポジレジスト17を
除去する。その後に前記半導体ウェーハ11を前記保持
板(ガラス板15)に貼りつけた状態でPHSを形成す
る。そして素子12を前記保持板(ガラス板15)より
剥離する。 【効果】 本発明によれば、エッチカット部はエッチカ
ット工程中に接触する薬液に溶けないので、工程中に素
子が剥離することがない。また、素子表面との接触部は
工程後容易に剥離するポジレジストを使用することによ
り、素子表面に剥離困難な付着物が残ることがないた
め、これに起因する外観不良がなくなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、PHS構造を有する化
合物半導体装置のエッチカットによる素子分割方法に関
する。
【0002】
【従来の技術】半導体装置の素子分割方法の一つとして
エッチカットが用いられている。従来のPHS(Pla
ted Heat Sink)構造を有するパワーME
SFETの製造方法について、図3を用いて説明する。
図3はエッチカット工程のフロー順に示すウェーハ断面
図である。半導体ウェーハ1の一方の面には複数の素子
2が形成されている(図3a)。つぎにウェーハ1の素
子形成面2a(ウェーハ表面)に第一のネガレジスト3
を均一に塗布し、乾燥、焼き締め等所定の熱処理を行な
う(図3b)。保持板である透明なガラス板4に第二の
ネガレジスト5(第一のネガレジストと同じでもよい)
を均一に塗布し、所定の熱処理を行なって、ウェーハ1
とガラス板4が平行になるように、ウェーハ1の第一の
ネガレジスト3塗布面とガラス板4の第二のネガレジス
ト5塗布面を貼り合わせる。このとき接着を容易に、か
つ強固にするためにガラス板4を加熱する。
【0003】ここで、ウェーハ表面2aおよびガラス板
にネガレジストを使用するのは後述するようにポジレジ
ストをカバーにエッチカットを行なってその後ポジレジ
ストを剥離剤を用いて除去する際、溶解しないためであ
る。なお本明細書において「薬液に強いホトレジスト」
と「薬液に強いコーティング剤」と言う言葉を用いる
が、この意味は絶対的な基準に比較して強いと言う意味
ではない。エッチカットのカバーとして「あるホトレジ
スト」が選ばれれ、「それを剥離する薬液」が選ばれた
とき、その薬液に実質的に耐えるホトレジストまたはコ
ーティング剤が本明細書での「薬液に強いホトレジス
ト」または「薬液に強いコーティング剤であるので注意
されたい(図3c)。
【0004】つぎにメカニカル研磨とケミカル研磨によ
りウェーハ1を所定の厚さにする(図3d)。つぎにポ
ジレジストと両面目合わせ機で選択的に素子2の裏面に
ポジレジスト6を残す。つぎにポジレジストをカバーと
してウェットまたはドライエッチングによりエッチカッ
トして一個一個の素子2に分割する。ただし、素子2は
まだガラス板4に貼りついている。また、図示しないが
バイアホール形成部はポジレジストは残さない。このと
き、同時に素子2表面の熱や電気を裏面に通すバイアホ
ール(図示せず)を貫通させる(3e)。つぎに素子2
裏面のポジレジストを第一のネガレジストを溶解しない
ポジレジスト剥離剤で除去する。つぎにエッチカットし
た素子2の裏面をメッキをするための電気的接続とし
て、ガラス板4上の素子2全面およびウェーハがエッチ
ング除去されて露出した第一のネガレジスト3に金属
(図示せず)をスパッタする(図示せず)。
【0005】つぎに金メッキをする部分(すなわち素子
2の裏面および側面)を除いた部分にネガレジスト膜
(図示せず)を形成する。つぎにメッキにより金7を素
子2の裏面、側面およびバイアホール(図示せず)内部
に付ける。つぎにそのネガレジストをネガレジスト剥離
剤で除去する。ここで、素子2裏面と素子2裏面のバイ
アホールの深い穴に金7メッキをするときに、この部分
のホトレジストを現像で除去する必要がある。このと
き、光の当たりにくい穴のホトレジストを除くには、光
の当たらない部分は硬化しないネガレジストが適してい
る。また、金7メッキ後のネガレジストの剥離時には、
第一のネガレジスト3上にはスパッタした金属があり、
ネガレジスト剥離液で第一のネガレジスト3が溶解する
ことはない。つぎに素子2間の金属を金7をマスクにウ
ェットまたはドライエッチングにより除去して一個一個
の素子2に分割する(図3f)。つぎに素子2をネガレ
ジスト剥離剤でガラス板4から剥離する。つぎに素子2
を有機溶剤で洗浄する(図3g)。
【0006】
【発明が解決しようとする課題】このエッチカット方法
では、素子2表面の第一ネガレジスト3(例えば(株)
東京応化製OMR83)塗布以後の熱が加わる工程(ガ
ラス基板4へのウェーハ1の貼りつけ工程、ドライエッ
チング工程、金属のスパッタ工程、塗布以後の他のホト
レジストの焼き締め工程等)により、第一のネガレジス
ト3が変質し、素子2表面に付着した第一のレジスト3
の除去がネガレジスト剥離剤(例えば(株)東京応化製
OMR83剥離剤)では困難になる。この除去できない
ネガレジストを他の薬液で除去しようとすると素子2構
成材料をエッチングする等の悪影響があり使用できな
い。その結果、素子2表面への第一のレジスト3付着に
よる外観不良が発生し、歩留が低下すると言う問題があ
った。
【0007】素子2表面に第一のネガレジスト3を塗布
する代わりに、ポジレジスト(例えばノボラック系)を
用いると、素子2表面にポジレジストが付着しても後の
工程で素子2表面に付着したポジレジストが変質して、
ポジレジスト剥離液(例えばメチルエチルケトン)でポ
ジレジストの除去が困難になることはない。しかし、エ
ッチカット時の裏面のポジレジストをポジレジスト剥離
液で除去する時に、素子2間のポジレジストが溶解し、
つづいて素子2表面のポジレジストが溶解する。また、
エッチカット時に素子2の裏面にネガレジストを被覆し
た場合は、裏面のネガレジスト除去時のネガレジスト剥
離剤にポジレジストが溶解する。そのために素子2がガ
ラス板4から剥離し、その後の工程に供することができ
ないと言う問題があった。
【0008】
【課題を解決するための手段】本発明は上記課題を解決
するために提案されたもので、半導体ウェーハの素子が
形成された面のエッチカット予定部を、その幅より幅広
に、選択的に薬液に強いホトレジストで被覆する第一の
工程と、その上に熱が加わっても薬液で容易に溶けるコ
ーティング剤を全面に塗布する第二の工程と、その面を
保持板に貼りつける第三の工程と、前記半導体ウェーハ
の反対面をエッチング予定部を除いて、ホトレジストで
被覆する第四の工程と、前記半導体ウェーハの反対面よ
りエッチカットする第五の工程と、前記薬液に強いホト
レジストを溶解しない薬液で前記第四の工程で被覆した
ホトレジストを除去する第六の工程と、その後に前記半
導体ウェーハを前記保持板に貼りつけた状態で処理する
第七の工程と、前記素子を前記保持板より剥離する第八
の工程とを有し、かつ、上記いづれかの工程に前記半導
体ウェーハが加熱される処理を有することを特徴とする
半導体装置の製造方法を提供する。詳しくは、半導体ウ
ェーハの素子が形成された面のエッチカット予定部を、
その幅より幅広に、選択的にネガレジストで被覆する第
一の工程と、その上にポジレジストを全面に塗布する第
二の工程と、その面を保持板に貼りつける第三の工程
と、前記半導体ウェーハの反対面をエッチング予定部を
除いて、ポジレジストで被覆する第四の工程と、前記半
導体ウェーハの反対面よりエッチカットする第五の工程
と、前記ネガレジストを溶解しないポジレジスト剥離剤
で第四の工程で被覆したポジレジストを除去する第六の
工程と、その後に前記半導体ウェーハを前記保持板に貼
りつけた状態で処理する第七の工程と、前記素子を前記
保持板より剥離する第八の工程とを有し、かつ、上記工
程のいづれかの工程に前記半導体ウェーハが加熱される
処理を有することを特徴とする半導体装置の製造方法を
提供する。また、半導体ウェーハの素子が形成された面
の、素子表面をそれより幅狭に、選択的に熱が加わって
も薬液で容易に溶けるホトレジストで被覆する第一の工
程と、その上に薬液に強いコーティング剤を全面に塗布
する第二の工程と、その面を保持板に貼りつける第三の
工程と、前記半導体ウェーハの反対面を、エッチング予
定部を除いて、ホトレジストで被覆する第四の工程と、
前記半導体ウェーハの反対面よりエッチカットする第五
の工程と、前記薬液に強いコーティング剤を溶解しない
薬液で前記第四工程のホトレジストを除去する第六の工
程と、その後に前記半導体ウェーハを前記保持板に貼り
つけた状態で処理する第七の工程と、前記素子を前記保
持板より剥離する第八の工程とを有し、かつ、上記工程
のいづれかに前記半導体ウェーハが加熱される処理を有
することを特徴とする半導体装置の製造方法を提供す
る。詳しくは、半導体ウェーハの素子が形成された面の
素子表面をそれより幅狭に、選択的にポジレジストで被
覆する第一の工程と、その上にネガレジストを全面に塗
布する第二の工程と、その面を保持板に貼りつける第三
の工程と、前記半導体ウェーハの反対面を、エッチング
予定部を除いて、ポジレジストで被覆する第四の工程
と、反対面よりエッチカットする第五の工程と、前記ネ
ガレジストを溶解しないポリレジスト剥離剤で前記第四
工程で被覆したポジレジストを除去する第六の工程と、
その後にウェーハを保持板に貼りつけた状態で処理する
第七の工程と、素子を保持板より剥離する第八の工程と
を有し、かつ、上記工程のいづれかにウェーハが加熱さ
れる処理を有することを特徴とする半導体装置の製造方
法を提供する。
【0009】
【作用】上記手段によれば、ウェーハの素子が形成され
た面のエッチカット部は薬液に強いホトレジストや薬液
に強いコーティング剤で被覆したので、エッチカット時
の素子裏面をマスクしたホトレジストを剥離する薬液に
溶解することがない。したがって、第六の工程中に素子
が剥離することはない。またレジストやコーティング剤
の残りが外観不良となる素子の表面は、熱が加わっても
薬液で容易に溶けるホトレジストか熱が加わっても薬液
で容易に溶けるコーティング剤で被覆しているので、コ
ーティング剤を塗布またはホトレジストを被覆した以後
に熱が加わる処理があっても、ペレット表面にコーティ
ング剤またはホトレジストが残り外観不良になることは
ない。
【0010】
【実施例1】PHS構造を有するパワーMESFETの
製造に本発明の請求項1、2に係る製造方法を適用した
例について、図1を用いて説明する。図1は本発明のエ
ッチカット工程のフロー順に示すウェーハ断面図であ
る。半導体ウェーハ11には複数の素子12が形成され
ている(図1a)。つぎの工程は本発明の特徴である。
ウェーハ11の素子形成面12a(ウェーハ表面)の素
子12間のエッチカット予定部13aに、それより幅広
に、選択的に薬液に強いホトレジストの一例として、ネ
ガレジスト(例えば環化ゴム系OMR83(株)東京応
化製)膜を形成する(以下第一のネガレジスト13と記
す)(図1b)。
【0011】つぎに素子12および第一のネガレジスト
膜13上に薬液で熱が加わっても容易に溶けるコーティ
ング剤としてポジレジスト14(例えばノボラック系O
FPR−800C(株)東京応化製)を全面に均一に塗
布する(図1c)。つぎに保持板である透明なガラス板
15に、接着強度を保つために第二のネガレジスト16
(例えばOMR83)を均一に塗布し、ウェーハ11と
ガラス板15が平行になるようにウェーハ11のポジレ
ジスト14塗布面とガラス板15の第二のネガレジスト
16塗布面を貼り合わせる。ただし、ポジレジスト14
でガラス板15への接着強度が得られれば、ネガレジス
ト16は不要である。このとき接着を容易に、かつ強固
にするためにガラス板15とウェーハ11を加熱する
(図1d)。つぎにメカニカル研磨とケミカル研磨によ
りウェーハ11を所定の厚さにする(図1e)。
【0012】つぎにポジレジスト(例えばOFPR−8
00C)と両面目合わせ機で半導体ウェーハ11の裏面
のエッチカット予定部13aおよびバイアホール形成予
定部(図示せず)等のエッチング予定部を除きポジレジ
スト17を残す。つぎにポジレジスト17をカバーとし
てドライエッチングによりエッチカットして一個一個の
素子12に分割する。このとき、同時に素子12の表面
の熱や電気を裏面に通すバイアホール(図示せず)を貫
通する(図1f)。つぎに素子12裏面のポジレジスト
17をポジレジスト剥離剤(例えばメチルエチルケト
ン)で除去する。このときの第一のネガレジスト13は
メチルエチルケトンには溶けないので素子12が剥離す
ることはない。つぎにエッチカットした素子12の裏面
をメッキするための電気的接続として、ガラス板15に
貼りつけた素子12の裏面全面およびウェーハがエッチ
ング除去されて露出した第一のネガレジスト13に金属
(図示せず)をスパッタする。つぎに金メッキをする部
分即ち素子12の裏面および側面を除く部分にネガレジ
スト膜(図示せず)を形成する。つぎにメッキにより金
18を素子12の裏面、側面およびバイアホール(図示
せず)内に付ける。つぎにそのネガレジストをネガレジ
スト剥離剤で除去する。つぎに素子12間の金属(図示
せず)を金18をマスクにエッチングして一個一個の素
子12に分割する(図1g)。
【0013】つぎに素子12をネガレジスト剥離剤(例
えばOMR−710剥離液(株)東京応化製)でガラス
板15から剥離する。つぎに素子12を有機溶剤で洗浄
する(図1h)。本実施例では、素子12表面へネガレ
ジスト13が残れば外観不良になる部分はポジレジスト
が接触するようにし、ポジレジスト剥離剤が接触する部
分はネガレジストにする。素子12表面のポジレジスト
13は、素子12表面に塗布した後の工程の熱が加わる
処理(ガラス板15へのウェーハ11の貼りつけ工程、
ドライエッチング工程、スパッタ工程、ポジレジスト1
3被覆工程以後のホトレジストの焼き締め工程等)で
も、変質して除去が難しくなることはない。このため
に、図1bのPR工程が一回増えるが、レジスト付着に
よる外観不良の減少により、それ以上にペレット単価を
下げる効果がある。また素子12間のポジレジスト剥離
剤が接触する部分は第一のネガレジスト膜13があり、
素子12が剥離することがない。
【0014】本実施例において、熱が加わっても薬液で
容易に溶けるコーティング剤として、ポジレジストを使
用したが、このポジレジストは素子12をガラス板15
から剥離する際、第一のネガレジスト13を除去するネ
ガレジスト剥離剤により同時に除去できるので好都合で
ある。しかしながら、本発明で使用できる「熱が加わっ
ても薬液で容易に溶けるコーティング剤」はポジレジス
トにかぎるものではない。ワックス類をはじめ市販のコ
ーティング剤から選択できる。工程で加わる熱に耐え、
最後に有機溶剤等の薬液で容易に除去できるものであれ
ばよい。それが薬液に強いホトレジスト(本実施例にお
ける第一のネガレジスト13)を除去する薬液(例えば
ネガレジストの剥離剤等)により同時にできないもので
あれば、薬液に強いホトレジストを除去した後にそのコ
ーティング剤を除去可能な薬液で改めて処理すればよ
い。薬液に強いホトレジストとエッチカットのカバーと
なるホトレジストと、後者を除去し、前者を溶かさない
薬液との三者の組合せの選定は市販のホトレジスト、そ
の剥離剤、市販の有機溶剤より選べばよく、従来通り薬
液に強いホトレジストとしてはネガレジスト、エッチカ
ットのカバー用のホトレジストとしてはポジレジストを
用い、後者を除去する薬液としてはケトン類が使用でき
る。
【0015】
【実施例2】実施例1と異なる本発明の請求項3、4に
係る製造方法について、図2を用いて説明する。図2は
本発明のエッチカット工程のフロー順に示すのウェーハ
断面図である。半導体ウェーハ21の一方の面には複数
の素子22が形成されている(図2a)。つぎが本発明
の特徴である。ウェーハ21の素子形成面22a(ウェ
ーハ表面)の素子22表面に素子22より幅狭に、薬液
に熱が加わっても容易に溶けるホトレジストの一例とし
てポジレジスト膜23(例えばノボラック系OFPR−
800C東京応化製)を形成する(以下第一のポジレジ
スト膜23と記す)(図2b)。
【0016】つぎに素子22および第一のポジレジスト
膜23上に薬液に強いコーティング剤としてネガレジス
ト(例えばOMR83)を全面に均一に塗布する(以下
第一のネガレジストと記す)(図2c)。つぎに保持板
である透明なガラス板25に、接着強度を保つために第
二のネガレジスト26(例えばOMR83)を均一に塗
布し、ウェーハ21とガラス板25が平行になるように
ウェーハ21の第一のネガレジスト24塗布面とガラス
板25の第二のネガレジスト26塗布面を貼り合わせ
る。ただし、第一のネガレジスト24でガラス板25へ
の接着強度が得られれば、第二のネガレジスト26は不
要である。このとき接着を容易に、かつ強固にするため
にガラス板24とウェーハ21を加熱する(図2d)。
つぎにメカニカル研磨とケミカル研磨によりウェーハ2
1を所定の厚さにする(図2e)。
【0017】つぎにポジレジスト(例えばOFPR−8
00C)と両面目合わせ機で半導体ウェーハ21の裏面
のエッチング予定部を除く部分にポジレジスト27を残
す。ただし、図示しないがバイアホール形成部はポジレ
ジストは残さない。つぎにこのポジレジストをカバーと
してドライエッチングによりエッチカットして一個一個
の素子22に分割する。このとき、同時に素子22の表
面の熱や電気を裏面に通すバイアホール(図示せず)を
貫通する(図2f)。つぎに素子22裏面のポジレジス
トをポジレジスト剥離剤(例えばメチルエチルケトン)
で除去する。このとき第一のネガレジスト24はメチル
エチルケトンには溶けないので素子22が剥離すること
はない。つぎにエッチカットした素子22の裏面をメッ
キをするための電気的接続として、ガラス板25の素子
22を貼りつけた面全面およびウェーハがエッチング除
去されて露出した第一のネガレジスト24に金属(図示
せず)をスパッタする。つぎに金メッキをする部分(素
子22裏面および側面)を除いてネガレジスト膜(図示
せず)を形成する。つぎにメッキにより金28を素子2
2の裏面、側面およびバイアホール(図示せず)内に付
ける。
【0018】つぎにそのネガレジストをネガレジスト剥
離財で除去する。次に素子22間の金属(図示せず)を
金28をマスクにドライエッチングにより除去して一個
一個の素子22に分割する(図2g)。つぎに素子22
をネガレジスト剥離剤(例えばOMR−710剥離駅)
でガラス井田25から剥離する。つぎに素子22を有機
溶剤で洗浄する(図2h)。本実施例では、素子22表
面のネガレジスト23が残れば外観不良になる部分はポ
ジレジストが接触するようにし、ボジレジスト剥離液が
接触する部分はネガレジストにする。素子22表面のポ
ジレジスト23は、素子22表面に塗布した後の熱が加
わる工程(ガラス板25へのウェーハ21の貼りつけ工
程、ドライエッチング工程、スパッタ工程、ポジレジス
ト塗布工程以後のホトレジストの焼き締め工程等)で
も、変質して除去が難しくなることはない。このため、
図2bのPR工程が一回増えるが、レジスト付着による
外観不良の減少により、それ以上にペレット単価を下げ
る効果がある。また素子22間のポジレジストはくり剤
が接触する部分は第一のネガレジスト膜23があり、素
子22が剥離することがない。
【0019】また本実施例によれば、第一のネガレジス
ト膜23形成時にウェーハ周辺も第一のネガレジスト膜
を形成するので、ウェーハ21とガラス板25張り合わ
せ部の側面がポジレジスト23にならないので、側面か
ら素子22が剥離することはない。上記実施例におい
て、熱が加わっても薬液で容易に溶けるホトレジストと
してノボラック系ポジレジストを用いたが、本発明にお
いて、これに限定されるものではない。エッチカットの
カバーとなるホトレジストを除去する薬液には触れるわ
けではないので、ただ熱に耐えて、最後に薬液で容易に
除去できるものを市販のホトレジストの内から選択すれ
ばよい。上記実施例においては、薬液に強いコーティン
グザイとして、環化ゴム系ネガレジストを用いたが、本
発明において、これに限定されるものではない。エッチ
カットのカバーとなるホトレジストが選ばれ、それを除
去する薬液が選ばれ、それに溶けないものを選べばよ
い。ホトレジスト、その他の樹脂、ワックス類等より選
ぶことができる。
【0020】
【発明の効果】本発明によれば、エッチカット部はエッ
チカット工程中に接触する薬液に溶けないので、工程中
に素子が剥離することがない。また、素子表面との接触
部は工程後容易に剥離するコーティング剤を使用するこ
とにより、素子表面に剥離困難な付着物が残ることがな
いため、これに起因する外観不良はなくなる。
【図面の簡単な説明】
【図1】 本発明の一実施例のエッチカット工程のフロ
ー順を示すウェーハ断面図
【図2】 本発明の他の実施例のエッチカット工程のフ
ロー順を示すウェーハ断面図
【図3】 従来のエッチカット製造工程フローのウェー
ハ断面図
【符号の説明】
11,21 ウェーハ 12,22 素子 12a,22a 素子形成面 13 第一のネガレジスト(薬液に強いホトレジスト) 13a,23a エッチカット予定部 14 ポジレジスト(熱を加えても薬液に容易に溶ける
コーティング剤) 15,25 ガラス板(保持板) 17,27 ポジレジスト(ホトレジスト) 23 第一のポジレジスト(熱を加えても薬液に容易に
溶けるホトレジスト) 24 第一のネガレジスト(薬液に強いコーティング
剤)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/812

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体ウェーハの素子が形成された面の、
    エッチカット予定部をその幅より幅広に、選択的に薬液
    に強いホトレジストで被覆する第一の工程と、その上に
    熱が加わっても薬液で容易に溶けるコーティング剤を全
    面に塗布する第二の工程と、その面を保持板に貼りつけ
    る第三の工程と、前記半導体ウェーハの反対面をエッチ
    ング予定部を除いて、ホトレジストで被覆する第四の工
    程と、前記半導体ウェーハの反対面よりエッチカットす
    る第五の工程と、前記薬液に強いホトレジストを溶解し
    ない薬液で前記第四の工程で被覆したホトレジストを除
    去する第六の工程と、その後に前記半導体ウェーハを前
    記保持板に貼りつけた状態で処理する第七の工程と、前
    記素子を前記保持板より剥離する第八の工程とを有し、
    かつ、上記いづれかの工程に前記半導体ウェーハが加熱
    される処理を有することを特徴とする半導体装置の製造
    方法。
  2. 【請求項2】半導体ウェーハの素子が形成された面の、
    エッチカット予定部をその幅より幅広に、選択的にネガ
    レジストで被覆する第一の工程と、その上にポジレジス
    トを全面に塗布する第二の工程と、その面を保持板に貼
    りつける第三の工程と、前記半導体ウェーハの反対面を
    エッチング予定部を除いて、ポジレジストで被覆する第
    四の工程と、前記半導体ウェーハの反対面よりエッチカ
    ットする第五の工程と、前記ネガレジストを溶解しない
    ポジレジスト剥離剤で第四の工程で被覆したポジレジス
    トを除去する第六の工程と、その後に前記半導体ウェー
    ハを前記保持板に貼りつけた状態で処理する第七の工程
    と、前記素子を前記保持板より剥離する第八の工程とを
    有し、かつ、上記工程のいづれかの工程に前記半導体ウ
    ェーハが加熱される処理を有することを特徴とする半導
    体装置の製造方法。
  3. 【請求項3】半導体ウェーハの素子が形成された面の素
    子表面を、それより幅狭に、選択的に熱が加わっても薬
    液で容易に溶けるホトレジストで被覆する第一の工程
    と、その上に薬液に強いコーティング剤を全面に塗布す
    る第二の工程と、その面を保持板に貼りつける第三の工
    程と、前記半導体ウェーハの反対面を、エッチング予定
    部を除いて、ホトレジストで被覆する第四の工程と、前
    記半導体ウェーハの反対面よりエッチカットする第五の
    工程と、前記薬液に強いコーティング剤を溶解しない薬
    液で前記第四工程で被覆したホトレジストを除去する第
    六の工程と、その後に前記半導体ウェーハを前記保持板
    に貼りつけた状態で処理する第七の工程と、前記素子を
    前記保持板より剥離する第八の工程とを有し、かつ、上
    記工程のいづれかに前記半導体ウェーハが加熱される処
    理を有することを特徴とする半導体装置の製造方法。
  4. 【請求項4】半導体ウェーハの素子が形成された面の素
    子表面を、それより幅狭に、選択的にポジレジストで被
    覆する第一の工程と、その上にネガレジストを全面に塗
    布する第二の工程と、その面を保持板に貼りつける第三
    の工程と、前記半導体ウェーハの反対面を、エッチング
    予定部を除いて、ポジレジストで被覆する第四の工程
    と、反対面よりエッチカットする第五の工程と、前記ネ
    ガレジストを溶解しないポジレジスト剥離剤で前記第四
    工程で被覆したポジレジストを除去する第六の工程と、
    その後にウェーハを保持板に貼りつけた状態で処理する
    第七の工程と、素子を保持板より剥離する第八の工程と
    を有し、かつ、上記工程のいづれかにウェーハが加熱さ
    れる処理を有することを特徴とする半導体装置の製造方
    法。
JP7062267A 1995-03-22 1995-03-22 半導体装置の製造方法 Pending JPH08264490A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7062267A JPH08264490A (ja) 1995-03-22 1995-03-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7062267A JPH08264490A (ja) 1995-03-22 1995-03-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08264490A true JPH08264490A (ja) 1996-10-11

Family

ID=13195212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7062267A Pending JPH08264490A (ja) 1995-03-22 1995-03-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08264490A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10062014A1 (de) * 2000-12-13 2002-07-04 Infineon Technologies Ag Verfahren zum Dünnen und Separieren selektierter Bereiche dünner Scheiben und scheibenförmiges Werkstück
JP2008505486A (ja) * 2004-06-30 2008-02-21 フリースケール セミコンダクター インコーポレイテッド 極薄ダイおよびその製造方法
JP2013077644A (ja) * 2011-09-29 2013-04-25 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2014511569A (ja) * 2011-02-18 2014-05-15 アプライド マテリアルズ インコーポレイテッド ウエハレベルのシンギュレーションのための方法およびシステム
US9219192B2 (en) 2012-05-18 2015-12-22 Samsung Display Co., Ltd. Display apparatus and manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10062014A1 (de) * 2000-12-13 2002-07-04 Infineon Technologies Ag Verfahren zum Dünnen und Separieren selektierter Bereiche dünner Scheiben und scheibenförmiges Werkstück
DE10062014B4 (de) * 2000-12-13 2006-03-09 Infineon Technologies Ag Verfahren zum Dünnen und Separieren selektierter Bereiche dünner Scheiben
JP2008505486A (ja) * 2004-06-30 2008-02-21 フリースケール セミコンダクター インコーポレイテッド 極薄ダイおよびその製造方法
US8198705B2 (en) 2004-06-30 2012-06-12 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP2014511569A (ja) * 2011-02-18 2014-05-15 アプライド マテリアルズ インコーポレイテッド ウエハレベルのシンギュレーションのための方法およびシステム
US9502294B2 (en) 2011-02-18 2016-11-22 Applied Materials, Inc. Method and system for wafer level singulation
JP2013077644A (ja) * 2011-09-29 2013-04-25 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US9219192B2 (en) 2012-05-18 2015-12-22 Samsung Display Co., Ltd. Display apparatus and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JPH1041248A (ja) 非プレーナ面を有するウエハのパターン形成による半導体デバイス製造方法
JPH08264490A (ja) 半導体装置の製造方法
JP2616247B2 (ja) 半導体装置の製造方法
US4832761A (en) Process for manufacturing gallium arsenide monolithic microwave integrated circuits using nonphotosensitive acid resist for handling
JPH0645436A (ja) 半導体基板の貼付方法
JPS6392102A (ja) フレキシブルなマイクロ回路の製造方法
US3953266A (en) Process for fabricating a semiconductor device
JPH0364758A (ja) フォトレジスト剥離方法
JPH05315304A (ja) ウエハの裏面研削方法
JPS581543B2 (ja) ハンドウタイソウチ ノ セイゾウホウホウ
JP2871437B2 (ja) リードフレームの製造方法
JPH0350734A (ja) 集積回路の製造方法
JP3132194B2 (ja) 半導体装置の製造方法
CN109750254B (zh) 一种金属掩膜板的制作方法
JPH10135387A (ja) リードフレーム製造方法
JPH0831710A (ja) 半導体装置の製造方法
JPH0992655A (ja) アルミニウム系パターンの形成方法
JP2000036497A (ja) 半導体装置の製造方法
JPH05283383A (ja) 半導体装置の製造方法
JPH02197148A (ja) 多層配線基板における配線形成方法
JP2001127062A (ja) 配線の形成方法
JPS59168633A (ja) 半導体装置の電極配線形成方法
JP2004281329A (ja) 電極パターン形成方法およびディスプレイパネルの製造方法
JPH02304929A (ja) 半導体装置の製造方法
JP2005072349A (ja) 半導体素子の製造方法