JPH08264749A - 凹部を含んだ基体上に導電通路を形成する方法 - Google Patents
凹部を含んだ基体上に導電通路を形成する方法Info
- Publication number
- JPH08264749A JPH08264749A JP7336808A JP33680895A JPH08264749A JP H08264749 A JPH08264749 A JP H08264749A JP 7336808 A JP7336808 A JP 7336808A JP 33680895 A JP33680895 A JP 33680895A JP H08264749 A JPH08264749 A JP H08264749A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive path
- recess
- plastic sheet
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
- G02B6/3632—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means
- G02B6/3636—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means the mechanical coupling means being grooves
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
- G02B6/3684—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier
- G02B6/3692—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier with surface micromachining involving etching, e.g. wet or dry etching steps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
- G02B6/3648—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures
- G02B6/3652—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures the additional structures being prepositioning mounting areas, allowing only movement in one dimension, e.g. grooves, trenches or vias in the microbench surface, i.e. self aligning supporting carriers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
- G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
(57)【要約】
【課題】 本発明は、基体の凹部の端部から非常に短い
距離で導電通路および接触バンプを正確に形成する方法
を提供することを目的とする。 【解決手段】 基体1の凹部5はプラスティックシート
7による被覆或いはフォトレジストの充填によって一時
的に閉じられて平坦な表面とされ、その平坦な表面を利
用して導電通路4や接触バンプがフォトリソグラフ処理
により形成されることを特徴とする。
距離で導電通路および接触バンプを正確に形成する方法
を提供することを目的とする。 【解決手段】 基体1の凹部5はプラスティックシート
7による被覆或いはフォトレジストの充填によって一時
的に閉じられて平坦な表面とされ、その平坦な表面を利
用して導電通路4や接触バンプがフォトリソグラフ処理
により形成されることを特徴とする。
Description
【0001】
【発明の属する技術分野】本発明は基体に形成された凹
部の端部から非常に短い距離で導電通路および/または
高導電材料の接触バンプを形成する方法に関する。
部の端部から非常に短い距離で導電通路および/または
高導電材料の接触バンプを形成する方法に関する。
【0002】
【従来の技術】光・電子ハイブリッド回路のような電子
回路では、電子接触部を備えた光・電子部品がシリコン
基体上に配置され、そこに光導波体が結合される。光導
波体はV溝に配置されている。半導体レーザまたはダイ
オードのような光・電子部品が光・電子接続リンクを構
成するので、例えばフリップチップ技術により接続され
ているこれらに導かれる電線および/または接触部はV
溝の端部から非常に短距離に位置されなければならな
い。この距離は例えば50μm程度であり、V溝の深さ
は700μm程度である。基体の凹部は基体表面の凹凸
のために導電通路および/または接触バンプの形成をよ
り困難にする。
回路では、電子接触部を備えた光・電子部品がシリコン
基体上に配置され、そこに光導波体が結合される。光導
波体はV溝に配置されている。半導体レーザまたはダイ
オードのような光・電子部品が光・電子接続リンクを構
成するので、例えばフリップチップ技術により接続され
ているこれらに導かれる電線および/または接触部はV
溝の端部から非常に短距離に位置されなければならな
い。この距離は例えば50μm程度であり、V溝の深さ
は700μm程度である。基体の凹部は基体表面の凹凸
のために導電通路および/または接触バンプの形成をよ
り困難にする。
【0003】
【発明が解決しようとする課題】それ故、本発明の基礎
となる技術的問題は、導電通路および/または接触バン
プが大きさと距離に関して必要な品質で形成されること
ができる方法を提供することである。
となる技術的問題は、導電通路および/または接触バン
プが大きさと距離に関して必要な品質で形成されること
ができる方法を提供することである。
【0004】
【課題を解決するための手段】本発明は、凹部が一時的
に閉じられ、導電通路および/または接触バンプがそれ
に続いてフォトリソグラフ処理により形成されることに
よってこの技術的問題を解決する。
に閉じられ、導電通路および/または接触バンプがそれ
に続いてフォトリソグラフ処理により形成されることに
よってこの技術的問題を解決する。
【0005】例えば、光導波体を受けるV溝等の凹部は
導電通路および/または接触バンプの形成期間中に閉じ
られるならば、即ち基体の凹凸が平坦化されるならば、
既知のフォトリソグラフ処理を用いて必要な品質でこれ
らを形成することが可能である。本発明の効果的な構成
の詳細は請求項2乃至8に記載されている。
導電通路および/または接触バンプの形成期間中に閉じ
られるならば、即ち基体の凹凸が平坦化されるならば、
既知のフォトリソグラフ処理を用いて必要な品質でこれ
らを形成することが可能である。本発明の効果的な構成
の詳細は請求項2乃至8に記載されている。
【0006】
【発明の実施の形態】以下、本発明を図1乃至3を参照
してより詳細に説明する。図1に示されるように、基体
1は半導体レーザ2または異なった光・電子部品を支持
しており、それにはV溝に位置された光導波体3が結合
されている。半導体レーザ2との電気接触は導電通路4
により行われる。導電通路4の端部には高導電材料から
作られている接触バンプ(図示せず)が設けられてお
り、これは半導体レーザ2の対応する接触部との導電接
触を行う。
してより詳細に説明する。図1に示されるように、基体
1は半導体レーザ2または異なった光・電子部品を支持
しており、それにはV溝に位置された光導波体3が結合
されている。半導体レーザ2との電気接触は導電通路4
により行われる。導電通路4の端部には高導電材料から
作られている接触バンプ(図示せず)が設けられてお
り、これは半導体レーザ2の対応する接触部との導電接
触を行う。
【0007】図2のAは、導電通路または接触バンプの
形成が開始される前のV溝5領域の基体1の断面を示し
ている。基体1の表面は例えば金よりな1μmの薄い金
属層6により被覆される。
形成が開始される前のV溝5領域の基体1の断面を示し
ている。基体1の表面は例えば金よりな1μmの薄い金
属層6により被覆される。
【0008】図2のBは、接着性被覆を有するフィルム
7が基体1の表面に積層された後の図2のAと同一の断
面図を示している。フィルム7はPTFE、ポリイミド
または類似の特性を有するその他の材料から作られるこ
とができ、25乃至200μmの厚さを有する。その強
度のために、これはV溝または他の凹部を覆って延在す
る。
7が基体1の表面に積層された後の図2のAと同一の断
面図を示している。フィルム7はPTFE、ポリイミド
または類似の特性を有するその他の材料から作られるこ
とができ、25乃至200μmの厚さを有する。その強
度のために、これはV溝または他の凹部を覆って延在す
る。
【0009】図2のCは金属層6まで到達する開口8が
フィルム7の1領域で形成された後の基体1を示してお
り、この開口8を通って金属層との接触が設けられる。
この開口8は例えば対応して構成されたリソグラフマス
クを使用して反応イオンエッチング(RIEエッチン
グ)により形成されることができる。
フィルム7の1領域で形成された後の基体1を示してお
り、この開口8を通って金属層との接触が設けられる。
この開口8は例えば対応して構成されたリソグラフマス
クを使用して反応イオンエッチング(RIEエッチン
グ)により形成されることができる。
【0010】図3のAは開口8が金属柱9により充填さ
れた後の基体1を示している。適切な金属は銅またはニ
ッケルであり、これは例えば電流を通さずに付着される
ことができる。金属柱9は通電金属付着によって生成さ
れることもでき、これはフィルムがPTFEで作られる
ならば困難ではなく、電流を供給するための閉じた金属
層はフィルムの下に配置される。
れた後の基体1を示している。適切な金属は銅またはニ
ッケルであり、これは例えば電流を通さずに付着される
ことができる。金属柱9は通電金属付着によって生成さ
れることもでき、これはフィルムがPTFEで作られる
ならば困難ではなく、電流を供給するための閉じた金属
層はフィルムの下に配置される。
【0011】図3のBは導電通路4がフィルム表面に形
成された後の基体1を示している。これらの導電通路4
は減法または半加法技術による既知の方法でフォトリソ
グラフ法によって形成されることができ、これにより金
属層6との接触はまた金属柱9を通って設けられること
ができる。接触バンプのような他の構造は薄膜多重層技
術に従って連続段階により形成されることができる。
成された後の基体1を示している。これらの導電通路4
は減法または半加法技術による既知の方法でフォトリソ
グラフ法によって形成されることができ、これにより金
属層6との接触はまた金属柱9を通って設けられること
ができる。接触バンプのような他の構造は薄膜多重層技
術に従って連続段階により形成されることができる。
【0012】図3のCはフィルム7がエッチングにタイ
する保護膜として機能する導電通路4により被覆されな
い領域で除去された後の基体1を示している。エッチン
グはRIEエッチングによって行われる。導電通路4は
部分的に空気またはそれと同様の低い誘電定数を有する
フィルム7により包囲されるので良好な高周波数特性を
示している。
する保護膜として機能する導電通路4により被覆されな
い領域で除去された後の基体1を示している。エッチン
グはRIEエッチングによって行われる。導電通路4は
部分的に空気またはそれと同様の低い誘電定数を有する
フィルム7により包囲されるので良好な高周波数特性を
示している。
【0013】図3のDはV溝5が開口され、光導波体3
がそこに配置された後の基体1のほぼ最終段階を示して
いる。例えば半導体レーザ等の部品は導電通路4により
接触されることができる。例えば図4のC乃至Eに示さ
れた方法で形成されることができるような接触バンプ
(図示せず)はこの目的の役目をすることができる。
がそこに配置された後の基体1のほぼ最終段階を示して
いる。例えば半導体レーザ等の部品は導電通路4により
接触されることができる。例えば図4のC乃至Eに示さ
れた方法で形成されることができるような接触バンプ
(図示せず)はこの目的の役目をすることができる。
【0014】必要ならば、処理のこの段階で以前として
基体を完全に被覆した金属層6はまたさらにリソグラフ
処理により構成されることができるが、構造は凹部周辺
ではそれ程正確ではない。金属層6の正確な構造が必要
とされるならば、プラスティックフィルムが所望のパタ
ーンで(例えばレーザ加工によって)構成され、エッチ
ングマスクとして使用されることができる。可能なプラ
スティックフィルム残留物はそれに続くRIEにより除
去される。
基体を完全に被覆した金属層6はまたさらにリソグラフ
処理により構成されることができるが、構造は凹部周辺
ではそれ程正確ではない。金属層6の正確な構造が必要
とされるならば、プラスティックフィルムが所望のパタ
ーンで(例えばレーザ加工によって)構成され、エッチ
ングマスクとして使用されることができる。可能なプラ
スティックフィルム残留物はそれに続くRIEにより除
去される。
【0015】図4のA乃至Fは、導電通路および/また
は接触バンプを形成する方法の別の構造における異なっ
た連続段階における基体1を示している。
は接触バンプを形成する方法の別の構造における異なっ
た連続段階における基体1を示している。
【0016】図4のAは図2のAに関係して既に説明し
たように、基体1の表面上に配置されたV溝および金属
層を有する基体1を示している。図2のBと対照的に、
図4のAで示されているように、基体1の表面はフォト
レジストの層10で被覆され、これはローラー、シルクス
クリーンまたは類似の方法により与えられる。
たように、基体1の表面上に配置されたV溝および金属
層を有する基体1を示している。図2のBと対照的に、
図4のAで示されているように、基体1の表面はフォト
レジストの層10で被覆され、これはローラー、シルクス
クリーンまたは類似の方法により与えられる。
【0017】図4のBは、フォトレジストの層10が露光
され、現像された後の図4のAに応じた基体1を示して
おり、フォトレジスト層の露出され現像された部分は除
去されている。この処理段階はV溝のフォトレジストが
露光、現像されず除去されないように行われる。
され、現像された後の図4のAに応じた基体1を示して
おり、フォトレジスト層の露出され現像された部分は除
去されている。この処理段階はV溝のフォトレジストが
露光、現像されず除去されないように行われる。
【0018】図4のCは新しいフォトレジスト層11が被
覆された後の基体1を示している。図4のDで示されて
いるように基体1のフォトレジスト層11はマスクを通し
て露光され、フォトレジスト層11の露出部は現像され除
去される。結果としてフォトレジスト層11に穴12が生成
され、これは下方に金属層6まで延在する。
覆された後の基体1を示している。図4のDで示されて
いるように基体1のフォトレジスト層11はマスクを通し
て露光され、フォトレジスト層11の露出部は現像され除
去される。結果としてフォトレジスト層11に穴12が生成
され、これは下方に金属層6まで延在する。
【0019】図4のEは金属層13が穴12に付着された後
の基体1を示している。図4のFで示されている基体1
上のフォトレジスト層11と金属層6の一部は差別的なエ
ッチングにより除去される。
の基体1を示している。図4のFで示されている基体1
上のフォトレジスト層11と金属層6の一部は差別的なエ
ッチングにより除去される。
【0020】しかしながら、別の既知のフォトリソグラ
フ方法、即ち図4のBにしたがって基体1から始めて導
電通路および/または接触バンプが形成されることも可
能である。
フ方法、即ち図4のBにしたがって基体1から始めて導
電通路および/または接触バンプが形成されることも可
能である。
【図1】半導体レーザが光導波体に結合される基体の平
面図。
面図。
【図2】本発明の1実施例の導電通路の異なった構成段
階における基体の断面図。
階における基体の断面図。
【図3】本発明の1実施例の導電通路の異なった構成段
階における基体の断面図。
階における基体の断面図。
【図4】本発明の別の実施例の導電通路の異なった構成
段階における基体の断面図。
段階における基体の断面図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バルター・ヨルグ ドイツ連邦共和国、70439 シュツットガ ルト、ビキンゲルベーク 25 (72)発明者 ヨハン・シュプリンゲル ドイツ連邦共和国、73773 アーイヒバル ト、リンデンシュトラーセ 47
Claims (8)
- 【請求項1】 基体の凹部の端部から非常に短い距離で
高導電材料の導電通路および接触バンプの少なくとも1
つを形成する方法において、 前記凹部は一時的に閉じられ、導電通路と接触バンプは
フォトリソグラフ処理により形成されることを特徴とす
る形成方法。 - 【請求項2】 凹部はフォトレジストで充填されること
を特徴とする請求項1記載の方法。 - 【請求項3】 凹部はプラスティックシートで被覆され
ることを特徴とする請求項1記載の方法。 - 【請求項4】 マイクロストリップ形状の無線周波数ラ
インが導電通路およびプラスティックシートから形成さ
れることを特徴とする請求項1および3記載の方法。 - 【請求項5】 導電通路の形成後に、接触バンプが導電
通路上に形成されることを特徴とする請求項1および3
記載の方法。 - 【請求項6】 プラスティックシートがポリイミドで作
られていることを特徴とする請求項1および3乃至5の
いずれか1項記載の方法。 - 【請求項7】 プラスティックシートがフッ素樹脂から
作られていることを特徴とする請求項1および3乃至5
のいずれか1項記載の方法。 - 【請求項8】 プラスティックシートは金属層をパター
ン化するマスクとして使用されることを特徴とする請求
項1および3乃至7のいずれか1項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4446509.2 | 1994-12-24 | ||
| DE4446509A DE4446509A1 (de) | 1994-12-24 | 1994-12-24 | Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264749A true JPH08264749A (ja) | 1996-10-11 |
Family
ID=6537051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7336808A Pending JPH08264749A (ja) | 1994-12-24 | 1995-12-25 | 凹部を含んだ基体上に導電通路を形成する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5783368A (ja) |
| EP (1) | EP0718878A3 (ja) |
| JP (1) | JPH08264749A (ja) |
| CA (1) | CA2166037A1 (ja) |
| DE (1) | DE4446509A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7023420B2 (en) * | 2000-11-29 | 2006-04-04 | E Ink Corporation | Electronic display with photo-addressing means |
| US6120588A (en) * | 1996-07-19 | 2000-09-19 | E Ink Corporation | Electronically addressable microencapsulated ink and display thereof |
| US8139050B2 (en) | 1995-07-20 | 2012-03-20 | E Ink Corporation | Addressing schemes for electronic displays |
| US6458366B1 (en) | 1995-09-01 | 2002-10-01 | Corixa Corporation | Compounds and methods for diagnosis of tuberculosis |
| US6290969B1 (en) * | 1995-09-01 | 2001-09-18 | Corixa Corporation | Compounds and methods for immunotherapy and diagnosis of tuberculosis |
| US6592877B1 (en) * | 1995-09-01 | 2003-07-15 | Corixa Corporation | Compounds and methods for immunotherapy and diagnosis of tuberculosis |
| ATE356369T1 (de) * | 1996-07-19 | 2007-03-15 | E Ink Corp | Elektronisch adressierbare mikroverkapselte tinte |
| DE19716480B4 (de) * | 1997-04-19 | 2004-03-25 | Micronas Semiconductor Holding Ag | Verfahren zum Herstellen einer Vorrichtung mit einem Hohlraum zur Aufnahme eines Lichtwellenleiters |
| US7083796B2 (en) * | 2000-06-20 | 2006-08-01 | Corixa Corporation | Fusion proteins of mycobacterium tuberculosis |
| US8143386B2 (en) * | 1999-04-07 | 2012-03-27 | Corixa Corporation | Fusion proteins of mycobacterium tuberculosis antigens and their uses |
| US6562545B1 (en) * | 1999-09-17 | 2003-05-13 | Micron Technology, Inc. | Method of making a socket assembly for use with a solder ball |
| EP1229931A4 (en) * | 1999-10-07 | 2003-05-28 | Corixa Corp | FUSION PROTEINS FROM MYCOBACTERIUM TUBERCULOSIS |
| AU2001241738A1 (en) * | 2000-02-25 | 2001-09-03 | Corixa Corporation | Compounds and methods for diagnosis and immunotherapy of tuberculosis |
| DE10136016A1 (de) * | 2001-07-24 | 2003-04-03 | Bosch Gmbh Robert | Verfahren zum Erzeugen vom mikromechanischen Strukturen |
| US20030052101A1 (en) * | 2001-09-14 | 2003-03-20 | Jianhui Gu | Method for cleaning debris off UV laser ablated polymer, method for producing a polymer nozzle member using the same and nozzle member produced thereby |
| US7026465B2 (en) * | 2002-02-15 | 2006-04-11 | Corixa Corporation | Fusion proteins of Mycobacterium tuberculosis |
| US20130063333A1 (en) | 2002-10-16 | 2013-03-14 | E Ink Corporation | Electrophoretic displays |
| EP1806607A1 (en) | 2006-01-05 | 2007-07-11 | Danmarks Tekniske Universitet | Package and assembly for optical components such as optical fibres |
| JP5929716B2 (ja) * | 2012-11-09 | 2016-06-08 | 日立金属株式会社 | 光基板、光基板の製造方法、及び光モジュール |
| CN107069430B (zh) * | 2017-04-18 | 2019-07-05 | 中国科学院半导体研究所 | 硅基电注入激光器及其制备方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB221507A (en) * | 1923-09-07 | 1925-07-02 | Lorenz C Ag | Improvements in or relating to frequency transformers |
| US3993515A (en) * | 1975-03-31 | 1976-11-23 | Rca Corporation | Method of forming raised electrical contacts on a semiconductor device |
| US4288530A (en) * | 1979-10-15 | 1981-09-08 | Motorola, Inc. | Method of tuning apparatus by low power laser beam removal |
| GB2215087B (en) * | 1988-02-03 | 1992-04-01 | Plessey Co Plc | A method of processing substrates for mounting optical elements and components |
| DE3812414A1 (de) * | 1988-04-14 | 1989-10-26 | Standard Elektrik Lorenz Ag | Verfahren zum herstellen einer allseitig geschirmten signalleitung |
| JPH02239638A (ja) * | 1989-03-14 | 1990-09-21 | Toppan Printing Co Ltd | Icチップ用キャリアテープの製造方法 |
| US5268066A (en) * | 1990-07-11 | 1993-12-07 | Gte Laboratories Incorporated | Method of fabricating waferboard structure |
| US5105055A (en) * | 1990-10-17 | 1992-04-14 | Digital Equipment Corporation | Tunnelled multiconductor system and method |
| JP3025027B2 (ja) * | 1991-01-21 | 2000-03-27 | 株式会社日立製作所 | 酸素センサ |
| GB2255672B (en) * | 1991-05-10 | 1994-11-30 | Northern Telecom Ltd | Opto-electronic components |
| DE4212208A1 (de) * | 1992-04-10 | 1993-10-14 | Bosch Gmbh Robert | Verfahren zur Herstellung optischer Polymerbauelemente mit integrierter Faser-Chip-Kopplung in Abformtechnik |
| DE4301456C1 (de) * | 1993-01-20 | 1994-06-23 | Ant Nachrichtentech | Anordnung zur Ankopplung eines Lichtwellenleiters |
| JP3241139B2 (ja) * | 1993-02-04 | 2001-12-25 | 三菱電機株式会社 | フィルムキャリア信号伝送線路 |
| JP3484543B2 (ja) * | 1993-03-24 | 2004-01-06 | 富士通株式会社 | 光結合部材の製造方法及び光装置 |
| DE4312881C1 (de) * | 1993-04-20 | 1994-03-17 | Fraunhofer Ges Forschung | Substrat-Halbzeug für optisch-elektrische Hybridschaltungen und Verfahren zu seiner Herstellung |
-
1994
- 1994-12-24 DE DE4446509A patent/DE4446509A1/de not_active Withdrawn
-
1995
- 1995-12-11 US US08/570,314 patent/US5783368A/en not_active Expired - Fee Related
- 1995-12-21 EP EP95120269A patent/EP0718878A3/de not_active Ceased
- 1995-12-22 CA CA002166037A patent/CA2166037A1/en not_active Abandoned
- 1995-12-25 JP JP7336808A patent/JPH08264749A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CA2166037A1 (en) | 1996-06-25 |
| DE4446509A1 (de) | 1996-06-27 |
| EP0718878A2 (de) | 1996-06-26 |
| US5783368A (en) | 1998-07-21 |
| EP0718878A3 (de) | 1997-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08264749A (ja) | 凹部を含んだ基体上に導電通路を形成する方法 | |
| US6297164B1 (en) | Method for producing contact structures | |
| JP3759754B2 (ja) | 電気回路の上に隆起した金属接点を作成する方法 | |
| TWI277172B (en) | Contact structure having silicon finger contactor | |
| EP1267401A2 (en) | Semiconductor device and method of production of same | |
| US5207865A (en) | Multilayer structure and method for fabricating the same | |
| CN101024480A (zh) | 在一基体上形成微电子弹簧结构的方法 | |
| EP0283498A1 (en) | Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging | |
| JP2001521620A (ja) | 多数の接触端子を備える、半導体チップの試験用カードの製造方法 | |
| JPH0517708B2 (ja) | ||
| JPH0744330B2 (ja) | 相互接続構造およびその製造方法 | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| US4597177A (en) | Fabricating contacts for flexible module carriers | |
| US6210746B1 (en) | Method of fabricating a solder resist mask | |
| US11018024B2 (en) | Method of fabricating embedded traces | |
| JP2002515651A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4050198B2 (ja) | 接続装置の製造方法 | |
| JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
| JPS599934A (ja) | プロ−ブカ−ドの製造方法 | |
| KR100543277B1 (ko) | 웨이퍼 상의 3 차원 구조물 형성 방법 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JP2004095930A (ja) | 回路基板の製造方法及び回路基板 | |
| KR20000070491A (ko) | 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법 | |
| KR100503983B1 (ko) | 반도체 칩 테스트용의 다수의 접촉팁들을 구비하는 카드의 제조방법 | |
| EP1116268A2 (en) | Method and device for buried chips |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |