JPH0744330B2 - 相互接続構造およびその製造方法 - Google Patents

相互接続構造およびその製造方法

Info

Publication number
JPH0744330B2
JPH0744330B2 JP2155603A JP15560390A JPH0744330B2 JP H0744330 B2 JPH0744330 B2 JP H0744330B2 JP 2155603 A JP2155603 A JP 2155603A JP 15560390 A JP15560390 A JP 15560390A JP H0744330 B2 JPH0744330 B2 JP H0744330B2
Authority
JP
Japan
Prior art keywords
insulating film
manufacturing
layer
mask layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2155603A
Other languages
English (en)
Other versions
JPH0332095A (ja
Inventor
クリストファー・エム・シュレイバー
Original Assignee
ヒューズ・エアクラフト・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヒューズ・エアクラフト・カンパニー filed Critical ヒューズ・エアクラフト・カンパニー
Publication of JPH0332095A publication Critical patent/JPH0332095A/ja
Publication of JPH0744330B2 publication Critical patent/JPH0744330B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Multi-Conductor Connections (AREA)
  • Laser Beam Processing (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はフレキシブルな印刷回路板の製造、特に接続用
に使用するために浮出し金属構造を形成する方法に関す
る。
［従来技術］ 表面上に浮出し金属構造を形成することが望ましい種々
の適用が存在する。１つのこのような適用は、このよう
な浮出し構造が例えばヒューズエアクラフト社の米国特
許第4,453,795号明細書に記載されているようなフレキ
シブルな構造上で相互接続接触点を形成するコネクタ構
造の形成である。この特許明細書の記載によると、第１
のウェハは浮出し金属コネクタ構造が銅ボタンの形態で
形成される銅の接触パッドを有する。第２のウェハは銅
ボタンと結合するように位置し銅パッドを有している。
その後、第１および第２のウェハは第１のウェハの銅ボ
タンと第２のウェハのパッドとの間に接続部を形成する
ために整列され圧縮される。
［発明の解決すべき課題］ 米国特許第4,453,795号明細書の銅ボタンのような浮出
し金属構造を形成する通常の方法は多数のフォトリソグ
ラフステップを必要とする。最初にフォトレジストは、
アクリル接着誘電フィルム絶縁体基体表面上に51乃至76
マイクロメータで延在する相互接続特性を持つ回路板を
形成するために塗布され、露光されて現像される。次に
フォトレジストは浮出し構造の周囲を“テント状に”覆
われ、別のフォトエッチステップが基材上の銅パッド上
の回路を画成するために実行される。最後に、予め孔を
開けられたカバー層が回路板上に設けられ、構造を画成
するためにカバー層によって露出された領域に金めっき
が供給される。
上記の処理にはいくつかの問題がある。多数のステップ
が要求される結果、労働集約的な処理方法になる。第２
に、浮出し構造の周囲でフォトレジストのテント被覆を
試みることは困難であり、割れ目を生じることが多い。
さらに、浮出し構造はカバー層を銅パッドから離すよう
に作用し、その結果不十分なライン制限になる。最後
に、予め孔を開けられたカバー層の整列は困難であり、
依然として金めっきされなければならないパッド領域上
に露出された銅を残す。金めっきはアルカリ接着基体を
露出された領域を劣化する。
したがって、本発明の目的は浮出し金属接続構造を形成
する方法を改善することである。
本発明の別の目的は、通常使用されるこのような処理に
おけるステップの数を減少することである。
別の目的は、従来技術における不正確さおよび劣化を回
避する簡単化された方法を提供することである。
［課題解決のための手段］ 本発明の処理方法によると、金属接続構造は積層および
エッチングのような寸法変化を誘起する傾向がある処理
の終了後に形成される。本発明の処理方法によると、エ
ッチングされた回路は誘電フィルム絶縁体により被覆さ
れる。その後、回路はめっきレジストのようなマスク層
により積層される。それからレーザを使用してマスク層
および下方にある誘電フィルムを除去することによって
構造位置が構成される。続いて、構造は除去された位置
でめっきされ、マスク層は剥がして除去され、誘電表面
の上方に浮上がった構造を残す。
したがって、本発明の方法は相互接続を行うのに十分な
高さを誘電体の上方に有する金属構造の形成を実現す
る。さらに、寸法変化を誘起する傾向がある生産処理の
終了後に金属構造が形成されるため、この方法は接続構
造の正確な配置をもたらす。最後に、レーザは通常のフ
ォトリソグラフによって行われるものより小さな構造を
除去し、それによって相互接続密度を高めることができ
る。
［実施例］ 第１図は、典型的にデラウェア州ウイルミントンのデュ
ポン社から販売されているピララックス(Pyralux)TMか
ら形成されたフレキシブルな誘電フィルム基板11を示
す。ポリイミド、アクリル性接着剤を含むポリイミド、
ポリエステルおよびテフロンのようなその他多数の既知
の材料が誘導フィルムとして使用されてもよい。ほぼ36
マイクロメータの厚さの銅の導電層13は、積層のような
通常の印刷回路板の製造方法によって基板上に形成され
る。
露光されたフォトレジスト層15が銅の導電層13上に形成
される。この層15は例えば0.51ミリメータの幅を有す
る。その幅は、接続構造が最終的に形成される層13にお
けるパッドを画成するように選択される。
レジスト部分15を形成するために導電層13は光感応性レ
ジストにより被覆される。レジストは、技術的に良く知
られた装置であるフォトレジストラミネータを使用して
導電層13上に塗布される。フォトレジストラミネータに
よりフォトレジストは熱および圧力を使用してロールさ
れる。加熱処理の際に使用される温度はほぼ225乃至250
゜Fである。
その後、供給された光感応性レジストはマスクを通して
露光され、それによって市販の良く知られた露光装置で
ある“露光ユニット”により部分15を画成する。露光ユ
ニット（示されていない）は、紫外線（UV）にそれをさ
らすことによってマスクされていないレジスト15を重合
する。その後、レジストが現像される。現像液は、重合
されていないレジスト（マスクされたために露出されな
かったレジスト）を除去し、露光または重合化された部
分15を残す。
部分15を画成する別の方法は、シルクスクリーンおよび
アルカリ可溶エッチングレジストを使用してパターンを
印刷することである。この代りの方法はレジスト塗布、
露光および現像処理をなくすることができる。ビニル、
ポリビニルまたはララテックスはまた技術的に知られて
いるようにフォトレジストの代わりに使用されてもよ
い。
フォトレジスト15が形成された後、通常のエッチングス
テップが行われ、フォトレジスト15が除去され、その結
果第２図に示されるようにパッド17が形成される。
さらに第２図に示されているように、フレキシブルな誘
電フィルム絶縁体19は例えば25乃至51マイクロメータの
厚さでパッド17上に形成される。ピララックスTMはまた
誘電フィルム絶縁体19として使用されてもよい。ピララ
ックスTMは、加圧および加熱の下に段階的に積層される
キャストレジンである。その他多数の既知の誘電フィル
ム材料も使用されることができる。
ピララックスTM絶縁層19が供給された後、フォトレジス
トの層21は第３図に示されるように層19上に形成され
る。この段階で層11、19および21および銅パッド17を含
む部分はレーザ除去に対する準備ができる。
第４図に示されるように、レーザビーム25は接触しない
マスク23によって遮断され、24で概略的に示された適切
な光学系によってワークピースに焦点を合わせられる。
マスク23は、レーザビーム25を遮断し、案内することに
よってワークピース上に所望の構造を画成する開口を含
む。
第４図に示されているように、集束されたレーザ光25は
開口または“通路"27を除去する。開口または通路27は
フォトレジスト21およびピララックスTM誘電フィルム19
を通って銅パッド17の表面に延在する。
使用されるレーザは、248ナノメータ（nm）波長のエク
サイマレーザ放射レーザパルスであことが好ましい。レ
ーザは例えばほぼ127乃至203マイクロメータの深さを有
する通路27を除去するために使用される。
このようにして画成された通路27により、銅29は第５図
に示されるように通常の電気分解付着方法によって電気
分解的に開口27中に付着される。銅29はフォトレジスト
層21の上面22より上まで堆積される。
最後に、第６図に示されているようにフォトレジスト層
21を剥がして除去され、パッド17上に形成された所望の
構造29を残し、例えば基板上に設けられた接続パッドと
相互接続を行うのに十分な長さでピララックスTM絶縁層
19の上方に延在する。
理解できるように、上記の方法は構造29のような構造を
形成する通常の方法に付随する多数のステップを回避す
る。構造29はまたパッド17を形成するエッチング処理後
に設けられ、それによってさらに正確な構造配置をもた
らす。最後に、第４図に示されたようなレーザ除去は小
さい構造の形成を実現し、したがって相互接続密度を高
める。
論議を簡単にするために、１つの金属構造29の形成が記
載されている。当業者は、好ましい実施例の方法がマス
ク23のような種々の適切に構成されたマスクを使用して
多数のこのような構造の種々のパターンの形成に適用可
能なことを理解するであろう。
当業者はさらに本発明の技術的範囲を逸脱することなく
好ましい実施例の種々の適用および修正が行われること
ができることを理解するであろう。したがって、本発明
は添付された特許請求の範囲の各請求項の範囲内で特に
上記において画成される以外に実現されることができる
ことを理解すべきである。
【図面の簡単な説明】
第１図乃至第６図は、好ましい実施例による浮出し金属
構造の構成における種々の段階を示す断面図である。 11……誘電フィルム絶縁体、13……導電層、15……レジ
スト部分、17……パッド、21……フォトレジスト層、23
……マスク、27……通路、29……構造。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】基板上に導体層を形成する工程と、 前記導体層から導電パッドを形成する工程と、 前記パッド上に絶縁膜を形成する工程と、 前記絶縁層上にマスク層を形成する工程と、 前記マスク層および絶縁膜を除去して前記パッドに達す
    る開口を形成する工程と、 導電材料を前記開口内において少なくとも前記絶縁膜よ
    り上部まで充填するように、前記開口に前記導電材料を
    形成する工程と、 前記マスク層を除去する工程と、 を含む相互接続構造の製造方法。
  2. 【請求項２】前記マスク層および絶縁膜を除去する工程
    はレーザを用いる請求項１記載の製造方法。
  3. 【請求項３】前記レーザはエキシマレーザからなる請求
    項２記載の製造方法。
  4. 【請求項４】レーザビームを遮断し、案内するマスクを
    配置し、前記マスクにレーザビームを通過させて前記マ
    スク層および絶縁膜を除去する請求項１記載の製造方
    法。
  5. 【請求項５】前記絶縁膜を形成する工程は前記パッド上
    にキャストレジンを供給することからなる請求項４記載
    の製造方法。
  6. 【請求項６】前記マスク層はフォトレジスト層からな
    り、前記マスク層を除去する工程は前記フォトレジスト
    層を剥ぎ取ることからなる請求項５記載の製造方法。
  7. 【請求項７】前記レーザビームを通過させる工程はエキ
    シマレーザにより前記レーザビームを発生させることを
    含む請求項４記載の製造方法。
  8. 【請求項８】前記エキシマレーザは248ナノメータの波
    長を有する請求項７記載の製造方法。
  9. 【請求項９】絶縁基板と、 前記絶縁基板上に形成された導電パッドと、 前記導電パッド上に形成された浮出し金属構造と、 前記浮出し金属構造以外の前記基板および導電パッドを
    埋めるように形成された絶縁膜と、 相互接続をするのに十分な長さを有する前記浮出し金属
    構造の露出した部分を備えた相互接続構造。
  10. 【請求項１０】前記絶縁膜はキャストレジンからなる請
    求項９記載の相互接続構造。
  11. 【請求項１１】前記絶縁基板はキャストレジンからなる
    請求項10記載の相互接続構造。
  12. 【請求項１２】前記絶縁膜で取り囲まれた前記金属構造
    の部分は127乃至203マイクロメータの長さを有し、前記
    絶縁体から延びる前記金属構造の部分は51乃至76マイク
    ロメータの長さを有する請求項11記載の相互接続構造。
JP2155603A 1989-06-16 1990-06-15 相互接続構造およびその製造方法 Expired - Lifetime JPH0744330B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US367,278 1989-06-16
US07/367,278 US4961259A (en) 1989-06-16 1989-06-16 Method of forming an interconnection by an excimer laser

Publications (2)

Publication Number Publication Date
JPH0332095A JPH0332095A (ja) 1991-02-12
JPH0744330B2 true JPH0744330B2 (ja) 1995-05-15

Family

ID=23446544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2155603A Expired - Lifetime JPH0744330B2 (ja) 1989-06-16 1990-06-15 相互接続構造およびその製造方法

Country Status (4)

Country Link
US (1) US4961259A (ja)
EP (1) EP0403851B1 (ja)
JP (1) JPH0744330B2 (ja)
DE (1) DE69012444T2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379515A (en) * 1989-12-11 1995-01-10 Canon Kabushiki Kaisha Process for preparing electrical connecting member
US5283948A (en) * 1991-05-31 1994-02-08 Cray Research, Inc. Method of manufacturing interconnect bumps
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
US5199163A (en) * 1992-06-01 1993-04-06 International Business Machines Corporation Metal transfer layers for parallel processing
DE69424393T2 (de) * 1993-12-28 2001-02-15 Nec Corp., Tokio/Tokyo Verfahren zur Bildung von Kontaktbohrungen in einer isolierenden Membran und Verfahren zum Schneiden der Membran
US5536579A (en) * 1994-06-02 1996-07-16 International Business Machines Corporation Design of high density structures with laser etch stop
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5722162A (en) * 1995-10-12 1998-03-03 Fujitsu Limited Fabrication procedure for a stable post
US5789140A (en) * 1996-04-25 1998-08-04 Fujitsu Limited Method of forming a pattern or via structure utilizing supplemental electron beam exposure and development to remove image residue
US6303488B1 (en) 1997-02-12 2001-10-16 Micron Technology, Inc. Semiconductor processing methods of forming openings to devices and substrates, exposing material from which photoresist cannot be substantially selectively removed
US6495468B2 (en) 1998-12-22 2002-12-17 Micron Technology, Inc. Laser ablative removal of photoresist
JP2000286549A (ja) 1999-03-24 2000-10-13 Fujitsu Ltd バイアコネクションを備えた基板の製造方法
KR100333612B1 (ko) * 1999-09-21 2002-04-24 구자홍 인쇄회로기판의 회로패턴 노출부 형성방법
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
WO2006004671A2 (en) * 2004-06-25 2006-01-12 Tessera, Inc. Microelectronic package structure with spherical contact pins
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8564909B1 (en) 2011-10-24 2013-10-22 Magnecomp Corporation Multilayer bond pads for hard disk drive suspensions
US11171101B2 (en) * 2020-03-31 2021-11-09 Raytheon Company Process for removing bond film from cavities in printed circuit boards

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453795A (en) * 1975-12-01 1984-06-12 Hughes Aircraft Company Cable-to-cable/component electrical pressure wafer connector assembly
US4116517A (en) * 1976-04-15 1978-09-26 International Telephone And Telegraph Corporation Flexible printed circuit and electrical connection therefor
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
EP0164564A1 (de) * 1984-05-18 1985-12-18 Siemens Aktiengesellschaft Anordnung zur Sacklocherzeugung in einem laminierten Aufbau
US4657778A (en) * 1984-08-01 1987-04-14 Moran Peter L Multilayer systems and their method of production
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process
JPH0815152B2 (ja) * 1986-01-27 1996-02-14 三菱電機株式会社 半導体装置及びその製造方法
US4797508A (en) * 1986-09-19 1989-01-10 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
US4707394A (en) * 1986-09-19 1987-11-17 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4780177A (en) * 1988-02-05 1988-10-25 General Electric Company Excimer laser patterning of a novel resist

Also Published As

Publication number Publication date
DE69012444T2 (de) 1995-02-09
EP0403851A2 (en) 1990-12-27
US4961259A (en) 1990-10-09
JPH0332095A (ja) 1991-02-12
EP0403851A3 (en) 1991-07-03
EP0403851B1 (en) 1994-09-14
DE69012444D1 (de) 1994-10-20

Similar Documents

Publication Publication Date Title
EP0403851B1 (en) Excimer induced topography of flexible interconnect structures
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
JP3666955B2 (ja) 可撓性回路基板の製造法
KR19980018124A (ko) 평면 재분배 구조체 및 그의 제조 방법
US20050205524A1 (en) Method of manufacturing tape wiring substrate
US5840622A (en) Phase mask laser fabrication of fine pattern electronic interconnect structures
US5334487A (en) Method for forming a patterned layer on a substrate
JPH08264749A (ja) 凹部を含んだ基体上に導電通路を形成する方法
US5464662A (en) Fabrication method of printed wiring board
EP0147566B1 (en) Method of forming contacts for flexible module carriers
GB2201637A (en) Screen for printing electrical circuits
JP2003046243A (ja) 高密度多層ビルドアップ配線板の製造方法
US5200300A (en) Methods for forming high density multi-chip carriers
KR20010074918A (ko) 다층 회로의 제조방법
JP2004031528A (ja) 多層配線基板の製造方法
KR20010071871A (ko) 러프 도체 구조 및 파인 도체 구조를 가지는 적어도하나의 영역을 가지는 인쇄회로기판 제조 방법
JP2007517410A (ja) パターン回路およびその製造方法
EP0239197B1 (en) Process for producing a metallic pattern
JP2685443B2 (ja) プリント回路基板の加工法
JPH09116255A (ja) 回路パターンの形成方法
JP2621634B2 (ja) ポリイミド樹脂多層配線基板の製造方法
JPH09260560A (ja) リードフレーム及びその製造方法
JPH1079561A (ja) 配線基板および配線基板の形成方法
KR100763759B1 (ko) 반도체 소자의 전력금속선 연결 방법
TW202408330A (zh) 加成法細線路電路板製造方法