JPH0827533B2 - マスク製造方法 - Google Patents
マスク製造方法Info
- Publication number
- JPH0827533B2 JPH0827533B2 JP29781589A JP29781589A JPH0827533B2 JP H0827533 B2 JPH0827533 B2 JP H0827533B2 JP 29781589 A JP29781589 A JP 29781589A JP 29781589 A JP29781589 A JP 29781589A JP H0827533 B2 JPH0827533 B2 JP H0827533B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- etching
- resist
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/64—Wet etching of semiconductor materials
- H10P50/642—Chemical etching
- H10P50/644—Anisotropic liquid etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
- H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、サブミクロン範囲における構造を有するマ
スクの製造方法に関する。
スクの製造方法に関する。
B.従来の技術と本発明が解決しようとする課題 従来、集積回路における部品の小型化は、1μmより
はるかに小さい寸法を持つ構造の製造を必要とさせてい
る。このようなサブミクロン構造の製造のため、以前か
ら採用されている、プロセスにおいて使用されるマスク
は、直接描画電子若しくはイオンビームリソグラフイに
よつて製造されていた。このようなプロセスでは、チツ
プのサイズ5×5mm及び約0.5μmの最小ライン幅を持つ
リソグラフイマスクを製造することができる。
はるかに小さい寸法を持つ構造の製造を必要とさせてい
る。このようなサブミクロン構造の製造のため、以前か
ら採用されている、プロセスにおいて使用されるマスク
は、直接描画電子若しくはイオンビームリソグラフイに
よつて製造されていた。このようなプロセスでは、チツ
プのサイズ5×5mm及び約0.5μmの最小ライン幅を持つ
リソグラフイマスクを製造することができる。
将来、さらに微細な構造を有する、非常に大きなチツ
プが製造されるようになると、この目的のために必要と
される大型マスクが正確に整合するように製造されなけ
ればならない。しかしながら、直接描画電子ビーム露光
システムの場合、描画できる領域の大きさは、アドレス
点が一定数である場合、アドレス点間の間隔つまり描画
できる領域は、ライン幅が細くなる程減少するので、領
域の不均質性及び所望の微細なライン幅によつて制限さ
れる。そのため、より大きな領域は、より小さないくつ
かの領域を連続的に描画することによつて、及びより大
きな領域を形成するために、上記小さな領域をいつしよ
につなぎ合せることによつて製造され得る。この目的の
ため、個々の領域は、つなぎ合せの間に生じる位置決め
エラーが最小ライン幅の約1/3を越えることのないよう
に最大の精度で互いに隣接していなければならない。全
体から見て、将来の高集積回路用のマスクの製造は、前
記微細構造、前記より小さな描画可能な領域、前記所望
のより大きなマスク領域の多数の接合のために位置決め
エラーの増大を引き起す。その結果、1:1の縮尺で将来
のリソグラフイ用のマスクを製造することが可能である
かどうか疑わしい。
プが製造されるようになると、この目的のために必要と
される大型マスクが正確に整合するように製造されなけ
ればならない。しかしながら、直接描画電子ビーム露光
システムの場合、描画できる領域の大きさは、アドレス
点が一定数である場合、アドレス点間の間隔つまり描画
できる領域は、ライン幅が細くなる程減少するので、領
域の不均質性及び所望の微細なライン幅によつて制限さ
れる。そのため、より大きな領域は、より小さないくつ
かの領域を連続的に描画することによつて、及びより大
きな領域を形成するために、上記小さな領域をいつしよ
につなぎ合せることによつて製造され得る。この目的の
ため、個々の領域は、つなぎ合せの間に生じる位置決め
エラーが最小ライン幅の約1/3を越えることのないよう
に最大の精度で互いに隣接していなければならない。全
体から見て、将来の高集積回路用のマスクの製造は、前
記微細構造、前記より小さな描画可能な領域、前記所望
のより大きなマスク領域の多数の接合のために位置決め
エラーの増大を引き起す。その結果、1:1の縮尺で将来
のリソグラフイ用のマスクを製造することが可能である
かどうか疑わしい。
本発明の目的は、マスクの製造方法を提供することに
あり、描画される最も細かいライン幅が側壁技術によつ
てホールパターンとしてマスク中に形成され、そしてマ
スクにおける任意のライン構造がフオトリソグラフ工程
において、直接電子ビーム若しくはイオンビーム描画手
段によつて又は、光学的露光手段によつて形成される。
あり、描画される最も細かいライン幅が側壁技術によつ
てホールパターンとしてマスク中に形成され、そしてマ
スクにおける任意のライン構造がフオトリソグラフ工程
において、直接電子ビーム若しくはイオンビーム描画手
段によつて又は、光学的露光手段によつて形成される。
C.課題を解決するための手段 本発明は、次のような方法によつて上記目的を達成し
ている。すなわち、 a)基板を準備するステップと、 b)前記基板上に第1の層を形成するステップと、 c)前記第1の層の選択された領域上に少なくとも1つ
の垂直な表面を有するメサ型の層を形成するステップ
と、 d)前記メサ型の層の上に第2の層を形成すると同時
に、前記第2の層が前記メサ型の層の各々の垂直の側壁
表面上に形成されるステップと、 e)前記第2の層の上に平坦化層を形成するステップ
と、 f)前記メサ型の層上の前記平坦化層を除去するステッ
プと、 g)前記第2の層および前記平坦化層の上にマスク層を
形成するステップと、 h)前記メサ型の層の垂直な側壁の上部領域にある前記
マスク層を除去するステップと、 i)サブミクロン範囲のパターンを形成するために、等
方性エッチングによって前記メサ型の層の垂直な側壁上
の前記第2の層を除去するステップと、 j)前記第2の層を除去するステップによって形成され
た前記垂直な側壁上の開口を通じて前記第1の層を異方
性エッチングによって除去し、前記パターンを前記第1
の層上に形成するステップと、 k)前記パターンが形成された第1の層をマスクとし
て、異方性エッチングによって前記基板内に所望の深さ
を有する溝を形成するステップと、 l)前記第1の層を除去するステップと、 m)前記基板を裏側からエッチングして所望の厚さだけ
除去するステップと、 を含むことを 特徴とするサブミクロン範囲における構造を有するマス
クの製造方法である。
ている。すなわち、 a)基板を準備するステップと、 b)前記基板上に第1の層を形成するステップと、 c)前記第1の層の選択された領域上に少なくとも1つ
の垂直な表面を有するメサ型の層を形成するステップ
と、 d)前記メサ型の層の上に第2の層を形成すると同時
に、前記第2の層が前記メサ型の層の各々の垂直の側壁
表面上に形成されるステップと、 e)前記第2の層の上に平坦化層を形成するステップ
と、 f)前記メサ型の層上の前記平坦化層を除去するステッ
プと、 g)前記第2の層および前記平坦化層の上にマスク層を
形成するステップと、 h)前記メサ型の層の垂直な側壁の上部領域にある前記
マスク層を除去するステップと、 i)サブミクロン範囲のパターンを形成するために、等
方性エッチングによって前記メサ型の層の垂直な側壁上
の前記第2の層を除去するステップと、 j)前記第2の層を除去するステップによって形成され
た前記垂直な側壁上の開口を通じて前記第1の層を異方
性エッチングによって除去し、前記パターンを前記第1
の層上に形成するステップと、 k)前記パターンが形成された第1の層をマスクとし
て、異方性エッチングによって前記基板内に所望の深さ
を有する溝を形成するステップと、 l)前記第1の層を除去するステップと、 m)前記基板を裏側からエッチングして所望の厚さだけ
除去するステップと、 を含むことを 特徴とするサブミクロン範囲における構造を有するマス
クの製造方法である。
D.作用 本発明に係る方法によつてプロセスの第1周期におい
て約0.1μmの最小幅を持つラインパターンが側壁技術
によつて確実に形成され得る。当該プロセス周期におい
て追加のマスク露光が最大限の重ね合せ位置で達成され
得るように位置決めマークがマスクに設けられる。プロ
セスの第2周期において、マスクには、例えば、電子ビ
ームリソグラフイを使用して約0.5μmを超える幅の任
意の形に形成されたライン構造が作られ得る。
て約0.1μmの最小幅を持つラインパターンが側壁技術
によつて確実に形成され得る。当該プロセス周期におい
て追加のマスク露光が最大限の重ね合せ位置で達成され
得るように位置決めマークがマスクに設けられる。プロ
セスの第2周期において、マスクには、例えば、電子ビ
ームリソグラフイを使用して約0.5μmを超える幅の任
意の形に形成されたライン構造が作られ得る。
本発明に係る方法は、シリコン基板の最上部上の所望
のマスクが形成されるべき酸化物層上に垂直な側壁を持
つポリマー材料構造を形成するために用いられる。側壁
は、サブミクロン範囲の寸法を持つシリコン窒化物若し
くは酸化物の側壁構造を形成するために役立つ。高精度
複写方法において、側壁の原寸が基板上の酸化物層に転
写される。その結果作られた当該酸化物層は、基板内に
溝(トレンチ)をエツチングするためのマスクとして働
く。次に、寸法が上記程に重要でない構造が第2リソグ
ラフプロセスでマスクに形成される。
のマスクが形成されるべき酸化物層上に垂直な側壁を持
つポリマー材料構造を形成するために用いられる。側壁
は、サブミクロン範囲の寸法を持つシリコン窒化物若し
くは酸化物の側壁構造を形成するために役立つ。高精度
複写方法において、側壁の原寸が基板上の酸化物層に転
写される。その結果作られた当該酸化物層は、基板内に
溝(トレンチ)をエツチングするためのマスクとして働
く。次に、寸法が上記程に重要でない構造が第2リソグ
ラフプロセスでマスクに形成される。
E.実施例 垂直な側壁を持つポリマー材料構造を用いることによ
つてサブミクロン範囲の寸法を有する構造を製造するた
めの方法は、ヨーロツパ特許0111086(EPA83109945.2)
において開示されている。この特許は、さらにシリコン
本体中にサブマイクロメーター幅の深い絶縁体を設ける
ための方法を開示している。上記ヨーロツパ特許の側壁
技術は、本発明に係る方法において、マスクを製造する
ために用いられるけれども、基板上の酸化物層中への側
壁構造の複写方法は、全体的に従来技術に記述されてい
るものとは相違する。
つてサブミクロン範囲の寸法を有する構造を製造するた
めの方法は、ヨーロツパ特許0111086(EPA83109945.2)
において開示されている。この特許は、さらにシリコン
本体中にサブマイクロメーター幅の深い絶縁体を設ける
ための方法を開示している。上記ヨーロツパ特許の側壁
技術は、本発明に係る方法において、マスクを製造する
ために用いられるけれども、基板上の酸化物層中への側
壁構造の複写方法は、全体的に従来技術に記述されてい
るものとは相違する。
第1A図はマスクを示しており、その領域は、4つのよ
り小さな領域からつなぎ合されている。個々のマスク領
域のつなぎ合せ中に発生する重ね合せエラーは、約0.25
μm幅の微細なラインに特に有害である。実際に、この
ようなエラーは、いくつかの小さな領域が1つの大きな
チツプ領域を形成するために互いにつなぎ合せられる時
に発生し得る。そしてこのエラーはラスター様式でチツ
プ上に配列される非常に細かいワード線またはビット線
などのラインの分断につながる。本発明の場合、第1B図
の上図は印刷される微細ラインのパターンを示してい
る。仮りにこのパターンが例えば、重ね合せエラーによ
つて分断されるなら、第1B図の下図に示したレジストパ
ターンもまた分断されることになる。より幅の広いライ
ンに関して、第1C図の上図に示したプリントされたパタ
ーンの分断は、第1C図下図に示すように、単に個々の領
域でレジストパターンの収縮を引き起すにすぎない。後
者の例で、仮りにライン幅が約1/3に減少されるとも、
その構成は依然機能するだろう。微細ラインのつなぎ合
せ中に発生するラインの分断は、2つのライン間で低い
割合で起こるの二重の露光によつて引き起される。幅の
広いラインの場合、2つのライン間での二重の露光の割
合は非常に高くなる。その結果、原則として、直接露光
されない中間の領域は、開口とならずに隣り合う2つの
ラインがつながった状態になってしまう。本発明に係る
方法によると、大規模な光学的リソグラフイによつて起
る重ね合せエラーに特に敏感な微細ラインを形成でき、
従つて第1B図に示すようなエラーを避けることができ
る。
り小さな領域からつなぎ合されている。個々のマスク領
域のつなぎ合せ中に発生する重ね合せエラーは、約0.25
μm幅の微細なラインに特に有害である。実際に、この
ようなエラーは、いくつかの小さな領域が1つの大きな
チツプ領域を形成するために互いにつなぎ合せられる時
に発生し得る。そしてこのエラーはラスター様式でチツ
プ上に配列される非常に細かいワード線またはビット線
などのラインの分断につながる。本発明の場合、第1B図
の上図は印刷される微細ラインのパターンを示してい
る。仮りにこのパターンが例えば、重ね合せエラーによ
つて分断されるなら、第1B図の下図に示したレジストパ
ターンもまた分断されることになる。より幅の広いライ
ンに関して、第1C図の上図に示したプリントされたパタ
ーンの分断は、第1C図下図に示すように、単に個々の領
域でレジストパターンの収縮を引き起すにすぎない。後
者の例で、仮りにライン幅が約1/3に減少されるとも、
その構成は依然機能するだろう。微細ラインのつなぎ合
せ中に発生するラインの分断は、2つのライン間で低い
割合で起こるの二重の露光によつて引き起される。幅の
広いラインの場合、2つのライン間での二重の露光の割
合は非常に高くなる。その結果、原則として、直接露光
されない中間の領域は、開口とならずに隣り合う2つの
ラインがつながった状態になってしまう。本発明に係る
方法によると、大規模な光学的リソグラフイによつて起
る重ね合せエラーに特に敏感な微細ラインを形成でき、
従つて第1B図に示すようなエラーを避けることができ
る。
マスクの製造について第2図乃至第9図を参照しなが
ら以下に詳細に説明する。第2図によると、絶縁物材料
から成る層2は、標準方法によつてシリコン半導体基板
1に付着される。層2は、例えば二酸化シリコンから形
成され得る。さらにこの層2は二重層としても良い。
ら以下に詳細に説明する。第2図によると、絶縁物材料
から成る層2は、標準方法によつてシリコン半導体基板
1に付着される。層2は、例えば二酸化シリコンから形
成され得る。さらにこの層2は二重層としても良い。
本発明に係る方法によると、基板1は、約400乃至600
μm、好ましくは約400μmの厚みを持つ単結晶シリコ
ンから成る。この基板1の裏側には、約0.5乃至1μm
の厚みの二酸化シリコン層(図示していない)が形成さ
れている。基板1の前側には、例えばほう素のようなP
+導電型を形成するドーパントが、約2乃至4μmの深
さでドーピングの制限位置6に至る迄不純物添加が行な
われる。ドーピング層の厚さは、ドーピング濃度が約7
×1019atoms/cm3に下がる基板表面からの間隔として画
定される。ほう素の拡散は、シリコンウエハが後で薄く
エツチングされるときエツチング障壁として働き、従つ
てマスクの厚みを画定する。ほう素の濃度は、さらに堅
くて低温のシリコン構造のシリコンウエハが加熱される
とき、最終マスクのたわみを防ぐ引張り応力を当該マス
クに発生させる。最初に、チツプサイズのいくつかの窓
が従来のフオトリソグラフイ及びウエツトエツチングに
よつて基板1の裏側上でエツチングされる。ウエハは、
後にこれらの窓を通じてエツチングされる。シリコン基
板1の前側上には、酸化物層2が酸素又は酸素/水の雰
囲気中で約800℃で熱的に成長される。
μm、好ましくは約400μmの厚みを持つ単結晶シリコ
ンから成る。この基板1の裏側には、約0.5乃至1μm
の厚みの二酸化シリコン層(図示していない)が形成さ
れている。基板1の前側には、例えばほう素のようなP
+導電型を形成するドーパントが、約2乃至4μmの深
さでドーピングの制限位置6に至る迄不純物添加が行な
われる。ドーピング層の厚さは、ドーピング濃度が約7
×1019atoms/cm3に下がる基板表面からの間隔として画
定される。ほう素の拡散は、シリコンウエハが後で薄く
エツチングされるときエツチング障壁として働き、従つ
てマスクの厚みを画定する。ほう素の濃度は、さらに堅
くて低温のシリコン構造のシリコンウエハが加熱される
とき、最終マスクのたわみを防ぐ引張り応力を当該マス
クに発生させる。最初に、チツプサイズのいくつかの窓
が従来のフオトリソグラフイ及びウエツトエツチングに
よつて基板1の裏側上でエツチングされる。ウエハは、
後にこれらの窓を通じてエツチングされる。シリコン基
板1の前側上には、酸化物層2が酸素又は酸素/水の雰
囲気中で約800℃で熱的に成長される。
フオトレジスト若しくはポリマー構造を作る場合、酸
化物層2の表面は、スピニング法又はスプレイ法によつ
て約1乃至2μmの厚みのポリマー若しくはレジスト層
3で覆われる。そして次に約200℃で約30分間硬化が行
なわれる。そのレジスト層3を作ることができる材料は
複数存在する。かかる材料として、例えば、通常のフエ
ノール−ホルムアルデヒドノボラツク樹脂、ポリメチル
メタクリレート、ポリイソプレン又はUSP3201239及びUS
P3770433に係る両公報中に記載されている材料のような
ポジ型及びネガ型フオトレジスト材料が知られ得る。放
射線に敏感でない、例えばポリイミドのようなポリマー
材料もまたレジスト層3を形成するために使用され得
る。
化物層2の表面は、スピニング法又はスプレイ法によつ
て約1乃至2μmの厚みのポリマー若しくはレジスト層
3で覆われる。そして次に約200℃で約30分間硬化が行
なわれる。そのレジスト層3を作ることができる材料は
複数存在する。かかる材料として、例えば、通常のフエ
ノール−ホルムアルデヒドノボラツク樹脂、ポリメチル
メタクリレート、ポリイソプレン又はUSP3201239及びUS
P3770433に係る両公報中に記載されている材料のような
ポジ型及びネガ型フオトレジスト材料が知られ得る。放
射線に敏感でない、例えばポリイミドのようなポリマー
材料もまたレジスト層3を形成するために使用され得
る。
本発明に係る方法において、レジスト層3は、USP439
7937号に係る公報に記載されており、そして感光剤とし
てフエノール樹脂及び非対称の1次若しくは2次アルフ
アテイツクジオール(alphatic diol)を持つ1−オキ
ソ−ナフタリンスルホン酸のビスエステルを基にしてい
るTNSフオトレジストから成る。レジスト層3の厚みは
約1.1μmである。レジスト層3は前記のように硬化さ
れる。
7937号に係る公報に記載されており、そして感光剤とし
てフエノール樹脂及び非対称の1次若しくは2次アルフ
アテイツクジオール(alphatic diol)を持つ1−オキ
ソ−ナフタリンスルホン酸のビスエステルを基にしてい
るTNSフオトレジストから成る。レジスト層3の厚みは
約1.1μmである。レジスト層3は前記のように硬化さ
れる。
次に、約0.1μmの厚みを持つシリコン窒化物層4
は、酸素を使つた反応性イオンエツチングに対するエツ
チング障壁としてレジスト層3上に堆積される。シリコ
ン窒化物層4は、プラズマ堆積(LPCVD)によつて、圧
力約1mバール、堆積温度約200℃、電力100ワツトでシラ
ン、アンモニア、アルゴンを含む雰囲気中で堆積され
る。
は、酸素を使つた反応性イオンエツチングに対するエツ
チング障壁としてレジスト層3上に堆積される。シリコ
ン窒化物層4は、プラズマ堆積(LPCVD)によつて、圧
力約1mバール、堆積温度約200℃、電力100ワツトでシラ
ン、アンモニア、アルゴンを含む雰囲気中で堆積され
る。
上記窒化物層4の上に重ねて、約0.5乃至1.0μmの厚
みのフオトレジスト層5が最上部層として堆積される。
本発明による方法に関して、上記フオトレジスト層5
は、レジスト層3と同様のフオトレジストから成る。そ
れは、また放射線に対し非常に敏感である他のフオトレ
ジストで形成してもよい。
みのフオトレジスト層5が最上部層として堆積される。
本発明による方法に関して、上記フオトレジスト層5
は、レジスト層3と同様のフオトレジストから成る。そ
れは、また放射線に対し非常に敏感である他のフオトレ
ジストで形成してもよい。
436nmの波長で露光することにより、次に約95乃至約1
05℃の範囲の温度で約30分間窒素中で硬化することによ
り、そしてテトラメチルアンモニウム水酸化物に基づい
て水溶性AZ現像液中で現像することにより、フオトレジ
スト層5には、従来の方式で垂直な側壁を有する所望の
メサ型のパターン7′が形成される。次にパターン7′
は、窒化物層4及びレジスト層3へドライエツチングに
よつて転写される。シリコン窒化物層4への転写は、流
量約20乃至約50sccmのCF4ガス、約30乃至60μバールの
圧力及び約0.3乃至約0.5ワツト/cm2のエネルギー密度で
約30%のオーバーエツチングを伴つたプラズマエツチン
グによつてもたらされる。エツチングの最終点は、レー
ザー干渉によつて測定される。
05℃の範囲の温度で約30分間窒素中で硬化することによ
り、そしてテトラメチルアンモニウム水酸化物に基づい
て水溶性AZ現像液中で現像することにより、フオトレジ
スト層5には、従来の方式で垂直な側壁を有する所望の
メサ型のパターン7′が形成される。次にパターン7′
は、窒化物層4及びレジスト層3へドライエツチングに
よつて転写される。シリコン窒化物層4への転写は、流
量約20乃至約50sccmのCF4ガス、約30乃至60μバールの
圧力及び約0.3乃至約0.5ワツト/cm2のエネルギー密度で
約30%のオーバーエツチングを伴つたプラズマエツチン
グによつてもたらされる。エツチングの最終点は、レー
ザー干渉によつて測定される。
レジストパターン7′の下部以外がエッチングされた
窒化物層4は、レジストパターン7′の下部以外のレジ
スト層3およびレジストパターン7′をエッチングする
ためのマスクとして用いられる。すなわち、酸素を用い
た反応性イオンエッチングによりレジストパターン7′
の下部以外のレジスト層3がエッチングされると同時
に、レジストパターン7′自体もエッチングされるが、
窒化物層4がエッチングのストッパーの役割を果たすの
でレジストパターン7′の下部のレジスト層3はエッチ
ングされずに残る。エツチング条件は、流量が約40乃至
60sccmの酸素で、圧力が約2乃至10μバール及びエネル
ギー密度が約0.2乃至約0.4ワツト/cm2である。急勾配の
レジスト側壁若しくはポリマー側壁を得るために、酸素
圧が約2μバールと低い条件の下で反応性イオンエツチ
ングを行なうことが好都合である。次に、レジストパタ
ーン7′が転写されたレジスト層3上の窒化物層4は、
適当なRIE法で除去される。そのRIE法は酸化物及びフオ
トレジストに関してPECVD窒化物を選択的にエツチング
し、そしてCF4及びO2ガスを使用し、CF4の流量が100scc
m、O2の流量が8sccm、約265μバールの圧力そして約0.1
ワツト/cm2未満のエネルギー密度を用いる。窒化物もま
た熱リン酸によるエツチングによつて除去され得る。そ
の結果、レジスト層3にレジストパターン7′が転写さ
れて形成されたフォトレジスト構造7が得られる。フオ
トレジスト構造7は、約1.0μmと等しいかそれを超え
る幅Dを有しており、幅Dは、将来のライン間隔であ
る。
窒化物層4は、レジストパターン7′の下部以外のレジ
スト層3およびレジストパターン7′をエッチングする
ためのマスクとして用いられる。すなわち、酸素を用い
た反応性イオンエッチングによりレジストパターン7′
の下部以外のレジスト層3がエッチングされると同時
に、レジストパターン7′自体もエッチングされるが、
窒化物層4がエッチングのストッパーの役割を果たすの
でレジストパターン7′の下部のレジスト層3はエッチ
ングされずに残る。エツチング条件は、流量が約40乃至
60sccmの酸素で、圧力が約2乃至10μバール及びエネル
ギー密度が約0.2乃至約0.4ワツト/cm2である。急勾配の
レジスト側壁若しくはポリマー側壁を得るために、酸素
圧が約2μバールと低い条件の下で反応性イオンエツチ
ングを行なうことが好都合である。次に、レジストパタ
ーン7′が転写されたレジスト層3上の窒化物層4は、
適当なRIE法で除去される。そのRIE法は酸化物及びフオ
トレジストに関してPECVD窒化物を選択的にエツチング
し、そしてCF4及びO2ガスを使用し、CF4の流量が100scc
m、O2の流量が8sccm、約265μバールの圧力そして約0.1
ワツト/cm2未満のエネルギー密度を用いる。窒化物もま
た熱リン酸によるエツチングによつて除去され得る。そ
の結果、レジスト層3にレジストパターン7′が転写さ
れて形成されたフォトレジスト構造7が得られる。フオ
トレジスト構造7は、約1.0μmと等しいかそれを超え
る幅Dを有しており、幅Dは、将来のライン間隔であ
る。
レジスト構造7は、この後にレジスト構造7上に形成
される窒化物側壁の位置及び高さを画定するために役立
つ。第3図によると、シリコン窒化物8は、約1mバール
の圧力、約210℃の温度、100ワツトの電力でシラン、ア
ンモニア及びアルゴンを含む雰囲気のプラズマから約10
0乃至500nmの膜厚が堆積される。シリコン窒化物8はレ
ジスト構造7及び酸化物層2の全水平面及び全垂直面を
覆つている。垂直面上の厚みd1は、水平面上の厚みd0よ
りわずかに小さく、約0.8×d0となる。d1は所望の微細
構造のライン幅を決定する。次に第3図の構造を平坦化
するために、フオトレジスト層が2乃至4μmの厚みで
全表面上に堆積される(図示していない)。この目的の
ために、第2図に示した層3及び5の形成と関連して前
に述べたフオトレジストが用いられ得る。フオトレジス
トは、UV光(波長436nm)による照射及び約150℃乃至約
180℃で30分間加熱することによつて硬化される。次
に、レジスト層9は、レジスト構造7の側壁被覆の垂直
端の開始位置(第4図A)が露出される程度に除去され
る。除去は、酸素の流量約50sccm、圧力約30μバール及
びエネルギー密度約0.2乃至0.4ワツト/cm2の条件下で反
応性イオンエツチングによつて行なわれる。
される窒化物側壁の位置及び高さを画定するために役立
つ。第3図によると、シリコン窒化物8は、約1mバール
の圧力、約210℃の温度、100ワツトの電力でシラン、ア
ンモニア及びアルゴンを含む雰囲気のプラズマから約10
0乃至500nmの膜厚が堆積される。シリコン窒化物8はレ
ジスト構造7及び酸化物層2の全水平面及び全垂直面を
覆つている。垂直面上の厚みd1は、水平面上の厚みd0よ
りわずかに小さく、約0.8×d0となる。d1は所望の微細
構造のライン幅を決定する。次に第3図の構造を平坦化
するために、フオトレジスト層が2乃至4μmの厚みで
全表面上に堆積される(図示していない)。この目的の
ために、第2図に示した層3及び5の形成と関連して前
に述べたフオトレジストが用いられ得る。フオトレジス
トは、UV光(波長436nm)による照射及び約150℃乃至約
180℃で30分間加熱することによつて硬化される。次
に、レジスト層9は、レジスト構造7の側壁被覆の垂直
端の開始位置(第4図A)が露出される程度に除去され
る。除去は、酸素の流量約50sccm、圧力約30μバール及
びエネルギー密度約0.2乃至0.4ワツト/cm2の条件下で反
応性イオンエツチングによつて行なわれる。
側壁技術によつて形成された窒化物側壁は、所望のサ
ブミクロン寸法を有しているが、該側壁は、閉じた構造
である。そのため、該側壁はそれぞれ開けられ及び裂か
れなければならない。この目的のために用いられる方法
は、例えば、1984年10月IBM Technical Disclosure Bul
letin27巻No.5、3090-91頁、H.J.Trumpによる“PROCESS
FOR STRUCTURING A SUBMICRON MASK"に記述されてい
る。
ブミクロン寸法を有しているが、該側壁は、閉じた構造
である。そのため、該側壁はそれぞれ開けられ及び裂か
れなければならない。この目的のために用いられる方法
は、例えば、1984年10月IBM Technical Disclosure Bul
letin27巻No.5、3090-91頁、H.J.Trumpによる“PROCESS
FOR STRUCTURING A SUBMICRON MASK"に記述されてい
る。
開口を形成するために、本発明は第4図の平坦化構造
上に堆積されるべきフオトレジスト層10を設ける。該レ
ジスト層は、従来方法で露光され現像される。そして第
5図に示すようなトリミングマスク10を作成する。次の
工程では、トリミングマスク10によつて覆われない窒化
物層8の水平及び垂直領域は、等方性エツチングによつ
て除去される。特に、窒化物層8の垂直領域はその寸法
を変えることなく除去され、そしてトリミングマスク10
及び平面レジスト9は、使用されるエツチング法が等方
性エツチングであるので、横にアンダーカツトされる。
この工程は、8%の酸素量を含むCF4ガスの流量20scc
m、約30μバールの圧力及び約0.2ワツト/cm2のエネルギ
ー密度の条件下で行なう反応性イオンエツチングから成
るか、あるいは、CF4ガスの流量100sccm、約100μバー
ルの圧力及び約200ワツトの電力の条件下で行なうLFEコ
ーポレーシヨンのシステムにおけるプラズマエツチング
から成る。上記エツチングにより形成された構造が第6
図に示されている。
上に堆積されるべきフオトレジスト層10を設ける。該レ
ジスト層は、従来方法で露光され現像される。そして第
5図に示すようなトリミングマスク10を作成する。次の
工程では、トリミングマスク10によつて覆われない窒化
物層8の水平及び垂直領域は、等方性エツチングによつ
て除去される。特に、窒化物層8の垂直領域はその寸法
を変えることなく除去され、そしてトリミングマスク10
及び平面レジスト9は、使用されるエツチング法が等方
性エツチングであるので、横にアンダーカツトされる。
この工程は、8%の酸素量を含むCF4ガスの流量20scc
m、約30μバールの圧力及び約0.2ワツト/cm2のエネルギ
ー密度の条件下で行なう反応性イオンエツチングから成
るか、あるいは、CF4ガスの流量100sccm、約100μバー
ルの圧力及び約200ワツトの電力の条件下で行なうLFEコ
ーポレーシヨンのシステムにおけるプラズマエツチング
から成る。上記エツチングにより形成された構造が第6
図に示されている。
さらに次の工程において、基板1をエツチングするた
めの実際のマスク開口が酸化物層2に設けられる。第6
図に示すように、空間A-Bによつて画定される開口は、C
F4ガス又はCHF3ガスの流量30sccm、50μバール及び0.1
乃至0.3ワツト/cm2のエネルギー密度の条件下で反応性
イオンエツチングによつて酸化物層2まで非常に精密に
転写される。該構造は第7図に示されている。最後に、
トリミングマスク10及び残された平坦化レジスト層9は
100μバールの圧力及び0.2乃至0.5ワツト/cm2のエネル
ギー密度、流量が100sccmの酸素中でプラズマエツチン
グによつて除去される。酸化物層2の上の窒化物8は、
CF4の流量100sccm及びO2の流量8sccm、約265μバールの
圧力及び0.1ワツト/cm2より小さいエネルギー密度で、C
F4/O2ガスを用いた反応性イオンエツチングによつて除
去される。レジスト構造7は、前述のように酸素を用い
てプラズマエツチングによつて除去される。同時に、最
小ライン幅の構造に関して、位置決めマークは、プロセ
スの第2周期で最大限に重ね合されて露光されることに
よつて、マスクに形成される。なお、プロセスの第2周
期とは、本発明の方法によって作られたマスクを用いて
直接電子ビームまたはイオンビーム描画手段によって光
学的露光が行われるフォトリソグラク工程を意味する。
位置決めマークは、約1μmの縁の長さを持つ多くの周
期的に配置された正方形をしている。該マークは、側壁
技術によつて形成されるのでこれら正方形は、酸化物に
おいて最小のライン幅の溝によつて囲まれる。EBP方法
における位置決め信号は、微細構成上、この場合は溝及
び酸化物表面上で電子を散乱させることによつて発信さ
れるので、信号列は、非常に精密な位置決めにとつて十
分である。
めの実際のマスク開口が酸化物層2に設けられる。第6
図に示すように、空間A-Bによつて画定される開口は、C
F4ガス又はCHF3ガスの流量30sccm、50μバール及び0.1
乃至0.3ワツト/cm2のエネルギー密度の条件下で反応性
イオンエツチングによつて酸化物層2まで非常に精密に
転写される。該構造は第7図に示されている。最後に、
トリミングマスク10及び残された平坦化レジスト層9は
100μバールの圧力及び0.2乃至0.5ワツト/cm2のエネル
ギー密度、流量が100sccmの酸素中でプラズマエツチン
グによつて除去される。酸化物層2の上の窒化物8は、
CF4の流量100sccm及びO2の流量8sccm、約265μバールの
圧力及び0.1ワツト/cm2より小さいエネルギー密度で、C
F4/O2ガスを用いた反応性イオンエツチングによつて除
去される。レジスト構造7は、前述のように酸素を用い
てプラズマエツチングによつて除去される。同時に、最
小ライン幅の構造に関して、位置決めマークは、プロセ
スの第2周期で最大限に重ね合されて露光されることに
よつて、マスクに形成される。なお、プロセスの第2周
期とは、本発明の方法によって作られたマスクを用いて
直接電子ビームまたはイオンビーム描画手段によって光
学的露光が行われるフォトリソグラク工程を意味する。
位置決めマークは、約1μmの縁の長さを持つ多くの周
期的に配置された正方形をしている。該マークは、側壁
技術によつて形成されるのでこれら正方形は、酸化物に
おいて最小のライン幅の溝によつて囲まれる。EBP方法
における位置決め信号は、微細構成上、この場合は溝及
び酸化物表面上で電子を散乱させることによつて発信さ
れるので、信号列は、非常に精密な位置決めにとつて十
分である。
トリミングマスク10、平坦化レジスト9、レジスト構
造7及びプラズマ窒化物8が除去された構造は、本発明
によるプロセスの第2周期において、さらにフオトレジ
スト層が設けられる。該フオトレジストは、第1周期の
プロセスで層3及び5を形成するために用いられるのと
同じ材料であつても良い。なお、第1周期のプロセスと
は、上述した本発明のマスクを製造する工程を意味す
る。フオトレジスト層における所望のパターンは、なん
ら問題なく形成し得る、0.5乃至1.5μm又はそれ以上の
ライン幅構成を持つレジスト層を提供する直接描画電子
又はイオンビームによつて形成される。多くのチツプや
ウエハに共通であるよりきめの荒い構造は、さらに光学
露光によつて形成され得る。このフオトレジスト層にお
ける所望の構造は、プロセスの第1周期において側壁技
術によつて酸化物層2に形成される最小のライン幅の構
造間に位置づけられる。プロセスの第1周期において形
成された位置決めマークに関して電子ビームの整合は知
られているのでその詳細な記述は省略する。
造7及びプラズマ窒化物8が除去された構造は、本発明
によるプロセスの第2周期において、さらにフオトレジ
スト層が設けられる。該フオトレジストは、第1周期の
プロセスで層3及び5を形成するために用いられるのと
同じ材料であつても良い。なお、第1周期のプロセスと
は、上述した本発明のマスクを製造する工程を意味す
る。フオトレジスト層における所望のパターンは、なん
ら問題なく形成し得る、0.5乃至1.5μm又はそれ以上の
ライン幅構成を持つレジスト層を提供する直接描画電子
又はイオンビームによつて形成される。多くのチツプや
ウエハに共通であるよりきめの荒い構造は、さらに光学
露光によつて形成され得る。このフオトレジスト層にお
ける所望の構造は、プロセスの第1周期において側壁技
術によつて酸化物層2に形成される最小のライン幅の構
造間に位置づけられる。プロセスの第1周期において形
成された位置決めマークに関して電子ビームの整合は知
られているのでその詳細な記述は省略する。
硬化の工程後、露光されたフオトレジスト層はアルカ
リ水溶性現像液で現像される。プロセスの第2周期で描
画されるより幅の広いライン幅のために、所望のサイズ
のマスクを作成する個々のフイールドは、何ら問題なく
つなぎ合せられ得るので、直接描画電子ビーム露光プロ
セスのために制限されるフイールドのサイズはプロセス
の第2周期にとつて2次的重要性を持つ。これに関連し
て、最小のライン幅を有するレジストパターンと対照的
に、より大きなライン幅を示している前述の第1C図が再
び注意を引く。印刷されたラインパターンの中断は、ラ
インの中断を引きおこすのではなく、単にレジストパタ
ーンにおける収縮を引きおこす。プロセスの第2周期の
上述の工程は図面で表わされていない。
リ水溶性現像液で現像される。プロセスの第2周期で描
画されるより幅の広いライン幅のために、所望のサイズ
のマスクを作成する個々のフイールドは、何ら問題なく
つなぎ合せられ得るので、直接描画電子ビーム露光プロ
セスのために制限されるフイールドのサイズはプロセス
の第2周期にとつて2次的重要性を持つ。これに関連し
て、最小のライン幅を有するレジストパターンと対照的
に、より大きなライン幅を示している前述の第1C図が再
び注意を引く。印刷されたラインパターンの中断は、ラ
インの中断を引きおこすのではなく、単にレジストパタ
ーンにおける収縮を引きおこす。プロセスの第2周期の
上述の工程は図面で表わされていない。
さらに形成されるフオトレジスト層のパターンは、さ
らに反応性イオンエツチングによつて酸化物層2まで移
動させられる。d1<<0.5μmのライン幅用の開口及びd
2<0.5μmのライン幅用の開口を有する酸化物層2は、
シリコン基板1の反応性イオンエツチング用のマスクと
して作用する。この工程では、溝11、12は、シリコン基
板1をエツチングして形成される。反応性イオンエツチ
ングは、Hclガスの流量80乃至120sccm、圧力40乃至110
μバール及び0.3ワツト/cm2より小さいエネルギー密度
のエツチング条件下で行なわれる。このエツチング工程
は、AME8300反応装置で実施される。AME500反応装置も
また使用され得る。エツチング溝の深さは、シリコン基
板1におけるドーピング限界点6を越える。このような
構造は、第8図に示されている。
らに反応性イオンエツチングによつて酸化物層2まで移
動させられる。d1<<0.5μmのライン幅用の開口及びd
2<0.5μmのライン幅用の開口を有する酸化物層2は、
シリコン基板1の反応性イオンエツチング用のマスクと
して作用する。この工程では、溝11、12は、シリコン基
板1をエツチングして形成される。反応性イオンエツチ
ングは、Hclガスの流量80乃至120sccm、圧力40乃至110
μバール及び0.3ワツト/cm2より小さいエネルギー密度
のエツチング条件下で行なわれる。このエツチング工程
は、AME8300反応装置で実施される。AME500反応装置も
また使用され得る。エツチング溝の深さは、シリコン基
板1におけるドーピング限界点6を越える。このような
構造は、第8図に示されている。
次に、シリコン基板1は、ウエハの裏側上の二酸化シ
リコン層における開口を通じて異方性的に湿式エツチン
グされる。この目的のために使用されるエツチング溶液
は、エチレンダイアミン、ピロカテコール及び水から成
る。エツチングは、7×1019ボロンatoms/cm3のボロン
濃度で停止する。用いられるボロン拡散に依存しなが
ら、ボロンが添加された単結晶シリコン薄膜のマスクは
約2μmの厚さとなる。二酸化シリコン層は、緩衝フツ
化水素酸を用いてエツチングすることによつて基板の両
側から除去される。このようにして形成されたマスクが
第9図に示されている。シリコン薄膜は、後で0.2乃至
0.8μmの厚みの金層(図示していない)で覆われる。
金層は、電子ビームを約25keVのエネルギーまで減速さ
せることができる。
リコン層における開口を通じて異方性的に湿式エツチン
グされる。この目的のために使用されるエツチング溶液
は、エチレンダイアミン、ピロカテコール及び水から成
る。エツチングは、7×1019ボロンatoms/cm3のボロン
濃度で停止する。用いられるボロン拡散に依存しなが
ら、ボロンが添加された単結晶シリコン薄膜のマスクは
約2μmの厚さとなる。二酸化シリコン層は、緩衝フツ
化水素酸を用いてエツチングすることによつて基板の両
側から除去される。このようにして形成されたマスクが
第9図に示されている。シリコン薄膜は、後で0.2乃至
0.8μmの厚みの金層(図示していない)で覆われる。
金層は、電子ビームを約25keVのエネルギーまで減速さ
せることができる。
本発明に係る方法によつて作成されたマスクは、前述
の寸法を持つパターンが電子ビーム近接プリンテイング
によつてフオトレジストから、被覆されたウエハに転写
させられることから電子ビームプリンターにおいて使用
され得る。
の寸法を持つパターンが電子ビーム近接プリンテイング
によつてフオトレジストから、被覆されたウエハに転写
させられることから電子ビームプリンターにおいて使用
され得る。
F.発明の効果 本発明によれば、描画される最も微細なライン幅がホ
ールパターンとして転写されたマスクを製造することが
できる。
ールパターンとして転写されたマスクを製造することが
できる。
第1A図は、いくつかのフイールドから成るマスクの平面
概略図、第1B図及び第1C図は、印刷された異なる幅のラ
インパターン及び結合したレジストパターン、第2図乃
至第7図は、最も細かいライン幅を形成するための本発
明に係るプロセスの第1周期を示したものである。第8
図は、異なる直径の穴を有するシリコン酸化物マスク及
びシリコン基板中にエツチングされた溝の概略断面図で
ある。第9図は、本発明によるプロセスの第1及び第2
周期後の最終マスクを示している。 1……シリコン基板、2……酸化物層、3……レジスト
層、4……シリコン窒化物層、5……フオトレジスト
層、6……ドーピング限界位置、7……レジスト構造、
8……シリコン窒化物層、9……平坦化レジスト層、10
……トリミングマスク、11、12……トレンチ。
概略図、第1B図及び第1C図は、印刷された異なる幅のラ
インパターン及び結合したレジストパターン、第2図乃
至第7図は、最も細かいライン幅を形成するための本発
明に係るプロセスの第1周期を示したものである。第8
図は、異なる直径の穴を有するシリコン酸化物マスク及
びシリコン基板中にエツチングされた溝の概略断面図で
ある。第9図は、本発明によるプロセスの第1及び第2
周期後の最終マスクを示している。 1……シリコン基板、2……酸化物層、3……レジスト
層、4……シリコン窒化物層、5……フオトレジスト
層、6……ドーピング限界位置、7……レジスト構造、
8……シリコン窒化物層、9……平坦化レジスト層、10
……トリミングマスク、11、12……トレンチ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラインホルト・ミュール ドイツ連邦共和国7031ゲルトリンゲン、グ ラーベンシュトラーセ29ビー番地 (72)発明者 ハンス―ヨアヒム・トルンプ ドイツ連邦共和国7024ベーンハーゼン、イ ールベーゼンシュトラーセ25番地 (72)発明者 ヴェルナー・ツアプカ ドイツ連邦共和国7031ゲルトリンゲン‐ロ ーラウ、リッターシュトラーセ29番地
Claims (1)
- 【請求項1】サブミクロン範囲における構造を有するマ
スクの製造方法であって、 a)基板を準備するステップと、 b)前記基板上に第1の絶縁物層を形成するステップ
と、 c)前記第1の絶縁物層の選択された領域上に少なくと
も1つの垂直な表面を有するメサ型のレジスト層を形成
するステップと、 d)前記メサ型のレジスト層の上に第2の絶縁物層を形
成すると同時に、前記第2の絶縁物層が前記メサ型のレ
ジスト層の各々の垂直な側壁表面上に形成されるステッ
プと、 e)前記第2の絶縁物層の上に平坦化レジスト層を形成
するステップと、 f)前記メサ型のレジスト層上の前記平坦化レジスト層
を除去するステップと、 g)前記第2の絶縁物層および前記平坦化レジスト層の
上にトリミングマスク層を形成するステップと、 h)前記メサ型のレジスト層の垂直な側壁の上部領域に
ある前記トリミングマスク層を除去するステップと、 i)サブミクロン範囲のパターンを形成するために、等
方性エッチングによって前記メサ型のレジスト層の垂直
な側壁上の前記第2の絶縁物層を除去するステップと、 j)前記第2の絶縁物層を除去するステップによって形
成された前記垂直な側壁上の開口を通じて前記第1の絶
縁物層を異方性エッチングによって除去し、前記パター
ンを前記第1の絶縁物層上に形成するステップと、 k)前記パターンが形成された第1の絶縁物層をマスク
として、異方性エッチングによって前記基板内に所望の
深さを有する溝を形成するステップと、 l)前記第1の絶縁物層を除去するステップと、 m)前記基板を裏側からエッチングして所望の厚さだけ
除去するステップと、 を含むマスクの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP88119094A EP0369053B1 (de) | 1988-11-17 | 1988-11-17 | Verfahren zur Herstellung von Masken mit Strukturen im Submikrometerbereich |
| EP88119094.6 | 1988-11-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02251849A JPH02251849A (ja) | 1990-10-09 |
| JPH0827533B2 true JPH0827533B2 (ja) | 1996-03-21 |
Family
ID=8199575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29781589A Expired - Lifetime JPH0827533B2 (ja) | 1988-11-17 | 1989-11-17 | マスク製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5055383A (ja) |
| EP (1) | EP0369053B1 (ja) |
| JP (1) | JPH0827533B2 (ja) |
| DE (1) | DE3888184D1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1248534B (it) * | 1991-06-24 | 1995-01-19 | Sgs Thomson Microelectronics | Procedimento per la realizzazione di strutture di calibrazione particolarmente per la taratura di macchine di misura del disallineamento in circuiti integrati in genere. |
| KR940010315B1 (ko) * | 1991-10-10 | 1994-10-22 | 금성 일렉트론 주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
| US5348619A (en) * | 1992-09-03 | 1994-09-20 | Texas Instruments Incorporated | Metal selective polymer removal |
| US6139483A (en) * | 1993-07-27 | 2000-10-31 | Texas Instruments Incorporated | Method of forming lateral resonant tunneling devices |
| KR100303279B1 (ko) * | 1994-08-27 | 2001-12-01 | 윤종용 | 반도체레이저다이오드와그제조방법 |
| US5652163A (en) * | 1994-12-13 | 1997-07-29 | Lsi Logic Corporation | Use of reticle stitching to provide design flexibility |
| KR20000016498A (ko) | 1996-06-10 | 2000-03-25 | 다니엘 제이. 설리반 | 생산환경을 위한 홀로그래픽 패터닝방법 및 공구 |
| AU3222397A (en) | 1996-06-10 | 1998-01-07 | Holographic Lithography Systems | Process for modulating interferometric lithography patterns to record selected discrete patterns in photoresist |
| CA2233096C (en) | 1997-03-26 | 2003-01-07 | Canon Kabushiki Kaisha | Substrate and production method thereof |
| US6077560A (en) * | 1997-12-29 | 2000-06-20 | 3M Innovative Properties Company | Method for continuous and maskless patterning of structured substrates |
| TW460758B (en) | 1998-05-14 | 2001-10-21 | Holographic Lithography System | A holographic lithography system for generating an interference pattern suitable for selectively exposing a photosensitive material |
| US6744909B1 (en) | 1999-08-19 | 2004-06-01 | Physical Optics Corporation | Authentication system and method |
| US7167615B1 (en) | 1999-11-05 | 2007-01-23 | Board Of Regents, The University Of Texas System | Resonant waveguide-grating filters and sensors and methods for making and using same |
| US6255147B1 (en) * | 2000-01-31 | 2001-07-03 | Advanced Micro Devices, Inc. | Silicon on insulator circuit structure with extra narrow field transistors and method of forming same |
| US6790782B1 (en) | 2001-12-28 | 2004-09-14 | Advanced Micro Devices, Inc. | Process for fabrication of a transistor gate including high-K gate dielectric with in-situ resist trim, gate etch, and high-K dielectric removal |
| US20030173648A1 (en) * | 2002-03-16 | 2003-09-18 | Sniegowski Jeffry Joseph | Multi-die chip and method for making the same |
| US6579809B1 (en) | 2002-05-16 | 2003-06-17 | Advanced Micro Devices, Inc. | In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric |
| US6982135B2 (en) | 2003-03-28 | 2006-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pattern compensation for stitching |
| US6835262B1 (en) * | 2003-06-19 | 2004-12-28 | Northrop Grumman Corporation | Positive pressure hot bonder |
| KR100710200B1 (ko) * | 2005-06-27 | 2007-04-20 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| DE102013212173B4 (de) * | 2013-06-26 | 2016-06-02 | Robert Bosch Gmbh | MEMS-Bauelement mit einer auslenkbaren Membran und einem feststehenden Gegenelement sowie Verfahren zu dessen Herstellung |
| KR20180113585A (ko) * | 2016-03-04 | 2018-10-16 | 도쿄엘렉트론가부시키가이샤 | 통합 계획의 다양한 스테이지 동안의 패터닝을 위한 트림 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL130926C (ja) * | 1959-09-04 | |||
| US3700433A (en) * | 1971-07-12 | 1972-10-24 | United Aircraft Corp | Enhancement of transverse properties of directionally solidified superalloys |
| US4209349A (en) * | 1978-11-03 | 1980-06-24 | International Business Machines Corporation | Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching |
| US4354896A (en) * | 1980-08-05 | 1982-10-19 | Texas Instruments Incorporated | Formation of submicron substrate element |
| US4331708A (en) * | 1980-11-04 | 1982-05-25 | Texas Instruments Incorporated | Method of fabricating narrow deep grooves in silicon |
| US4397937A (en) * | 1982-02-10 | 1983-08-09 | International Business Machines Corporation | Positive resist compositions |
| DE3242113A1 (de) * | 1982-11-13 | 1984-05-24 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper |
| US4648937A (en) * | 1985-10-30 | 1987-03-10 | International Business Machines Corporation | Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer |
| US4654119A (en) * | 1985-11-18 | 1987-03-31 | International Business Machines Corporation | Method for making submicron mask openings using sidewall and lift-off techniques |
| EP0280587A1 (en) * | 1987-01-20 | 1988-08-31 | Thomson Components-Mostek Corporation | Spacer masked VLSI process |
-
1988
- 1988-11-17 DE DE88119094T patent/DE3888184D1/de not_active Expired - Fee Related
- 1988-11-17 EP EP88119094A patent/EP0369053B1/de not_active Expired - Lifetime
-
1989
- 1989-10-12 US US07/420,870 patent/US5055383A/en not_active Expired - Fee Related
- 1989-11-17 JP JP29781589A patent/JPH0827533B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5055383A (en) | 1991-10-08 |
| EP0369053B1 (de) | 1994-03-02 |
| EP0369053A1 (de) | 1990-05-23 |
| DE3888184D1 (de) | 1994-04-07 |
| JPH02251849A (ja) | 1990-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0827533B2 (ja) | マスク製造方法 | |
| US4893163A (en) | Alignment mark system for electron beam/optical mixed lithography | |
| US4342817A (en) | Mask for structuring surface areas, and method of making it | |
| US6416933B1 (en) | Method to produce small space pattern using plasma polymerization layer | |
| EP0265638A2 (en) | Lithographic image size reduction | |
| JPS5913329A (ja) | 半導体デバイスの製造方法 | |
| US20010038972A1 (en) | Ultra-thin resist shallow trench process using metal hard mask | |
| JPS59107518A (ja) | サブミクロン範囲の寸法を有する構造体の形成方法 | |
| US4980317A (en) | Method of producing integrated semiconductor structures comprising field-effect transistors with channel lengths in the submicron range using a three-layer resist system | |
| US6589713B1 (en) | Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits | |
| JP3121574B2 (ja) | マスク・フィールドを備えた膜マスクの製造方法 | |
| JPH1078651A (ja) | 写真石版マスク及びその製造方法 | |
| CN100524618C (zh) | 制造精细结构的无抗蚀剂光刻方法 | |
| CN86107855B (zh) | 应用侧壁及去除技术制做亚微米掩模窗口的方法 | |
| Chou et al. | X‐ray lithography for sub‐100‐nm‐channel‐length transistors using masks fabricated with conventional photolithography, anisotropic etching, and oblique shadowing | |
| KR19990011457A (ko) | 반도체장치 제조용 스텐실 마스크의 제조방법 | |
| CA1260627A (en) | Lithographic image size reduction photomask | |
| KR20090069091A (ko) | 오버레이 버니어 형성 방법 | |
| JPH10207044A (ja) | 荷電ビーム露光用透過マスク | |
| KR0142837B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPH1064781A (ja) | 位置検出マーク作成方法 | |
| JPH0697024A (ja) | レジストパターンの形成方法 | |
| JP2513637B2 (ja) | 電子ビ−ム露光用基準マ−クの形成方法 | |
| KR20020002573A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR19990003876A (ko) | 셀 프로젝션 마스크 제작 방법 |