JPH0827617B2 - 文字デ−タの拡大表示方式 - Google Patents
文字デ−タの拡大表示方式Info
- Publication number
- JPH0827617B2 JPH0827617B2 JP61260325A JP26032586A JPH0827617B2 JP H0827617 B2 JPH0827617 B2 JP H0827617B2 JP 61260325 A JP61260325 A JP 61260325A JP 26032586 A JP26032586 A JP 26032586A JP H0827617 B2 JPH0827617 B2 JP H0827617B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- character
- raster
- block
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 49
- 230000006870 function Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000010365 information processing Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】 〔概要〕 CRTディスプレイ装置に文字データを表示する際，行
ごとに縦方向の拡大表示を指定できるようにする。その
ため，拡大表示を指定された行の各ラインデータを順次
重複アクセスするアドレスを発生させるため，拡大表示
行の指定に応じた構造のアドレス変換テーブルを，動的
に生成させる。
ごとに縦方向の拡大表示を指定できるようにする。その
ため，拡大表示を指定された行の各ラインデータを順次
重複アクセスするアドレスを発生させるため，拡大表示
行の指定に応じた構造のアドレス変換テーブルを，動的
に生成させる。
本発明は，情報処理装置における文字データの出力制
御方式に関するものであり，特にCRTディスプレイ装置
に出力する文字データを縦方向に拡大表示する方式に関
する。
御方式に関するものであり，特にCRTディスプレイ装置
に出力する文字データを縦方向に拡大表示する方式に関
する。
従来の情報処理装置に用いられるCRTディスプレイ装
置において文字データを出力表示させる方式としては，
各行の文字のドットパターンをラスタ（あるいはライ
ン）にしたがって順次読み出し表示するものが一般的で
ある。
置において文字データを出力表示させる方式としては，
各行の文字のドットパターンをラスタ（あるいはライ
ン）にしたがって順次読み出し表示するものが一般的で
ある。
第５図に，従来のCRTディスプレイ装置の１例につい
て，その基本構成を示す。
て，その基本構成を示す。
第５図において， １は,CRTコントローラ（CRTC）である。
２は，発振器（OSC）である。
３は，発振器２から出力されるクロックパルスに基づ
いてドットパルスを生成するドットカウンタである。
いてドットパルスを生成するドットカウンタである。
４は，出力表示すべき文字データをドットパターン形
式で記憶するビデオメモリである。
式で記憶するビデオメモリである。
５は，文字単位に高輝度，リバース，ブリンク等の表
示属性を指定するアトリビュートデータを記憶するアト
リビュートメモリである。
示属性を指定するアトリビュートデータを記憶するアト
リビュートメモリである。
６および７は表示の場合のメモリ読み出し時にはCRTC
側に，またCPUからのメモリリード／ライト時にはCPUへ
のアドレスバス側にメモリアドレスを切り替えるための
セレクタである。
側に，またCPUからのメモリリード／ライト時にはCPUへ
のアドレスバス側にメモリアドレスを切り替えるための
セレクタである。
８は，ビデオメモリ４から出力される並列形式のドッ
トパターンデータを直列形式のデータに変換する並列・
直列変換器である。
トパターンデータを直列形式のデータに変換する並列・
直列変換器である。
９は，アトリビュートデータを一時的に保持するアト
リビュートレジスタである。
リビュートレジスタである。
10は，ビデオ制御回路である。
11は,CRTである。
12および13は，それぞれ図示されていないCPUや主メ
モリにも接続されているデータバスおよびアドレスであ
る。
モリにも接続されているデータバスおよびアドレスであ
る。
簡単に動作を説明すると，まずはじめに，ビデオメモ
リ４およびアトリビュートメモリ５には，それぞれデー
タバス12を介して，主メモリ等から１画面分の文字デー
タ（ドットパターン形式）とアトリビュートデータとが
書き込まれているものとする。
リ４およびアトリビュートメモリ５には，それぞれデー
タバス12を介して，主メモリ等から１画面分の文字デー
タ（ドットパターン形式）とアトリビュートデータとが
書き込まれているものとする。
CRTコントローラ１は，ドットカウンタ３から出力さ
れるドットパルスを分周した１文字クロックに基づい
て，表示文字アドレスMAおよびラスタアドレスRAを連続
的に発生する。
れるドットパルスを分周した１文字クロックに基づい
て，表示文字アドレスMAおよびラスタアドレスRAを連続
的に発生する。
表示文字アドレスMAは，たとえば第６図（ａ）に示す
例のように,1画面が40文字／行×16行構成で，総数640
の文字アドレス（０〜639）をもつ場合,MAは10ビットで
与えられる。またラスタアドレスRAは，第６図（ｂ）に
示す例のように１文字16ラスタで構成されるとき,4ビッ
トで与えられる。
例のように,1画面が40文字／行×16行構成で，総数640
の文字アドレス（０〜639）をもつ場合,MAは10ビットで
与えられる。またラスタアドレスRAは，第６図（ｂ）に
示す例のように１文字16ラスタで構成されるとき,4ビッ
トで与えられる。
ビデオメモリ４およびアトリビュートメモリ５は，こ
れらのアドレスMA,RAを用いて並行してアクセスされ，
それぞれ文字パターンデータとアトリビュートデータと
が読み出される。なお，文字パターンデータの読み出し
は,1ラスタアドレスについて,1行内の各文字の対応する
ラスタのドットパターンを順次読み出すように行なわれ
る。
れらのアドレスMA,RAを用いて並行してアクセスされ，
それぞれ文字パターンデータとアトリビュートデータと
が読み出される。なお，文字パターンデータの読み出し
は,1ラスタアドレスについて,1行内の各文字の対応する
ラスタのドットパターンを順次読み出すように行なわれ
る。
並列・直列変換器８は，ビデオメモリ４から読み出さ
れた並列形式の文字パターンデータ（たとえば並列16ビ
ット）を直列形式データに変換し，ビデオ制御回路10に
出力する。
れた並列形式の文字パターンデータ（たとえば並列16ビ
ット）を直列形式データに変換し，ビデオ制御回路10に
出力する。
ビデオ制御回路10には，アトリビュートレジスタ９を
介してアトリビュートデータが入力されており，アトリ
ビュートで指定された表示属性の制御状態を設定して文
字パターンデータをCRT11に出力する。
介してアトリビュートデータが入力されており，アトリ
ビュートで指定された表示属性の制御状態を設定して文
字パターンデータをCRT11に出力する。
ところで，このようなCRTディスプレイ装置に表示さ
れる文字を，縦方向あるいは横方向に拡大する要求がし
ばしば生じるが，このような拡大は，たとえば２倍の拡
大であれば，文字のドットパターンの各ラスタあるいは
各カラム（桁）のドットデータを拡大方向に各１回ずつ
重複挿入することによって簡易に実現することができ
る。
れる文字を，縦方向あるいは横方向に拡大する要求がし
ばしば生じるが，このような拡大は，たとえば２倍の拡
大であれば，文字のドットパターンの各ラスタあるいは
各カラム（桁）のドットデータを拡大方向に各１回ずつ
重複挿入することによって簡易に実現することができ
る。
そして従来のある種のCRTコントローラにおいては，
上記したような方法で文字を縦方向に２倍に拡大するモ
ードをそなえている。このモードでは，内部のラスタア
ドレスカウンタの進み方が,CRTのラスタのシーケンスに
対して変更され，たとえば第７図（ａ）に示す通常モー
ド時のように１ラスタごとにラスタアドレスを１ステッ
プ進める代りに，第７図（ｂ）に示す拡大モード時では
２ラスタごとにラスタアドレスを１ステップ進め,CRT上
の連続する２つのラスタで文字の１つのラスタドットデ
ータが２回繰り返し読み出されるようにして，文字の縦
長を２倍に拡大表示する。
上記したような方法で文字を縦方向に２倍に拡大するモ
ードをそなえている。このモードでは，内部のラスタア
ドレスカウンタの進み方が,CRTのラスタのシーケンスに
対して変更され，たとえば第７図（ａ）に示す通常モー
ド時のように１ラスタごとにラスタアドレスを１ステッ
プ進める代りに，第７図（ｂ）に示す拡大モード時では
２ラスタごとにラスタアドレスを１ステップ進め,CRT上
の連続する２つのラスタで文字の１つのラスタドットデ
ータが２回繰り返し読み出されるようにして，文字の縦
長を２倍に拡大表示する。
また上記したようなラスタアドレスの進み方を変える
文字拡大方式とは異なり，予め文字のドットパターンを
拡大してビデオメモリに格納しておき，それから通常の
ようにCRTに読み出すようにした文字拡大方式も従来と
られている。
文字拡大方式とは異なり，予め文字のドットパターンを
拡大してビデオメモリに格納しておき，それから通常の
ようにCRTに読み出すようにした文字拡大方式も従来と
られている。
従来のラスタアドレスの進め方を変える文字拡大方式
は，画面全体に一律に適用されるため，一部の文字行の
みを拡大表示したい場合に全行が拡大されて，表示情報
がその分減少するという不都合があり，他方，予め文字
のドットパターンを拡大してビデオメモリに格納してお
く文字拡大方式の場合には，拡大処理のためのメモリ転
送時間がオーバーヘッドとなって表示時間が遅くなり，
また表示制御プログラムの負担が大きくなるという問題
があった。
は，画面全体に一律に適用されるため，一部の文字行の
みを拡大表示したい場合に全行が拡大されて，表示情報
がその分減少するという不都合があり，他方，予め文字
のドットパターンを拡大してビデオメモリに格納してお
く文字拡大方式の場合には，拡大処理のためのメモリ転
送時間がオーバーヘッドとなって表示時間が遅くなり，
また表示制御プログラムの負担が大きくなるという問題
があった。
本発明は，任意の１つあるいは複数の行の文字を縦長
に拡大できるようにするものである。またそのために表
示文字アドレスの行配列の重複化と，ラスタアドレスの
重複発生が必要となり，複雑なアドレス変換が必要とな
ることから，ビデオメモリをアクセスするアドレスの変
換を，簡単な構成のテーブルで実現できるようにするも
のである。
に拡大できるようにするものである。またそのために表
示文字アドレスの行配列の重複化と，ラスタアドレスの
重複発生が必要となり，複雑なアドレス変換が必要とな
ることから，ビデオメモリをアクセスするアドレスの変
換を，簡単な構成のテーブルで実現できるようにするも
のである。
具体的には，表示文字アドレスについて，ブロック内
で文字の入れ替えが決して生じないような大きさのブロ
ックであって，しかもそのようなブロックのうちの可能
な限り最大のものを単位としてブロック化することによ
り，表示文字アドレスの変換テーブルをブロックレベル
でコンパクトに構成する。またラスタアドレスの変換
は，ブロックアドレスの変換結果に基づいて，対象とす
る行が拡大表示を指定されているか否か，またその行が
拡大文字の上半分に属しているか下半分に属しているか
により，アドレス変換の内容を切り分けるようにして，
変換論理の構造を単純明解にする。
で文字の入れ替えが決して生じないような大きさのブロ
ックであって，しかもそのようなブロックのうちの可能
な限り最大のものを単位としてブロック化することによ
り，表示文字アドレスの変換テーブルをブロックレベル
でコンパクトに構成する。またラスタアドレスの変換
は，ブロックアドレスの変換結果に基づいて，対象とす
る行が拡大表示を指定されているか否か，またその行が
拡大文字の上半分に属しているか下半分に属しているか
により，アドレス変換の内容を切り分けるようにして，
変換論理の構造を単純明解にする。
第１図に本発明の原理的構成を示す。
１は,CRTコントローラ（CRTC）であり，定められた範
囲の表示文字アドレスMAおよびラスタアドレスRAをそれ
ぞれ連続的に発生する。
囲の表示文字アドレスMAおよびラスタアドレスRAをそれ
ぞれ連続的に発生する。
４は，ビデオメモリであり,1画面分の文字データがド
ットパターン形式で格納されている。文字データは，表
示文字アドレスMAおよびラスタアドレスRAの組み合せで
アクセスされる。
ットパターン形式で格納されている。文字データは，表
示文字アドレスMAおよびラスタアドレスRAの組み合せで
アクセスされる。
11は，ラスタ走査形式で文字データを表示するCRTで
ある。
ある。
12は，データバスである。
14は，ブロックアドレス変換テーブルであり，文字の
縦方向拡大に伴う行の再配列上必要なアドレス変換をブ
ロックアドレスのレベルで行なう。このブロックアドレ
スは,1行の最大表示可能文字数をＭ×2nで表わした場
合，2n（ｎは正の整数）による約数のうちの最大約数を
ブロック単位の大きさに選んでブロック化したときに各
ブロックに付与されるアドレスである。
縦方向拡大に伴う行の再配列上必要なアドレス変換をブ
ロックアドレスのレベルで行なう。このブロックアドレ
スは,1行の最大表示可能文字数をＭ×2nで表わした場
合，2n（ｎは正の整数）による約数のうちの最大約数を
ブロック単位の大きさに選んでブロック化したときに各
ブロックに付与されるアドレスである。
ブロックアドレス変換テーブル14に入力されるブロッ
クアドレスは,CRTコントローラ１が発生した表示文字ア
ドレスの上位ビットからとられる。表示文字アドレスの
下位ビットは，ブロック内の2n個の文字に対するアドレ
スとしてそのまま使用される。
クアドレスは,CRTコントローラ１が発生した表示文字ア
ドレスの上位ビットからとられる。表示文字アドレスの
下位ビットは，ブロック内の2n個の文字に対するアドレ
スとしてそのまま使用される。
15は，ラスタアドレス変換テーブルであり,1つの文字
のドットパターン縦方向に拡大することに伴うラスタア
ドレスの変換を，次の３つの場合に切り分けて行なう。
のドットパターン縦方向に拡大することに伴うラスタア
ドレスの変換を，次の３つの場合に切り分けて行なう。
対象行が拡大指定されていない場合，入力されたラ
スタアドレスをそのまま出力する。
スタアドレスをそのまま出力する。
拡大指定で文字の上半分を表示する行では，入力さ
れたラスタアドレスを，上半分のラスタアドレスの各２
度ずつの繰り返しに変換する。
れたラスタアドレスを，上半分のラスタアドレスの各２
度ずつの繰り返しに変換する。
拡大指定で文字の下半分を表示する行では，入力さ
れたラスタアドレスを，下半分のラスタアドレスの各２
度ずつの繰り返しに変換する。
れたラスタアドレスを，下半分のラスタアドレスの各２
度ずつの繰り返しに変換する。
これらの切り分け制御は，ブロックアドレス変換テー
ブル14からブロックアドレスとは別に出力されるラスタ
変換指定信号を用いて行なう。
ブル14からブロックアドレスとは別に出力されるラスタ
変換指定信号を用いて行なう。
第１図に示されている本発明の原理的構成の作用を第
２図を用いて説明する。
２図を用いて説明する。
第２図（ａ）は,40字／行×16行で，表示文字アドレ
スが０〜639のCRTディスプレイ装置の画面構成における
ブロック化の例を示す。この例の場合,1行の最大表示可
能文字数は40文字であるから，最大約数2nは， 40＝Ｍ×2n＝５×23 となり,1ブロックの大きさは８（＝23）文字となる。
スが０〜639のCRTディスプレイ装置の画面構成における
ブロック化の例を示す。この例の場合,1行の最大表示可
能文字数は40文字であるから，最大約数2nは， 40＝Ｍ×2n＝５×23 となり,1ブロックの大きさは８（＝23）文字となる。
この結果， 640文字＝８文字×80ブロック から，ブロックアドレスは０〜79の範囲となり,7ビット
で表わすことができる。またブロック内文字数は８文字
であるから,3ビットで表わされ，表示文字アドレスは，
合計10ビットで表わされる。
で表わすことができる。またブロック内文字数は８文字
であるから,3ビットで表わされ，表示文字アドレスは，
合計10ビットで表わされる。
第２図（ｂ）は，通常サイズの文字からなる行と２倍
に縦方向拡大した文字からなる行との対応を，表示画面
A,Bで示したものである。
に縦方向拡大した文字からなる行との対応を，表示画面
A,Bで示したものである。
図示のように，表示画面Ａでは，各行がいずれも拡大
されていず，表示画面Ｂでは表示画面Ａの第０行と第３
行等が拡大されている。この場合表示画面Ｂでは，たと
えば第０行は通常サイズの文字の上半分を拡大表示し，
次の第１行は通常サイズの文字の下半分を拡大表示す
る。
されていず，表示画面Ｂでは表示画面Ａの第０行と第３
行等が拡大されている。この場合表示画面Ｂでは，たと
えば第０行は通常サイズの文字の上半分を拡大表示し，
次の第１行は通常サイズの文字の下半分を拡大表示す
る。
第３図（ａ）は，第２図（ｂ）の表示画面Ｂを出力す
るために生成することが必要な表示文字アドレスを，ブ
ロックアドレスで示したものである。このように拡大文
字行では，拡大文字の上半分と下半分とを表示する連続
する２つの行で同一のブロックアドレスを生成する必要
があり，このため，第１図のブロックアドレス変換テー
ブル14において，連続する２つの行について異なるブロ
ックアドレスが入力されると，テーブルからは同一ブロ
ックアドレスが繰り返し２度出力され，それぞれビデオ
メモリ４に印加される。
るために生成することが必要な表示文字アドレスを，ブ
ロックアドレスで示したものである。このように拡大文
字行では，拡大文字の上半分と下半分とを表示する連続
する２つの行で同一のブロックアドレスを生成する必要
があり，このため，第１図のブロックアドレス変換テー
ブル14において，連続する２つの行について異なるブロ
ックアドレスが入力されると，テーブルからは同一ブロ
ックアドレスが繰り返し２度出力され，それぞれビデオ
メモリ４に印加される。
ブロックアドレス変換テーブル14の内容は，画面内で
拡大表示する文字行の位置が異なるごとにそれに合わせ
て変更する必要がある。
拡大表示する文字行の位置が異なるごとにそれに合わせ
て変更する必要がある。
第３図（ｂ）は,1つの縦方向拡大文字“1"のラスタア
ドレスを示したものである。この場合，拡大文字の上半
分を表示する第０行では,16のラスタアドレス0000〜111
1のうち，前半の８つのラスタアドレス0000〜0111をそ
れぞれ２度ずつ重複させたものを生成し，また拡大文字
の下半分を表示する第１行では，後半の８つのラスタア
ドレス1000〜1111をそれぞれ２度ずつ重複させたものを
生成する必要がある。このため，第１図のラスタアドレ
ス変換テーブル15において，第０行の表示制御では,CRT
コントローラ１が発生したラスタアドレス0000,0001,
…,1110,1111が入力されると，それぞれ0000,0000,…,0
111,0111に変換され，また第１行の表示制御では，同じ
ラスタアドレス0000,0001,…,1110,1111が入力される
と，それぞれ1000,1000,…,1111,1111に変換され，ビデ
オメモリ４に，前述したブロックアドレスとともに印加
される。
ドレスを示したものである。この場合，拡大文字の上半
分を表示する第０行では,16のラスタアドレス0000〜111
1のうち，前半の８つのラスタアドレス0000〜0111をそ
れぞれ２度ずつ重複させたものを生成し，また拡大文字
の下半分を表示する第１行では，後半の８つのラスタア
ドレス1000〜1111をそれぞれ２度ずつ重複させたものを
生成する必要がある。このため，第１図のラスタアドレ
ス変換テーブル15において，第０行の表示制御では,CRT
コントローラ１が発生したラスタアドレス0000,0001,
…,1110,1111が入力されると，それぞれ0000,0000,…,0
111,0111に変換され，また第１行の表示制御では，同じ
ラスタアドレス0000,0001,…,1110,1111が入力される
と，それぞれ1000,1000,…,1111,1111に変換され，ビデ
オメモリ４に，前述したブロックアドレスとともに印加
される。
このように，現在表示制御中の行が，拡大文字の上半
分の行か下半分の行か，あるいは非拡大文字の行かは，
ブロックアドレス変換テーブルの出力データとしてブロ
ックアドレスとは別にラスタ切り替え指定用として２ビ
ットを備えることにより指定することができ，ラスタア
ドレス変換テーブルの変換内容を切り分けることが可能
である。
分の行か下半分の行か，あるいは非拡大文字の行かは，
ブロックアドレス変換テーブルの出力データとしてブロ
ックアドレスとは別にラスタ切り替え指定用として２ビ
ットを備えることにより指定することができ，ラスタア
ドレス変換テーブルの変換内容を切り分けることが可能
である。
第４図に本発明の１実施例の構成を示す。
図において,1はCRTコントローラ（CRTC）,2は発振器
（OSC）,3はドットカウンタ,4はビデオメモリ,5はアト
リビュートメモリ,6,7はセレクタ,8は並列・直列変換
器,9はアトリビュートレジスタ,10はビデオ制御回路,11
はCRT,12はデータバス,13はアドレスバス,14はブロック
アドレス変換テーブル,15はラスタアドレス変換テーブ
ル,16はセレクタ,17は変換前のブロックアドレス,18は
ブロック内表示文字アドレス,19は変換制御信号,20は変
換後のブロックアドレス,21は変換後の表示文字アドレ
ス,22は変換後のラスタアドレスを表わす。
（OSC）,3はドットカウンタ,4はビデオメモリ,5はアト
リビュートメモリ,6,7はセレクタ,8は並列・直列変換
器,9はアトリビュートレジスタ,10はビデオ制御回路,11
はCRT,12はデータバス,13はアドレスバス,14はブロック
アドレス変換テーブル,15はラスタアドレス変換テーブ
ル,16はセレクタ,17は変換前のブロックアドレス,18は
ブロック内表示文字アドレス,19は変換制御信号,20は変
換後のブロックアドレス,21は変換後の表示文字アドレ
ス,22は変換後のラスタアドレスを表わす。
第４図に示された実施例構成は，第５図で既に説明し
た従来例装置の構成をベースにしているので，ここでは
説明の重複を避けるため，本発明に関連する部分を中心
に説明する。
た従来例装置の構成をベースにしているので，ここでは
説明の重複を避けるため，本発明に関連する部分を中心
に説明する。
CRTコントローラ１は，表示文字アドレスMAとラスタ
アドレスRAとを連続的に発生する。表示文字アドレスMA
は，ブロックアドレス17とブロック内表示文字アドレス
18とに分離される。ブロックアドレス17は，セレクタ16
を経てブロックアドレス変換テーブル14に入力され，ブ
ロック内表示文字アドレス18は，そのままセレクタ６を
経てビデオメモリ４にアドレスの一部として入力され
る。
アドレスRAとを連続的に発生する。表示文字アドレスMA
は，ブロックアドレス17とブロック内表示文字アドレス
18とに分離される。ブロックアドレス17は，セレクタ16
を経てブロックアドレス変換テーブル14に入力され，ブ
ロック内表示文字アドレス18は，そのままセレクタ６を
経てビデオメモリ４にアドレスの一部として入力され
る。
ブロック内表示文字アドレス18は,1行の文字数をＭ×
2nで表わしたときMAの下位のビットである2n，2n-1，
…，21，20ビットで構成される。
2nで表わしたときMAの下位のビットである2n，2n-1，
…，21，20ビットで構成される。
CRTコントローラ１が発生したラスタアドレスRAは，
ラスタアドレス変換テーブル15に入力される。
ラスタアドレス変換テーブル15に入力される。
ブロックアドレス変換テーブル14から出力されるブロ
ックアドレス20は，セレクタ６を介してビデオメモリ４
にアドレスの一部として入力される。またブロックアド
レス変換テーブル14の出力データの一部は，変換制御信
号19として，ラスタアドレス変換テーブル15に入力され
る。
ックアドレス20は，セレクタ６を介してビデオメモリ４
にアドレスの一部として入力される。またブロックアド
レス変換テーブル14の出力データの一部は，変換制御信
号19として，ラスタアドレス変換テーブル15に入力され
る。
変換制御信号19は,1行を構成するラスタ数をｕとした
とき,0〜（ｕ−１）番目のラスタアドレス入力に対し
て，ラスタアドレス変換テーブル15の変換機能を， ０〜（ｕ−１）について，通常表示とする。
とき,0〜（ｕ−１）番目のラスタアドレス入力に対し
て，ラスタアドレス変換テーブル15の変換機能を， ０〜（ｕ−１）について，通常表示とする。
について，同一ラスタアドレスを２度ずつ出力する。
について，同一ラスタアドレスを２度ずつ出力する。
のいずれかに切り替える。
ラスタアドレス変換テーブル15から出力されたラスタ
アドレス22は，ビデオメモリ４のアドレスの一部とし
て，与えられる。
アドレス22は，ビデオメモリ４のアドレスの一部とし
て，与えられる。
本発明によれば，ブロックアドレス変換テーブルの内
容を更新するのみで任意の行の文字を拡大表示すること
ができ，表示制御プログラムの負担も少なく，表示時間
の遅れも少ない利点がある。
容を更新するのみで任意の行の文字を拡大表示すること
ができ，表示制御プログラムの負担も少なく，表示時間
の遅れも少ない利点がある。
またアドレス変換テーブルは，表示文字アドレスをブ
ロックのレベルで取り扱っているため，コンパクトに構
成でき，テーブル格納に要するメモリスペースも少なく
て済む利点がある。
ロックのレベルで取り扱っているため，コンパクトに構
成でき，テーブル格納に要するメモリスペースも少なく
て済む利点がある。
第１図は本発明の原理的構成図，第２図（ａ）は表示文
字アドレスのブロック構成説明図，第２図（ｂ）は文字
の拡大表示と行対応の説明図，第３図（ａ）は文字拡大
指定時のブロックアドレス構成説明図，第３図（ｂ）は
文字拡大指定時のラスタアドレス構成説明図，第４図は
本発明実施例装置の構成図，第５図は従来例装置の構成
図，第６図（ａ）は，表示文字アドレス構成説明図，第
６図（ｂ）は文字パターンのラスタアドレス構成説明
図，第７図（ａ）は通常モード時のラスタアドレス説明
図，第７図（ｂ）は拡大モード時のラスタアドレス説明
図である。 第１図中， 1:CRTコントローラ 4:ビデオメモリ 14:ブロックアドレス変換テーブル 15:ラスタアドレス変換テーブル
字アドレスのブロック構成説明図，第２図（ｂ）は文字
の拡大表示と行対応の説明図，第３図（ａ）は文字拡大
指定時のブロックアドレス構成説明図，第３図（ｂ）は
文字拡大指定時のラスタアドレス構成説明図，第４図は
本発明実施例装置の構成図，第５図は従来例装置の構成
図，第６図（ａ）は，表示文字アドレス構成説明図，第
６図（ｂ）は文字パターンのラスタアドレス構成説明
図，第７図（ａ）は通常モード時のラスタアドレス説明
図，第７図（ｂ）は拡大モード時のラスタアドレス説明
図である。 第１図中， 1:CRTコントローラ 4:ビデオメモリ 14:ブロックアドレス変換テーブル 15:ラスタアドレス変換テーブル
Claims (1)
- 【請求項１】画面に出力表示すべき全文字データをそれ
ぞれドットパターン形式で記憶し，表示文字アドレスと
文字内のラスタアドレスとを用いてアクセスされるビデ
オメモリ（４）と，表示文字アドレスおよびラスタアド
レスをそれぞれ発生する機能をもつCRTコントローラ
（１）とを少なくともそなえているCRTディスプレイ装
置において， １行の最大表示可能文字数についての2n（ｎは正の整
数）による最大約数をブロック単位の大きさとして画面
内の全表示文字アドレスをブロック化し,CRTコントロー
ラ（１）が発生した表示文字アドレスの対応する上位ビ
ットをブロックアドレスとしたとき，このブロックアド
レスを入力とし，任意の行の文字データを縦方向に拡大
表示した際の表示結果をブロック単位に区切ったときに
個々のブロック内に表示される文字データが拡大前に上
記任意の行において該当したブロックのブロックアドレ
スを出力とするブロックアドレス変換を行なうブロック
アドレス変換テーブル（14）と， CRTコントローラ（１）が発生したラスタアドレスを入
力として，指示により， そのまま出力する， 文字のドットパターンの上半分に属する各ラスタに
ついて，同じラスタアドレスを２度ずつ出力する， 文字のドットパターンの下半分に属する各ラスタに
ついて，同じラスタアドレスを２度ずつ出力する， の３つの変換機能のいずれかを選択するラスタアドレス
変換テーブル（15）とを設けるとともに，ブロックアド
レス変換テーブル（14）の出力を利用してラスタアドレ
ス変換テーブル（15）の変換方法指定を行なうように構
成し， 上記ブロックアドレス変換テーブル（14）から出力され
たブロックアドレスと,CRTコントローラ（１）が発生し
た表示文字アドレス中のブロック内2n文字アドレスと，
上記ラスタアドレス変換テーブル（15）から出力された
ラスタアドレスとを組み合わせて，上記ビデオメモリ
（４）のアクセスアドレスとして使用し， 上記ブロックアドレス変換テーブル（14）の内容は，表
示文字を拡大する行の位置が異なるのに応じて変更する
ことを特徴とする文字データの拡大表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61260325A JPH0827617B2 (ja) | 1986-10-31 | 1986-10-31 | 文字デ−タの拡大表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61260325A JPH0827617B2 (ja) | 1986-10-31 | 1986-10-31 | 文字デ−タの拡大表示方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63113598A JPS63113598A (ja) | 1988-05-18 |
| JPH0827617B2 true JPH0827617B2 (ja) | 1996-03-21 |
Family
ID=17346441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61260325A Expired - Lifetime JPH0827617B2 (ja) | 1986-10-31 | 1986-10-31 | 文字デ−タの拡大表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0827617B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130791A (ja) * | 1983-12-19 | 1985-07-12 | シャープ株式会社 | 文字発生器の制御方式 |
-
1986
- 1986-10-31 JP JP61260325A patent/JPH0827617B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63113598A (ja) | 1988-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100261688B1 (ko) | 수평주사선용 표시 스캔메모리를 사용한 화소연산 생성형 테리비전 온스크린 표시장치 | |
| EP0012793A2 (en) | Method of displaying graphic pictures by a raster display apparatus and apparatus for carrying out the method | |
| JPS61151592A (ja) | 表示装置 | |
| JPS5948393B2 (ja) | デイスプレイ装置 | |
| JPS6345545B2 (ja) | ||
| JPS63169687A (ja) | 表示装置 | |
| JPH0827617B2 (ja) | 文字デ−タの拡大表示方式 | |
| JPS58159578A (ja) | 表示装置 | |
| JPS5948394B2 (ja) | 表示装置 | |
| US6275243B1 (en) | Method and apparatus for accelerating the transfer of graphical images | |
| JP2929605B2 (ja) | 文字表示装置 | |
| JP2708841B2 (ja) | ビットマップメモリの書き込み方法 | |
| JPS628192A (ja) | カ−ソル制御回路 | |
| SU1439671A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| JP2903565B2 (ja) | 文字表示装置 | |
| JPH043874B2 (ja) | ||
| JPS6231886A (ja) | 表示制御装置 | |
| JPS6352179A (ja) | デイスプレイ用ｒａｍの配置方法 | |
| JP2713938B2 (ja) | 表示制御装置 | |
| JPH09198027A (ja) | キャラクタディスプレイ装置 | |
| JPH087547B2 (ja) | 表示メモリアドレス装置 | |
| JPS61279888A (ja) | 文字発生装置 | |
| JPS59184A (ja) | 分割制御方式 | |
| JPS63186293A (ja) | ビツトマツプデイスプレイ装置 | |
| JPS6146979A (ja) | Ｃｒｔ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |