JPH0827660B2 - スイツチング半導体素子の制御回路 - Google Patents
スイツチング半導体素子の制御回路Info
- Publication number
- JPH0827660B2 JPH0827660B2 JP60255669A JP25566985A JPH0827660B2 JP H0827660 B2 JPH0827660 B2 JP H0827660B2 JP 60255669 A JP60255669 A JP 60255669A JP 25566985 A JP25566985 A JP 25566985A JP H0827660 B2 JPH0827660 B2 JP H0827660B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- control angle
- switching semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサイリスタのようなスイツチング半導体素子
の導通幅を制御する制御回路に関する。
の導通幅を制御する制御回路に関する。
サイリスタのようなスイツチング半導体素子の導通制
御を行う制御回路にマイクロコンピユータ及びデジタル
タイマとして作用するカウンタなどを用いることによ
り、最適な導通制御を自動的に行うことが既に提案され
ている。この種の従来方法の一例として、カウンタから
なるタイマは電源電圧の零点からクロツクパルスの計数
を開始し、同時にマイクロコンピユータも位相制御プロ
グラムを働かせて制御角の計算を行い、制御角が求めら
れた時点でこの制御角に相当する計数値に前記タイマの
設定値を変更することが行われている。
御を行う制御回路にマイクロコンピユータ及びデジタル
タイマとして作用するカウンタなどを用いることによ
り、最適な導通制御を自動的に行うことが既に提案され
ている。この種の従来方法の一例として、カウンタから
なるタイマは電源電圧の零点からクロツクパルスの計数
を開始し、同時にマイクロコンピユータも位相制御プロ
グラムを働かせて制御角の計算を行い、制御角が求めら
れた時点でこの制御角に相当する計数値に前記タイマの
設定値を変更することが行われている。
この様な従来方法では、電源電圧の零点にてタイマが
クロツクパルスの計数を開始するので、マイクロコンピ
ユータの計算ミスや暴走時にタイマに誤つた設定が行わ
れ、この場合に最小制御角以前に駆動信号がスイツチン
グ半導体素子に送出されることがあり、このことは過電
流、過電圧状態を招いたり、或いはスイツチング半導体
素子の導通失敗によるトランスの偏励磁を生ずる原因と
なる。
クロツクパルスの計数を開始するので、マイクロコンピ
ユータの計算ミスや暴走時にタイマに誤つた設定が行わ
れ、この場合に最小制御角以前に駆動信号がスイツチン
グ半導体素子に送出されることがあり、このことは過電
流、過電圧状態を招いたり、或いはスイツチング半導体
素子の導通失敗によるトランスの偏励磁を生ずる原因と
なる。
本発明は以上の欠点を除去するために，スイッチング
半導体素子の導通幅を制御する制御回路において，電源
電圧がほぼ零になる零点を検出する回路と，該回路から
の零点検出信号を受けて出力を低レベルに降下させ，予
め決められた最小制御角に相当する時間が経過すると出
力を再び高レベルに上昇させる単安定マルチバイブレー
タと，電源周波数に比べて充分に高いクロックパルス群
を発生する発振器と，該発振器のクロックパルス群と前
記単安定マルチバイブレータの出力とのAND論理し，断
続するクロックパルスブロックを出力するAND回路と，
前記零点検出信号を受けて割込み処理を開始し，出力検
出信号と設定信号とに基づき前記スイッチング半導体素
子の制御角の計算を行って該制御角に相当する計数命令
信号を前記最小制御角に相当する時間内に出力するコン
ピュータと，前記AND回路の出力信号を受けてクロック
パルスの計数を開始し，その計数値が前記コンピュータ
から与えられた計数命令信号による計数設定値と等しく
なるとき出力信号を生ずるタイマとからなることを特徴
とするスイッチング半導体素子の制御回路を提供するも
のである。
半導体素子の導通幅を制御する制御回路において，電源
電圧がほぼ零になる零点を検出する回路と，該回路から
の零点検出信号を受けて出力を低レベルに降下させ，予
め決められた最小制御角に相当する時間が経過すると出
力を再び高レベルに上昇させる単安定マルチバイブレー
タと，電源周波数に比べて充分に高いクロックパルス群
を発生する発振器と，該発振器のクロックパルス群と前
記単安定マルチバイブレータの出力とのAND論理し，断
続するクロックパルスブロックを出力するAND回路と，
前記零点検出信号を受けて割込み処理を開始し，出力検
出信号と設定信号とに基づき前記スイッチング半導体素
子の制御角の計算を行って該制御角に相当する計数命令
信号を前記最小制御角に相当する時間内に出力するコン
ピュータと，前記AND回路の出力信号を受けてクロック
パルスの計数を開始し，その計数値が前記コンピュータ
から与えられた計数命令信号による計数設定値と等しく
なるとき出力信号を生ずるタイマとからなることを特徴
とするスイッチング半導体素子の制御回路を提供するも
のである。
前記タイマは最小制御角に相当する時点からクロツク
パルスの計数を行うので、コンピユータが計算ミスした
り又は暴走した場合でも最小制御角以前に駆動信号がス
イツチング半導体素子に送出されることはなく、従つて
過剰な導通による過電流、過電圧を生ずることがなく、
また導通失敗によるトランスの偏励磁の一因を与えるこ
ともない。
パルスの計数を行うので、コンピユータが計算ミスした
り又は暴走した場合でも最小制御角以前に駆動信号がス
イツチング半導体素子に送出されることはなく、従つて
過剰な導通による過電流、過電圧を生ずることがなく、
また導通失敗によるトランスの偏励磁の一因を与えるこ
ともない。
また前記コンピユータは電源電圧の零点から最小制御
角に相当する時間までの期間内に割込み処理にて制御角
の計算を行うと共にその制御角に相当する計数命令信号
を前記タイマに与えているので、プログラムの実行時間
のバラツキを考慮する必要がなく、割込み処理のハード
ウエアを簡略化できる。
角に相当する時間までの期間内に割込み処理にて制御角
の計算を行うと共にその制御角に相当する計数命令信号
を前記タイマに与えているので、プログラムの実行時間
のバラツキを考慮する必要がなく、割込み処理のハード
ウエアを簡略化できる。
第１図及び第２図により本発明の一実施例を説明す
る。
る。
第１図は定電圧電源の一実施例を示し、1,1′は交流
電源に接続される交流入力端子、２は２組のスイッチン
グ半導体素子，例えばサイリスタを互いに逆向きにして
並列に接続してなる交流スイツチ、３はトランス、４は
トランス３の２次巻線間に接続された全波整流回路、５
は負荷、６は電圧分割抵抗器、７は電圧検出抵抗器であ
る。そしてこの発明に係る制御回路10は、交流入力端子
1,1′に接続される端子11,11′、抵抗器６と７との接続
点に接続される端子９、交流スイツチ２に接続される端
子８を備えると共に、１次巻線が端子11,11′間に接続
された変成器12、全波整流器13、抵抗器14、比較器15、
基準電源16、キヤパシタと抵抗器とからなる微分回路1
7、単安定マルチバイブレータ18、クロツクパルスを生
ずる発振器19、AND回路20、タイマ21、微分回路22、増
幅器23、マイクロコンピユータのようなコンピユータ2
4、アナログ−デジタル変換器25、出力電圧設定用ポテ
ンシヨメータ26などからなる。
電源に接続される交流入力端子、２は２組のスイッチン
グ半導体素子，例えばサイリスタを互いに逆向きにして
並列に接続してなる交流スイツチ、３はトランス、４は
トランス３の２次巻線間に接続された全波整流回路、５
は負荷、６は電圧分割抵抗器、７は電圧検出抵抗器であ
る。そしてこの発明に係る制御回路10は、交流入力端子
1,1′に接続される端子11,11′、抵抗器６と７との接続
点に接続される端子９、交流スイツチ２に接続される端
子８を備えると共に、１次巻線が端子11,11′間に接続
された変成器12、全波整流器13、抵抗器14、比較器15、
基準電源16、キヤパシタと抵抗器とからなる微分回路1
7、単安定マルチバイブレータ18、クロツクパルスを生
ずる発振器19、AND回路20、タイマ21、微分回路22、増
幅器23、マイクロコンピユータのようなコンピユータ2
4、アナログ−デジタル変換器25、出力電圧設定用ポテ
ンシヨメータ26などからなる。
次に動作説明を行う。
変成器12により検出された電源電圧検出信号は全波整
流器13及び抵抗器14により、第２図ｂ）に示すような全
波整流波形に変換された後、比較器15に入力される。比
較器15はその検出電圧と同図ｂ）に示すような低レベル
の基準電圧とを比較し、同図ｃ）に示すような信号を出
力する。この信号の立上り部分が微分回路17により微分
され、同図ｄ）に示すような信号となる。この信号は電
源電圧のほぼ零点を示すものであり、零点検出信号とし
て知られている。
流器13及び抵抗器14により、第２図ｂ）に示すような全
波整流波形に変換された後、比較器15に入力される。比
較器15はその検出電圧と同図ｂ）に示すような低レベル
の基準電圧とを比較し、同図ｃ）に示すような信号を出
力する。この信号の立上り部分が微分回路17により微分
され、同図ｄ）に示すような信号となる。この信号は電
源電圧のほぼ零点を示すものであり、零点検出信号とし
て知られている。
この零点検出信号は単安定マルチバイブレータ18及び
コンピユータ24に入力される。単安定マルチバイブレー
タ18は、零点検出信号によりトリガされるとその出力が
低レベルに降下する。良く知られているようにこれと同
時に単安定マルチバイブレータ18の時定数回路が動作を
開始し、予め決めた最小制御角に相応する時間が経過す
るとその出力は再び高レベルになる。従つて、単安定マ
ルチバイブレータ18の出力は、電源電圧の零点から予め
決められた最小制御角に相応する時点までの期間中、必
ず低レベルにある。この実施例で最小制御角とは、主回
路電圧に対し主回路電流が遅れを有する場合、電源電圧
が負に遷移しても未だ電流が通流している期間にほぼ等
しい角度、又は更に別の要因をも加味して予め決めた期
間に等しい角度を言い、交流スイツチに駆動信号が送出
されるのを禁止したい期間である。この最小制御角以前
に駆動信号が交流スイツチ２に与えられると、交流スイ
ツチの導通幅が大きくなり過ぎるために過電圧、過電流
の原因となつたり、或いは交流スイツチの導通失敗が起
こり、トランス３が偏磁する一因となる。他方、コンピ
ユータ24は割込み命令信号となる零点検出信号を受ける
と同時に割込みを行い、割込み処理プログラムに従つて
A/D変換器25によりデジタル化された負荷電圧検出信号
を読み込むと共に出力電圧設定用ポテンシヨメータ26に
よる設定値を読み込み、これから制御角を計算して制御
量を決定する。コンピユータ24はその他にも例えば、出
力電圧、電流のセグメント表示、ある時間毎の出力の計
測など、また電気集塵装置の場合には更にスパーク表
示、逆電離状態の検出、集塵効率の算出などをプログラ
ムに従つて処理しているが、零点検出信号が割込み命令
信号として入力されると直ちに割込みを行い、遅くとも
最小制御角以前に制御角の計算を行つて制御量を決め、
タイマ21に対する計数命令信号の送出を終了している。
発振器19に同図ｆ）に示すようなクロツクパルス群を発
生する。このクロツクパルスは電源周波数に比べて十分
に高く、例えば20KHzである。AND回路20は発振器19から
クロツクパルス群と単安定マルチバイブレータ18の出力
とをAND論理し、同図ｇ）に示すような断続するクロツ
クパルスブロツクをタイマ21に出力する。そしてタイマ
21はAND回路20からのクロツクパルスの計数を開始し、
最小制御角以前にコンピユータ24から与えられた計数命
令信号により設定された設定計数値まで計数を行うと、
タイマ21の出力は同図ｈ）に示すように低レベルから高
レベルに反転する。この高レベル出力信号は、次の動作
サイクルでコンピユータ24から計数命令信号を受けるま
で、或いは電源電圧の零点まで保持される。タイマ21の
出力信号の立上り部分が微分回路22を介して得られ、そ
の同図ｉ）に示すようなパルス信号は増幅器23により所
望の値に増幅された後、駆動信号として交流スイツチ２
の制御端子に印加される。ここで交流スイツチがバイポ
ーラトランジスタ或いはFETなどからなる場合には、微
分回路22が削除されるが，この場合には，タイマ21の高
レベル出力信号は，電源電圧の零点まで保持される。
コンピユータ24に入力される。単安定マルチバイブレー
タ18は、零点検出信号によりトリガされるとその出力が
低レベルに降下する。良く知られているようにこれと同
時に単安定マルチバイブレータ18の時定数回路が動作を
開始し、予め決めた最小制御角に相応する時間が経過す
るとその出力は再び高レベルになる。従つて、単安定マ
ルチバイブレータ18の出力は、電源電圧の零点から予め
決められた最小制御角に相応する時点までの期間中、必
ず低レベルにある。この実施例で最小制御角とは、主回
路電圧に対し主回路電流が遅れを有する場合、電源電圧
が負に遷移しても未だ電流が通流している期間にほぼ等
しい角度、又は更に別の要因をも加味して予め決めた期
間に等しい角度を言い、交流スイツチに駆動信号が送出
されるのを禁止したい期間である。この最小制御角以前
に駆動信号が交流スイツチ２に与えられると、交流スイ
ツチの導通幅が大きくなり過ぎるために過電圧、過電流
の原因となつたり、或いは交流スイツチの導通失敗が起
こり、トランス３が偏磁する一因となる。他方、コンピ
ユータ24は割込み命令信号となる零点検出信号を受ける
と同時に割込みを行い、割込み処理プログラムに従つて
A/D変換器25によりデジタル化された負荷電圧検出信号
を読み込むと共に出力電圧設定用ポテンシヨメータ26に
よる設定値を読み込み、これから制御角を計算して制御
量を決定する。コンピユータ24はその他にも例えば、出
力電圧、電流のセグメント表示、ある時間毎の出力の計
測など、また電気集塵装置の場合には更にスパーク表
示、逆電離状態の検出、集塵効率の算出などをプログラ
ムに従つて処理しているが、零点検出信号が割込み命令
信号として入力されると直ちに割込みを行い、遅くとも
最小制御角以前に制御角の計算を行つて制御量を決め、
タイマ21に対する計数命令信号の送出を終了している。
発振器19に同図ｆ）に示すようなクロツクパルス群を発
生する。このクロツクパルスは電源周波数に比べて十分
に高く、例えば20KHzである。AND回路20は発振器19から
クロツクパルス群と単安定マルチバイブレータ18の出力
とをAND論理し、同図ｇ）に示すような断続するクロツ
クパルスブロツクをタイマ21に出力する。そしてタイマ
21はAND回路20からのクロツクパルスの計数を開始し、
最小制御角以前にコンピユータ24から与えられた計数命
令信号により設定された設定計数値まで計数を行うと、
タイマ21の出力は同図ｈ）に示すように低レベルから高
レベルに反転する。この高レベル出力信号は、次の動作
サイクルでコンピユータ24から計数命令信号を受けるま
で、或いは電源電圧の零点まで保持される。タイマ21の
出力信号の立上り部分が微分回路22を介して得られ、そ
の同図ｉ）に示すようなパルス信号は増幅器23により所
望の値に増幅された後、駆動信号として交流スイツチ２
の制御端子に印加される。ここで交流スイツチがバイポ
ーラトランジスタ或いはFETなどからなる場合には、微
分回路22が削除されるが，この場合には，タイマ21の高
レベル出力信号は，電源電圧の零点まで保持される。
以上述べたように本発明によれば、タイマが最小制御
角以後からクロツクパルスの計数を始め、またコンピユ
ータは電源電圧の零点から最小制御角に至るまでの期間
内に割込みにより制御角を算出してその制御量に相応す
る計数命令信号をタイマに送出するような回路構成にし
ているので、コンピユータが計算ミス、或いは暴走を行
つても最小制御角以前に駆動信号が交流スイツチに送出
されることがなく、従つて過電圧、過電流状態を呈する
原因を与えず、また交流スイツチの導通失敗によるトラ
ンスの偏磁の一因を与えることもない。更に、また割込
み処理プログラムの各実行時間が異なつても最小制御角
以内に実行が完了すればよいので、ソフトウエアが簡単
になり、割込み処理が零点検出だけで出来るので装置の
構成を簡略化できる。
角以後からクロツクパルスの計数を始め、またコンピユ
ータは電源電圧の零点から最小制御角に至るまでの期間
内に割込みにより制御角を算出してその制御量に相応す
る計数命令信号をタイマに送出するような回路構成にし
ているので、コンピユータが計算ミス、或いは暴走を行
つても最小制御角以前に駆動信号が交流スイツチに送出
されることがなく、従つて過電圧、過電流状態を呈する
原因を与えず、また交流スイツチの導通失敗によるトラ
ンスの偏磁の一因を与えることもない。更に、また割込
み処理プログラムの各実行時間が異なつても最小制御角
以内に実行が完了すればよいので、ソフトウエアが簡単
になり、割込み処理が零点検出だけで出来るので装置の
構成を簡略化できる。
第１図は本発明に係る半導体スイツチング素子の制御回
路の一実施例を示す図、第２図は本発明の実施例を説明
するための波形を示す図である。 1,1′……入力端子、２……交流スイツチ ５……負荷、10……制御回路 15……比較器 18……単安定マルチバイブレータ 19……発振器、20……AND回路 21……タイマ、24……コンピユータ 25……A/D変換器
路の一実施例を示す図、第２図は本発明の実施例を説明
するための波形を示す図である。 1,1′……入力端子、２……交流スイツチ ５……負荷、10……制御回路 15……比較器 18……単安定マルチバイブレータ 19……発振器、20……AND回路 21……タイマ、24……コンピユータ 25……A/D変換器
Claims (1)
- 【請求項１】スイッチング半導体素子の導通幅を制御す
る制御回路において， 電源電圧がほぼ零になる零点を検出する回路と， 該回路からの零点検出信号を受けて出力を低レベルに降
下させ，予め決められた最小制御角に相当する時間が経
過すると出力を再び高レベルに上昇させる単安定マルチ
バイブレータと， 電源周波数に比べて充分に高いクロックパルス群を発生
する発振器と， 該発振器のクロックパルス群と前記単安定マルチバイブ
レータの出力とをAND論理し，断続するクロックパルス
ブロックを出力するAND回路と， 前記零点検出信号を受けて割込み処理を開始し，出力検
出信号と設定信号とに基づき前記スイッチング半導体素
子の制御角の計算を行って該制御角に相当する計数命令
信号を前記最小制御角に相当する時間内に出力するコン
ピュータと， 前記AND回路の出力信号を受けてクロックパルスの計数
を開始し，その計数値が前記コンピュータから与えられ
た計数命令信号による計数設定値と等しくなるとき出力
信号を生ずるタイマとからなることを特徴とするスイッ
チング半導体素子の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60255669A JPH0827660B2 (ja) | 1985-11-14 | 1985-11-14 | スイツチング半導体素子の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60255669A JPH0827660B2 (ja) | 1985-11-14 | 1985-11-14 | スイツチング半導体素子の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62115510A JPS62115510A (ja) | 1987-05-27 |
| JPH0827660B2 true JPH0827660B2 (ja) | 1996-03-21 |
Family
ID=17281968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60255669A Expired - Lifetime JPH0827660B2 (ja) | 1985-11-14 | 1985-11-14 | スイツチング半導体素子の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0827660B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01148565A (ja) * | 1987-12-04 | 1989-06-09 | Konica Corp | 電圧制御装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5771023A (en) * | 1980-10-22 | 1982-05-01 | Hitachi Seiko Ltd | Controlling method for alternating-current voltage phase |
-
1985
- 1985-11-14 JP JP60255669A patent/JPH0827660B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62115510A (ja) | 1987-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0827660B2 (ja) | スイツチング半導体素子の制御回路 | |
| JP2002272089A (ja) | 画像形成装置 | |
| JPH0212672B2 (ja) | ||
| US3922595A (en) | High power regulated D.C. supply | |
| KR910004526B1 (ko) | 워치독 타이머회로 | |
| JPS63102325U (ja) | ||
| JPS594291Y2 (ja) | 電気量検出装置 | |
| JP2677648B2 (ja) | インバータ装置 | |
| JPH0731214B2 (ja) | 瞬時停電検出装置 | |
| JPS5925021Y2 (ja) | 電気量検出装置 | |
| JP2636475B2 (ja) | 空気調和機の故障検出回路 | |
| JPS5995618A (ja) | 位相制御装置 | |
| JPS63195578A (ja) | 交流電源電圧不足検出回路 | |
| JPH05268760A (ja) | 電力制御装置 | |
| JPH04100499A (ja) | 遠隔制御装置 | |
| JP2545767Y2 (ja) | 停電補償回路 | |
| JPH0336334B2 (ja) | ||
| JPS6028005B2 (ja) | サイリスタ出力検出装置 | |
| JP2000018285A (ja) | 電磁機器への電源供給方法とその装置 | |
| JPS58140473U (ja) | 陰極線管の管面目盛感度設定装置 | |
| JPH0424959B2 (ja) | ||
| JPS58108726U (ja) | 保護継電器 | |
| JPH0548482B2 (ja) | ||
| JPS62277019A (ja) | 停電検出回路 | |
| JPS61187662A (ja) | 電源電圧検出回路 |