JPH0828632B2

JPH0828632B2 - 入出力回路

Info

Publication number: JPH0828632B2
Application number: JP63154192A
Authority: JP
Inventors: 芳伊澤
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1988-06-22
Filing date: 1988-06-22
Publication date: 1996-03-21
Anticipated expiration: 2011-03-21
Also published as: JPH01320806A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、オーディオ信号処理回路などに用いられ
るICに外付けされるキャパシタやその端子の削減のため
の入出力共用化に用いられる入出力回路に関する。

〔従来の技術〕

一般に、ビデオテープレコーダなどのオーディオ信号
の処理回路において、その処理回路を構成するICに対し
て設置されるキャパシタや端子を削減するため、入出力
端子を単一化し、入出力の共用化が図られている。

たとえば、第２図に示すように、オーディオ信号処理
系統において、二つの信号処理用IC2、４が設置され、
各IC2、４には、対応する単一化された入出力端子（ピ
ン）21、41が設けられている。

このような入出力系統を共通にした各IC2、４では、
それぞれ入力回路22、42および出力バッファ回路23、43
が設置され、これらの入出力動作が、図示していない制
御回路からのコントロール信号VC₁、VC₂によって切り換
えられる。たとえば、IC2からIC4に信号が伝達される場
合には、出力バッファ回路23および入力回路42が動作状
態、入力回路22および出力バッファ回路43が不動作状態
に切り換えられ、出力バッファ回路23の出力信号V₀₁が
入出力端子21からキャパシタ６を経てIC4の入出力端子4
1ら入力回路42に加えられる。また、この逆の場合に
は、出力バッファ回路43および入力回路22が動作状態、
入力回路42および出力バッファ回路23が不動作状態に切
り換えられ、出力バッファ回路43の出力信号V₀₂が入出
力端子41からキャパシタ６を経てIC2の入出力端子21か
ら入力回路22に加えられる。

このような入出力の共用化では、出力系として低イン
ピーダンス化や低歪率化を実現するため、帰還回路を備
えた増幅器や増幅利得を持たないバッファ回路が用いら
れている。このような入出力回路には、たとえば、エミ
ッタフォロワ回路を用いることが理論的には可能である
が、低歪率が確保できないという不都合がある。

そして、このような入出力回路において、出力バッフ
ァ回路23には、たとえば、第３図に示すように、トラン
ジスタ231、232から成るトランジスタ差動対233が設置
され、共通に接続されたトランジスタ231、232のエミッ
タ側には、各トランジスタ231、232に対して動作電流を
流すための定電流源234が設置されているとともに、出
力バッファ回路23の動作を切り換えるためのスイッチ23
5が直列に設置されている。

各トランジスタ231、232のコレクタ側には、能動負荷
としてトランジスタ236、237および抵抗238、239から成
る電流ミラー回路240が設置されており、トランジスタ2
32、237のコレクタに出力点が設定されている。すなわ
ち、トランジスタ232のベース・コレクタ間には、帰還
回路を成すトランジスタ241のベース・エミッタ間を用
いて短絡することによって、全帰還増幅器が構成されて
いる。そして、この出力バッファ回路23のトランジスタ
232のベースには、入出力端子21が形成されており、同
一構成の入力回路22が接続され、入力回路22および出力
バッファ回路23の共通化された入出力部には、抵抗242
を通して一定のバイアス電圧V_Bが加えられている。

〔発明が解決しようとする課題〕

ところで、入力回路22の動作が選択され、出力バッフ
ァ回路23が不動作状態に設定された場合のモードでは、
トランジスタ232の動作が停止しているにも拘わらず、
トランジスタ232、237のコレクタと接地点（IC基板）と
の間に寄生容量Ｃが生起し、トランジスタ232のベース
が入出力端子21に加えられる信号によって高電位化する
ため、ベース・コレクタ間のインピーダンスが低下し、
ベース・コレクタに対して入力信号に伴う充電電流ｉが
流れる。このような充電電流ｉは、入力信号の正負側振
幅の到来に対応して生じ、そのレベルがトランジスタ23
2のベース・コレクタ間が導通するスレッショルドレベ
ルを越える時点から充電を開始し、第４図に示すよう
に、信号V_iに対応した充電電圧V_cが生じることになる。
この充電電圧V_cがエミッタフォロワ回路を成すトランジ
スタ241によって増幅されるので、トランジスタ241がク
ランプ回路として動作し、これが出力バッファ回路23の
出力動作点を上昇させる。

このため、入力回路22および出力バッファ回路23の動
作を単純に切り換えるだけでは、入力信号に応じて動作
点がフローティングし、動作を停止させるべき出力バッ
ファ回路23側に誤動作を生じさせることになる。このよ
うな誤動作は、IC2側およびIC4側の双方において生じ
る。したがって、出力バッファ回路23の出力側に入力回
路22との干渉を防止するため、第５図に示すように、コ
ントロール信号VC₁によって制御されるスイッチ８を信
号系統に設置する必要がある。このようなスイッチ８を
設置することは、信号系統のインピーダンスが高くなる
とともに、スイッチ８を通過する信号に対し、波形歪を
生じさせる原因になる。

そこで、この発明は、このようなスイッチを併設する
ことなく、簡単な回路構成を以て信号の入出力を確保す
るとともに、低歪率化などを図った入出力回路の実現を
目的とする。

〔課題を解決するための手段〕

この発明の入出力回路は、第１図に例示するように、
入力回路（22、42）と出力バッファ回路（23、43）とを
併設して入出力端子（21又は41）を共用化した入出力回
路であって、前記出力バッファ回路に設置されたトラン
ジスタ差動対（303）の一方のトランジスタ（302）と負
荷（電流ミラー回路314）との間に前記負荷から前記ト
ランジスタ側に向かって順方向としたダイオード（トラ
ンジスタ315）を挿入し、このダイオードと負荷（電流
ミラー回路314）との接続点を出力点に設定し、この出
力点に出力トランジスタ（トランジスタ316）のベース
を接続し、この出力トランジスタのエミッタ側を前記入
出力端子に接続してなることを特徴とする。

〔作用〕

このように構成すれば、トランジスタ差動対とその負
荷との間にダイオードが挿入され、全帰還増幅器の出力
点のレベルがダイオードの順方向降下電圧だけレベルシ
フトされるとともに、ダイオードの高電位側端子である
アノード側に生起する寄生容量（コレクタ容量）に対
し、逆方向に遮断することになり、不要な誤動作が阻止
される。

〔実施例〕

第１図は、この発明の入出力回路の実施例を示す。

共通の信号処理系統には二つのIC2、４が設置され、
各IC2、４は、対応する単一化された入出力端子（ピ
ン）21、41により、キャパシタ６を介在させて接続され
ている。そして、IC2には入力回路22および出力バッフ
ァ回路23、また、IC4には入力回路42および出力バッフ
ァ回路43が設置されている。各出力バッファ回路23、43
は、それぞれ共通の全帰還増幅器を以て構成されてお
り、第１図に示す入出力回路では出力バッファ回路23を
具体的な回路として示したものである。

すなわち、出力バッファ回路23には、一対のトランジ
スタ301、302から成るトランジスタ差動対303が設置さ
れており、共通に接続されたエミッタ側には、定電流源
304からの定電流I₀を動作電流として流すためのトラン
ジスタ305および抵抗306の直列回路が接続されている。

定電流源304には、ベース・コレクタを共通にしてダ
イオード接続されたトランジスタ307および抵抗308が直
列に接続されている。すなわち、電流ミラー回路309に
よって定電流源304からの定電流I₀がトランジスタ307お
よびトランジスタ305を通じてトランジスタ差動対303に
流れる。

また、トランジスタ301、302のコレクタ側には、能動
負荷としてのトランジスタ310、311および抵抗312、313
から成る電流ミラー回路314が設置され、トランジスタ3
02、311のコレクタ間には、ダイオードを成すベース・
コレクタを共通にされたトランジスタ315が設置されて
いる。この実施例では、入出力回路がICで構成されるこ
とから、IC上のダイオード素子としてベース・コレクタ
を共通にすることによりダイオードとされたトランジス
タ315が用いられているが、直接ダイオード素子を以て
充当してもよい。

このトランジスタ315のベース・コレクタには、エミ
ッタフォロワ回路を以て帰還回路を成す出力トランジス
タ316のベース・エミッタがそのエミッタ側をトランジ
スタ302のベース側にして接続され、コレクタが抵抗317
を介して電源側に接続されている。また、トランジスタ
302のベースには、電流ミラー回路309のトランジスタ31
8および抵抗319の直列回路が設置されている。

そして、電流ミラー回路309には、定電流源304からの
定電流I₀をトランジスタ差動対303に流すか否かを切り
換えるためのスイッチ320がトランジスタ307のベース・
コレクタ側に設置され、スイッチ320はコントロール信
号VC₁によって導通が制御される。すなわち、スイッチ3
20は、出力バッファ回路23が動作モードとなるとき、実
線で示すように開かれ、出力バッファ回路43が動作モー
ドに移行するとき、破線で示すように閉じられる。

また、入力回路22および出力バッファ回路23には、共
通のバイアス電圧V_Bが抵抗321を介して加えられてい
る。そして、IC4側に設置された出力バッファ回路43に
ついても同様に定電流源404が設置され、コントロール
信号VC₂によるスイッチ420のオン・オフによって動作が
切り換えられ、また、入力回路42および出力バッファ回
路43には、共通のバイアス電圧V_Bが抵抗421を介して加
えられている。

このように構成すると、出力バッファ回路23のトラン
ジスタ302、311のコレクタ間にトランジスタ315から成
るダイオードが挿入され、しかも、トランジスタ316の
ベースを能動負荷側のトランジスタ311のコレクタに接
続することにより、入力回路22が動作状態、出力バッフ
ァ回路23が不動作状態となるとき、トランジスタ311の
コレクタに形成される寄生容量（コレクタ容量）Ｃに対
する充電が阻止され、トランジスタ302の誤動作が防止
される。したがって、このようなダイオードでの誤動作
防止対策では、第５図に示したスイッチ８を設置する必
要がなく、他の複雑な回路を併用することがないので、
回路構成の簡略化とともに、出力系統の低インピーダン
ス化、低歪率化が実現される。

〔発明の効果〕

以上説明したように、この発明によれば、併設される
出力バッファ回路と入力回路とを出力バッファ回路側に
ダイオードを付加することによって共用化でき、出力バ
ッファ回路と入力回路との切換えのために信号系統にス
イッチを付設する必要がなく、また、信号切換えのため
の複雑な回路を伴うこともなく、簡単な回路を以て入出
力系統の共用化とともに、出力系統の低インピーダンス
化および低歪率化を実現することができる。

【図面の簡単な説明】

第１図はこの発明の入出力回路の実施例を示す回路図、
第２図は従来の入出力回路を示すブロック図、第３図は
第２図に示した出力バッファ回路の具体的な回路構成を
示す回路図、第４図は第３図に示した出力バッファ回路
の動作特性を示す図、第５図はスイッチを挿入した従来
の入出力回路を示す回路図である。２、４……IC 21、41……入出力端子 22、42……入力回路 23、43……出力バッファ回路 302……トランジスタ 303……トランジスタ差動対 314……電流ミラー回路（負荷） 315……トランジスタ（ダイオード） 316……トランジスタ（出力トランジスタ）

Claims

【特許請求の範囲】

【請求項１】入力回路と出力バッファ回路とを併設して
入出力端子を共用化した入出力回路であって、前記出力バッファ回路に設置されたトランジスタ差動対
の一方のトランジスタと負荷との間に前記負荷から前記
トランジスタ側に向かって順方向としたダイオードを挿
入し、このダイオードと負荷との接続点を出力点に設定
し、この出力点に出力トランジスタのベースを接続し、
この出力トランジスタのエミッタ側を前記入出端子に接
続してなることを特徴とする入出力回路。