JPH0828809B2 - 画素密度変換装置 - Google Patents
画素密度変換装置Info
- Publication number
- JPH0828809B2 JPH0828809B2 JP61162397A JP16239786A JPH0828809B2 JP H0828809 B2 JPH0828809 B2 JP H0828809B2 JP 61162397 A JP61162397 A JP 61162397A JP 16239786 A JP16239786 A JP 16239786A JP H0828809 B2 JPH0828809 B2 JP H0828809B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pixel density
- pixel
- rom
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、画素単位による画データにもとづいて画像
の画素密度変換の処理を行なわせる画素密度変換装置に
関する。
の画素密度変換の処理を行なわせる画素密度変換装置に
関する。
従来技術 一般に、第３図に示すように、画素ピッチPoをもった
原画素から画素ピッチPc（Pc≧Po）に画素変換する場
合、変換画素（ｌ＋１）に左右近接する原画素K,K＋1,K
＋2,K＋３の各濃度をSK，SK+1，SK+2，SK+3とし、原画
素までの各距離をPo＋αl+1，αl+1，βl+1,Po＋βl+1
とすると、その変換画素の濃度Sl+1は次式によって与え
られる。
原画素から画素ピッチPc（Pc≧Po）に画素変換する場
合、変換画素（ｌ＋１）に左右近接する原画素K,K＋1,K
＋2,K＋３の各濃度をSK，SK+1，SK+2，SK+3とし、原画
素までの各距離をPo＋αl+1，αl+1，βl+1,Po＋βl+1
とすると、その変換画素の濃度Sl+1は次式によって与え
られる。
である。
さらに（１）式を、以下のように表すことができる。
Sl+1＝−C0SK＋C1SK+1＋C2SK+2−C3SK+3 …（２） ここで、定数C0，C1，C2，C3≧０である。
いま、例えば300画素／インチから200画素／インチへ
画素密度変換を行なわせると、第４図に示すように、変
換画素は次のように表せられる。
画素密度変換を行なわせると、第４図に示すように、変
換画素は次のように表せられる。
従来、（２）式にしたがう画素密度変換の処理をハー
ドウエアによって行なわせる場合、定数C0〜C3の値とし
て回路構成上の複雑化を避けるために１種または2,3種
程度の対応が限度で、しかもその値は固定となってしま
うためそれ以上の画素密度変換の対応が容易でなくなっ
ている。また、その画素密度変換を（２）式にしたがう
演算処理によってソフトウエアで行なわせる場合には、
画素密度変換の多種対応は容易となるが、演算に時間を
要して画素密度変換の処理速度が遅いものになってしま
う。
ドウエアによって行なわせる場合、定数C0〜C3の値とし
て回路構成上の複雑化を避けるために１種または2,3種
程度の対応が限度で、しかもその値は固定となってしま
うためそれ以上の画素密度変換の対応が容易でなくなっ
ている。また、その画素密度変換を（２）式にしたがう
演算処理によってソフトウエアで行なわせる場合には、
画素密度変換の多種対応は容易となるが、演算に時間を
要して画素密度変換の処理速度が遅いものになってしま
う。
目的 本発明は以上の点を考慮してなされたもので、画素密
度変換の多種対応が容易で、その画素密度変換処理を迅
速に行なわせることができるようにした画素密度変換装
置を提供するものである。
度変換の多種対応が容易で、その画素密度変換処理を迅
速に行なわせることができるようにした画素密度変換装
置を提供するものである。
構成 本発明はその目的達成のため、式Sl+1＝（C1SK+1＋C2
SK+2）−（C0SK＋C3SK+3）（C0，C1，C2，C3は０以上の
定数）の演算にもとづく画素密度変換の処理を行う画素
密度変換装置において、各アドレスに前記演算の結果の
データと次にアクセスするアドレスの一部をデータとを
組み合せたデータを記憶するROMと、連続した４画素分
の原画像データSK，SK+1，SK+2，SK+3を抽出し、該４画
素分の原画像データをアドレスの一部として前記ROMを
アクセスする第１の手段と、設定されたデータをアドレ
スの一部として前記ROMをアクセスする第２の手段と、
前記ROMから読み出された演算の結果のデータを出力す
るとともに、前記ROMから読み出された次にアクセスす
るアドレスの一部のデータを前記第２の手段に設定する
第３の手段と、前記次にアクセスするアドレスの一部の
データに応じて前記演算の結果のデータを有効又は無効
にする第４の手段とを備えるようにしている。
SK+2）−（C0SK＋C3SK+3）（C0，C1，C2，C3は０以上の
定数）の演算にもとづく画素密度変換の処理を行う画素
密度変換装置において、各アドレスに前記演算の結果の
データと次にアクセスするアドレスの一部をデータとを
組み合せたデータを記憶するROMと、連続した４画素分
の原画像データSK，SK+1，SK+2，SK+3を抽出し、該４画
素分の原画像データをアドレスの一部として前記ROMを
アクセスする第１の手段と、設定されたデータをアドレ
スの一部として前記ROMをアクセスする第２の手段と、
前記ROMから読み出された演算の結果のデータを出力す
るとともに、前記ROMから読み出された次にアクセスす
るアドレスの一部のデータを前記第２の手段に設定する
第３の手段と、前記次にアクセスするアドレスの一部の
データに応じて前記演算の結果のデータを有効又は無効
にする第４の手段とを備えるようにしている。
以下、添付図面を参照して本発明の一実施例について
詳述する。
詳述する。
本発明による画素密度変換装置にあっては、第１図に
示すように、原画素K,K＋1,K＋2,K＋３の各４ビットに
よる16階調のデジタル化された画データSK，SK+1，
SK+2，SK+3をそれぞれストアするシフトレジスタ１〜４
と、前記（２）式におけるプラス項（C1SK+1＋C2SK+2）
およびマイナス項（C0SK＋C3SK+3）でそれぞれ演算され
た各データが予め格納されているROM5と、アドレスセレ
クタコントローラ６の制御下で、シフトレジスタ1,2の
各内容の組み合せによってROM5のアドレスA3〜Anの選択
をなすアドレスセレクタ７およびシフトレジスタ3,4の
各内容の組み合せによってROM5のアドレスA7〜A4の選択
をなすアドレスセレクタ８と、そのROM5から読み出され
るプラス項およびマイナス項の各データD4〜D0をそれぞ
れラッチするデータラッチ9,10と、その各ラッチされた
プラス項のデータとマイナス項のデータとを加算して変
換画素の濃度Sl+1のデータを出力する加算器11と、ROM5
のデータバスにおける上位３ビットのデータD7〜D5をラ
ッチするデータラッチ12と、スタートアドレスに応じて
そのラッチされたデータによりROM5の次のリードを行な
わせるアドレスA11〜A9の選択をなすアドレスセレクタ1
3と、そのアドレスセレクタ状態によって無効データを
選択するデータセレクタ14とによって構成されている。
示すように、原画素K,K＋1,K＋2,K＋３の各４ビットに
よる16階調のデジタル化された画データSK，SK+1，
SK+2，SK+3をそれぞれストアするシフトレジスタ１〜４
と、前記（２）式におけるプラス項（C1SK+1＋C2SK+2）
およびマイナス項（C0SK＋C3SK+3）でそれぞれ演算され
た各データが予め格納されているROM5と、アドレスセレ
クタコントローラ６の制御下で、シフトレジスタ1,2の
各内容の組み合せによってROM5のアドレスA3〜Anの選択
をなすアドレスセレクタ７およびシフトレジスタ3,4の
各内容の組み合せによってROM5のアドレスA7〜A4の選択
をなすアドレスセレクタ８と、そのROM5から読み出され
るプラス項およびマイナス項の各データD4〜D0をそれぞ
れラッチするデータラッチ9,10と、その各ラッチされた
プラス項のデータとマイナス項のデータとを加算して変
換画素の濃度Sl+1のデータを出力する加算器11と、ROM5
のデータバスにおける上位３ビットのデータD7〜D5をラ
ッチするデータラッチ12と、スタートアドレスに応じて
そのラッチされたデータによりROM5の次のリードを行な
わせるアドレスA11〜A9の選択をなすアドレスセレクタ1
3と、そのアドレスセレクタ状態によって無効データを
選択するデータセレクタ14とによって構成されている。
このように構成されたものにあっては、原画素の画情
報SK，SK+1，SK+2，SK+3をアドレスとしてROM5をリード
したとき、前記（２）式におけるプラス項およびマイナ
ス項での各演算結果が読み出される。例えば、前述した
300画素／インチから200画素／インチへ画素変換を行な
わせたときの変換画素O2におけるプラス項３（S3＋S4）
/4を考えた場合、S3＝1H，S4＝3HのときA7〜A0＝13Hで
示されるアドレスには３を、S3＝5HのときA7〜A0＝53H
で示されるアドレスには６をといった具合に、原画素の
画情報S3，S4で示されるアドレスにそれぞれの演算結果
を予め格納しておく。
報SK，SK+1，SK+2，SK+3をアドレスとしてROM5をリード
したとき、前記（２）式におけるプラス項およびマイナ
ス項での各演算結果が読み出される。例えば、前述した
300画素／インチから200画素／インチへ画素変換を行な
わせたときの変換画素O2におけるプラス項３（S3＋S4）
/4を考えた場合、S3＝1H，S4＝3HのときA7〜A0＝13Hで
示されるアドレスには３を、S3＝5HのときA7〜A0＝53H
で示されるアドレスには６をといった具合に、原画素の
画情報S3，S4で示されるアドレスにそれぞれの演算結果
を予め格納しておく。
ROM5のデータバスのD7〜D5には次のROM5のリードを行
なわせるためのアドレスA11〜A9が予め格納されてお
り、データが読み出されたときに自動的に次のアドレス
がセットされることになる。
なわせるためのアドレスA11〜A9が予め格納されてお
り、データが読み出されたときに自動的に次のアドレス
がセットされることになる。
第２図（ａ）に、300画素／インチから200画素／イン
チに画素密度変換を行なわせるときのROM5のマッピング
を示している。また第２図（ｂ）に、そのときのROM5の
アクセス順を示している。
チに画素密度変換を行なわせるときのROM5のマッピング
を示している。また第２図（ｂ）に、そのときのROM5の
アクセス順を示している。
また、300画素／インチから200画素／インチに画素密
度変換の処理を行なわせる場合には前述のようにO3＝無
効となり、３画素につき１画素はデータを無効としなけ
ればならず、そのため第１図の構成によるものでは
A10，A9＝０のときにデータセレクタ14により加算器11
の出力を無効データとするようにしている。
度変換の処理を行なわせる場合には前述のようにO3＝無
効となり、３画素につき１画素はデータを無効としなけ
ればならず、そのため第１図の構成によるものでは
A10，A9＝０のときにデータセレクタ14により加算器11
の出力を無効データとするようにしている。
以上により、２回のROM5のアクセスで読み出されたプ
ラス項およびマイナス項の各データが加算器11において
加算されて、変換画素の濃度Sl+1のデータが生成され
る。
ラス項およびマイナス項の各データが加算器11において
加算されて、変換画素の濃度Sl+1のデータが生成され
る。
このように本発明では、ハードウエアで（２）式にし
たがう画素密度変換の処理を行なわせるようにしている
ため、その処理を迅速に行なわせることができる。ま
た、ROM5の内容を変更するだけで画素密度変換の多種対
応が容易に可能となる。例えば、ROM5を差し換えるだけ
で、400画素／インチを400,300,240,200画素／インチの
各画素密度に、300画素／インチを300,240,200,180画素
／インチの各画素密度に、240画素／インチを240,200,1
80画素／インチの各画素密度に、200画素／インチを20
0,175,120,100画素／インチの各画素密度にそれぞれ変
換させることができるようになる。
たがう画素密度変換の処理を行なわせるようにしている
ため、その処理を迅速に行なわせることができる。ま
た、ROM5の内容を変更するだけで画素密度変換の多種対
応が容易に可能となる。例えば、ROM5を差し換えるだけ
で、400画素／インチを400,300,240,200画素／インチの
各画素密度に、300画素／インチを300,240,200,180画素
／インチの各画素密度に、240画素／インチを240,200,1
80画素／インチの各画素密度に、200画素／インチを20
0,175,120,100画素／インチの各画素密度にそれぞれ変
換させることができるようになる。
効果 以上、本発明による画素密度変換装置にあっては、簡
単なハードウエア構成により画素密度変換の多種対応が
容易で、その画素密度変換処理を迅速に行なわせること
ができるという優れた利点を有している。
単なハードウエア構成により画素密度変換の多種対応が
容易で、その画素密度変換処理を迅速に行なわせること
ができるという優れた利点を有している。
第１図は本発明による画素密度変換装置の一実施例を示
すブロック構成図、第２図（ａ）は同実施例におけるRO
Mのマッピングの一例を示す表図、同図（ｂ）はそのROM
のアクセス順を示す図、第３図は主走査方向における画
素密度変換の際における原画素と変換画素との関係を示
す図、第４図は画素密度変換の一例における原画素と変
換画素とを示す図である。 １〜４……シフトレジスタ、５……ROM、６……アドレ
スセレクタコントローラ、7,8,13……アドレスセレク
タ、9,10,12……データラッチ、11……加算器、14……
データセレクタ
すブロック構成図、第２図（ａ）は同実施例におけるRO
Mのマッピングの一例を示す表図、同図（ｂ）はそのROM
のアクセス順を示す図、第３図は主走査方向における画
素密度変換の際における原画素と変換画素との関係を示
す図、第４図は画素密度変換の一例における原画素と変
換画素とを示す図である。 １〜４……シフトレジスタ、５……ROM、６……アドレ
スセレクタコントローラ、7,8,13……アドレスセレク
タ、9,10,12……データラッチ、11……加算器、14……
データセレクタ
Claims (1)
- 【請求項１】式Sl+1＝（C1SK+1＋C2SK+2）−（C0SK＋C3
SK+3）（C0，C1，C2，C3は０以上の定数）の演算にもと
づく画素密度変換の処理を行う画素密度変換装置におい
て、各アドレスに前記演算の結果のデータと次にアクセ
スするアドレスの一部のデータとを組み合せたデータを
記憶するROMと、連続した４画素分の原画像データSK，S
K+1，SK+2，SK+3を抽出し、該４画素分の原画像データ
をアドレスの一部として前記ROMをアクセスする第１の
手段と、設定されたデータをアドレスの一部として前記
ROMをアクセスする第２の手段と、前記ROMから読み出さ
れた演算の結果のデータを出力するとともに、前記ROM
から読み出された次にアクセスするアドレスの一部のデ
ータを前記第２の手段に設定する第３の手段と、前記次
にアクセスするアドレスの一部のデータに応じて前記演
算の結果のデータを有効又は無効にする第４の手段とを
備えることを特徴とする画素密度変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61162397A JPH0828809B2 (ja) | 1986-07-10 | 1986-07-10 | 画素密度変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61162397A JPH0828809B2 (ja) | 1986-07-10 | 1986-07-10 | 画素密度変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6318772A JPS6318772A (ja) | 1988-01-26 |
| JPH0828809B2 true JPH0828809B2 (ja) | 1996-03-21 |
Family
ID=15753815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61162397A Expired - Lifetime JPH0828809B2 (ja) | 1986-07-10 | 1986-07-10 | 画素密度変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828809B2 (ja) |
-
1986
- 1986-07-10 JP JP61162397A patent/JPH0828809B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6318772A (ja) | 1988-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4607340A (en) | Line smoothing circuit for graphic display units | |
| JP2502274B2 (ja) | 画像変換装置 | |
| JPH04241046A (ja) | システムアドレス空間のアドレス生成機構 | |
| JPS6382530A (ja) | 半導体記憶装置 | |
| JP3139384B2 (ja) | 画像処理装置 | |
| JPS6150360B2 (ja) | ||
| JP2510219B2 (ja) | 画像処理装置 | |
| US5610727A (en) | Apparatus for detecting coordinates of changing points in binary image signals | |
| JPH06231035A (ja) | メモリアクセス装置 | |
| JPS634336A (ja) | 係数掛算用演算回路 | |
| JPS61201350A (ja) | 画像編集用イメ−ジメモリ | |
| JPH05314256A (ja) | 画像データ処理装置 | |
| JPS5922166A (ja) | 演算装置 | |
| JPS6318772A (ja) | 画素密度変換装置 | |
| JPS58219663A (ja) | 画像回転方式 | |
| JPS63189056A (ja) | 画像合成方式 | |
| JPH0324861A (ja) | 画像メモリアクセス方法 | |
| JP2938107B2 (ja) | パターン認識装置 | |
| JP3009088B2 (ja) | スキャンフォーマット変換装置 | |
| JPH0769771B2 (ja) | イメージデータ処理装置 | |
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JPH01166241A (ja) | 情報処理装置 | |
| JPH011072A (ja) | 画像処理装置 | |
| JPH0480429B2 (ja) | ||
| JPS6354641A (ja) | 画像処理用メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |