JPS58219663A - 画像回転方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、画像回転方式に係シ、特にデジタル画像の傾
き補正に好適な画像微小角回転方式に関する。

第１図によシ画像の任意角の回転について説明する。図
中、１０１は原画（ｌ、１０２は回転画像を表わす。回
転角をψとすると、原画像１０１内の点Ｐ（ｘ、ｙ）は
、回転画像１０２内の点Ｐ’　（ｘ’ｔ　ｙ／　）と、
次式 によシ関係づけられる。

上記Ｕ）式による変換を、直接、デジタル画像の回転処
理に適用すると、以下の２点が問題となる。

第１の問題はｇｉｎψ、　ｃｏｓψは一般に無理数であ
るため、１画素の変換に、実数の乗算を４回必要とする
ことである。このため処理時間が長くなるのを避けられ
ない。

第２の問題点は、上記のｘ　／　、　ｙ　／は一般に整
数とならないため、座標軸に平行な走査線を持つ回転画
像を得るには、更に画素の補間が必要となることである
。

回転角ψを微小角に制限する傾き補正では、式（１）の
変換は、次の斜交軸変換の組合せで近似できる。

特開昭５５−９５１４５号には弐〇）の変換を利用した
回転方式が提案されている。第２図によシ、この従来の
方式を説明する。図中（ａ）は、原画像、（ｂ）は中間
結果、（Ｃ）は回転画像である。（ａ）から（ｂ）の変
換は、縦変換 即ち の部分である。ここでは１．１．ｘ軸に対して傾きψで
として取り出す。第２図の（ｂ）から（Ｃ）の変換は、
横変換 即ち を示す。図中、１００は第２図（ａ）の原画像を格納す
る２次元パターンメモリ、１０１，１０２はそれぞれパ
ターンメモリの行および列アドレスを発生する行および
列アドレスカウンタ、１０３゜１０４は、行および例分
局回路である。この装置を用いて、以下の手順で式（３
）′の変換を行なう。

（１）主走査線の傾きから、行および列分局比を決定し
、これを行、および列分局回路１０３，１０４にロード
する。

（２）主走査開始ごとに、開始アドレスを、行および列
アドレスカウンタ１０１，１０２にロードする。

（３）行および列アドレスで指定される画素を、パター
ンメモリ１００よシ読み出す。

上記手順で出力された中間結果の画像を、更に第３図に
示す装置と全く同様の装置で、式（４）′の変換を行な
うことによって、回転画像を得ることができる。

しかしながら、上述の装置は、パターンメモリとして、
２次元アドレス指定可能な専用メモリを少なくとも、２
画像分必要とするという問題がある。これは、走査線密
度８本／簡のファクシミリ等でＡ４版サイズに相当する
画像の回転を行う場合に、約８Ｍビットの専用メモリを
要することに相当し、実用上問題となる。

本発明の目的は、汎用の１次元アドレスを持つメモリお
よび汎用のアドレス制御回路を用いて、前記（２）式の
微小角回転処理を、高速に実行する方式を提供すること
にある。

まず、２次元画像データとこれを格納する通常のメモリ
の１次元アドレスとの対応を、第４図によシ説明する。

図中（ａ）は、２次元画像を、（ｂ）はこれを格納する
メモリを表わす。（ｂ）のメモリは、左から昇順に画素
単位に連続アドレシングされる。

２次元画像（ａ）上の部分図４０１および４０２は、メ
モ’）　（ｂ）上でそれぞれ４０３，４０４の部分に対
応する。

前記対応を前提とすると、式（３）′の変換の手順で読
み出す画素の１次元アドレスの列は、次の規則で記述で
きる。

第５図に示すように、主走査線の水平方向に対する傾き
をψ、原画像の横および縦画素数をそれぞれｍおよびｔ
１原画像および回転画像の属する画像の横および縦画素
数をそれぞれｐおよびｑとすると、 （３−１）　　アドレスの初期値を原画像左上点に対応
するメモリ上アドレスに設定する。

（３−２）　　アドレスを出方し、１インクリメントす
る。

（３−３）　　　（３−２）を１／ψ回繰返す。

（３−４）　　アドレスをｐスキップする。

（３−５）　　　（３−２）〜（３−４）をｍ・ψ回繰
返す。

（３−６）　　アドレスを（−ｍ・ψ＋１）ｐ−ｍスキ
ップする。

（３−７）　　　（３−２）〜（３−６）を４回繰返す
。

同様にして式（４）′の変換の手順で読み出す画素の１
次元アドレスの列は、次の規則で記述できる。

（４−１）　　　（３−１）に同じ。

（４−２）　　アドレスを出力し、ｐスキップする。

（４−３）　　　（４−２）を１／ψ回繰返す。

（４−４）　　アドレスを一１スキップする。

（４−５）　　　（４−２）〜（４−４）をｔ・ψ回繰
返す。

（４−６）　　アドレスを−ｔ−ｐ＋かψ＋１スキップ
する。

（４−７）　　　（４−２）〜（４−６）をｍ回繰返す
。

前記規則を一般化すると、次のようになる。

（５−１）　　アドレスの初期値をＡとする。

（５−２）　　アドレスを出力し、Ｂｏスキップする。

（５−３）　　　（５−２）をＷｏ回繰返す。

（５−４）　　アドレスを、Ｂ里スキッグする。

（５−ｓ）　　　（５−２）　〜（５−４）をＷ１回繰
返す。

（５−６）　　アドレスをＢ２スキップする。

（５−７）　　　（５−２）〜（５−６）を、Ｗ２回繰
返す。

これは、スキップと繰返しの入れる構造の汎用的アドレ
ス列生成規則である。従って、本アドレス列は、 で記述できる。ここにｔは発生するアドレスの順序を表
わし、０，１，２．・・・と順次推移する。μは発生す
るアドレス、Ａは、ｔ＝０にセける初期アドレス、ｊは
入れ子の深さを表わし、０，１゜２、・・・で順次外側
の入れ子を表わす。ｎは入れ子の深さ一工を表わし、Ｂ
ＪおよびＶＪは、第ｊ入れ子において、それぞれスキッ
プ長と繰返し周期を表わす。〔／〕は、商の切捨てによ
る整数化を意味する。第ｊ入れ子における繰返し数をＷ
ｌとすると、 Ｖ　Ｊ　＝　７７　Ｗｋ　　　　　　・・・・・・・・
・・・・・・・・・・・・・（６）−Ｏ なる関係がある。また第ｊ入れ子におけるスキップ長の
合計Ｈ，は、 Ｈ１＝ΣＢｂ　　　　　・・・・・・・・・・・・・・
・・・・・・・（７）ｓ０ と定義する。

本発明は、変換式（３）および（４）で規定される２次
元アドレスに対応する１次元アドレスの生成規則を、ス
キップと繰返しの入れ子構造に一般化することによって
、汎用のメモリおよび汎用のアドレス制御装置を用いて
ブロック転送により傾き補正処理を実現することに特徴
がある。

以下、本発明の一実施例を第６図により説明する。本図
は、式（５）で示されるアドレス列を順次発“生ずる回
路を表わす。図中５０１，５０２および５０３はそれぞ
れＨｏ　、Ｈｓ　＋　Ｈａ−ｔ　を格納するレジスタ、
５０４，５０５．５０６および５０７はそれぞれＷｏ　
ｅ　Ｗｌｅ　Ｗｍ−５＋Ｗａ−ｔを格納するレジスタ、
５０８，５０９，５１０および５１１はそれぞれＷｏ　
＋　Ｗｔ　＊　Ｗｍ−＊、Ｗｍ−１をカウントする分周
回路、５１２は分周回路５０８，５０９゜５１０．５１
１の出力のラッチ回路、５１３は繰返し数の情報である
ラッチ回路５１２の出力によって、スキップ長をレジス
タ５０１，５０ｊ。

５０３等よシ選択するセレクタ、５１４はアドレスのス
キップ計算を行なう加算器、５１５は初期アドレスロー
ドのためのセレクタ、５１６はアドレスデータを保持す
るためのレジスタ、５１７はレジスタ５１６の内容を出
力するためのバッファ、５１８はアドレスの更新と出力
のタイミングを制御スるコントローラ、５１９はデータ
バス、５２０はアドレスバスを表わす。

第５図の画像を、前記装置で回転するために必要なパラ
メータの値を、以下に示す。ｎ＝３の装置とする。式（
３）で与えるパラメータは、Ａ＝０の１次元メモリ上ア
ドレス Ｈｏ”Ｉ Ｈｓ＝ｐ＋１ Ｈ，＝　（−ｍ−９’＋２）ｌ）−ｍ＋１Ｗｏ＝１／ψ Ｗ１＝＝ｍ・ψ Ｗｔ＝を 式（４）で与えるパラメータは、 Ａ＝０の変換式（３）による像の１次元メモリ、上アド
レス ）（ｏ＝ｐ Ｈｔ＝ｐｌ Ｈｚ　＝　（７＋１　）・ｐ＋１・ψ Ｗｏ＝１／ψ Ｗｘ＝ｔ・ψ Ｗｘ　　＝３７１ となる。

前記パラメータを与えたときの第６図の装置の動作を説
明する。原画像の先頭アドレスＯ（パラメータＡ）は、
データバス５１９よりバス５２１を経由してセレクタ５
１５に入る。コントローラ５１８は、初期状態に限シセ
レクタ５１５の入力としてバス５２０をセレクトする。

従ってパラメータＡはレジスタ５１６を経由して、加算
器５１４およびバッファ５１７に入る。コントローラの
第１のタイミングで、バッファ５１７の内容は、バス５
２２を経由してアドレスバス５２０に出力さ□−１１ れる。次に、前記アドレス出力のタイミングで、コント
ローラ５１８より分周回路５０８に１クロツクを供給す
る。分周回路５０８の出力は、ラッチ５１２を経由して
セレクタ５１３に対する制御信号となる。本制御信号忙
よシ、レジスタ５０１の内容Ｈｏ＝１がバス５２３を経
由してセレクトされる。この結果、加算器５１４におい
て、Ａ＋１が行なわれ、以下前記手順と同様にして、第
２のアドレスデータが加算器５１４およびアドレスバス
５２０に出力される。以下同様にして、Ａ＋２、Ａ＋３
．・・・が出力される。Ａ＋１／ψ−１を出力すると、
同時に分周回路５０８はレジスタ５０４の内容Ｗｏ　＝
　１　／ψをカウントするため、分周回路５０９にｍｌ
で１クロツクを供給する。

分周回路５０９の出力は、２ツチ５１２を経由してセレ
クタ５１３に対する制御信号となる。本制御信号により
、レジスタ５０２の内容Ｈｔ＝ｐ＋１がバス５２４を経
由してセレクトされる。この結果、加算器５１４におい
て、（Ａ＋１／ψ−１）＋（、ｐ＋１）＝Ａ＋１／ψ＋
ｐ　が行なわれ、以下前記手順と同様にして、第１／ψ
のアドレスデータが加算器５１４およびアドレスバス５
２０に出力される。以下同様にして、Ａ＋１／ψ＋ｐ＋
１．Ａ＋１／ψ＋ｐ＋２．・・・、Ａ＋２／ψ＋ｐ、Ａ
＋２／ψ＋２ｐ−１，・・・が出力される。Ａ＋ｍ・ψ
／ψ＋（ｍ・ψ−１）ｐ−１を出力すると、同時に分周
回路５０９はレジスタ５０５の内容ｗｌ＝ｍ・ψをカウ
ントするため、次段の分周回路に１クロツクを供給する
。以下同様にして（Ａ＋ｒｎ・ψ／ψ＋（ｍ・ψ−１）
ｐ−１）　＋（（−ｍ　・９）＋２　）　ｐ−ｍ＋１　
）　＝Ａ＋ｐが゛加算器５１４およびアドレスバス５２
０に出力される。以上の手順が以下、Ｗ！＝を回繰返さ
れる。

以上の動作によシ、処理する画素のアドレスが順次出力
され、（３）式の変換が実現できる。（４）式の変換も
、全く同様にして、実現できる。

以上説明した本発明の実施例によれば、微小角回転処理
における（２）式の変換を、１次元アドレスを持つ汎用
メモリと、汎用アドレス制御回路を用いて実現できる。

この結果、従来の２次元アドレスを持つ専用メモリと、
このメモリに対する専用アドレス制御回路を用いる方式
に比べて、以下の効果がある。

（１）専用メモリおよび専用アドレス制御回路が不要で
ある。従って、例えば走査線密度８本／Ｗのファクシミ
リ等でＡ４版サイズに相当する画像の回転をする装置で
は、メモリだけで約８Ｍビット分のハードウェアを削減
できる。

伐）処理速度は、画素の転送速度に依存する。め両方式
で同程度である。前記Ａ４画像の回転は、約１秒で実行
可能である。

次に本発ゝ明の第２の実施例について説明する。

以下の実施例は、画像の回転を、回転方向に歪みを発生
することなくしかも１回の画素転送で高速に実現するよ
うにしたことに特徴がある。

次に本発明の第２の実施例を説明する。第１の実施例で
与えたパラメータは次式（８）の変換を行うためのもの
である。

本変換は、相似変換ではない。これに対して、変換 ・・・・・・・・・・・・（９） は、拡大率１＋ψ２の相似変換である。変換（９）、即
ち 及び は、第５図の装置で実現でき、かつ回転画像の画質が優
る点に特徴がある。このとき、与えるべきパラメータは
、変換αＯでは、 Ａ＝０の１次元メモリ上アドレス Ｈｏ”Ｉ Ｈｔ＝ｐ＋１ Ｈ２＝　（ｍ　・９’＋２　）　ｐ−ｍ＋１Ｈａ　”　
（ｍ　・９’＋３　）　ｐｔｎ＋１Ｗｏ　＝　１　／ψ Ｗ１＝ｍ◆ψ Ｗｓ＝１・ψ２ となる。また変換αＤでは、 Ａ＝０の変換αＯによる像の１次元メモリ上アドレス Ｈｏ”ｐ Ｈｘ”Ｉ）−１ Ｈ！　＝　（−ｔ−Ｈ）ｐ＋ｔ・ψ Ｗｏ　＝　１　／ψ Ｗｌ＝１・ψ Ｗ２　＝ｍ となる。

次に本発明の第３の実施例を説明する。第１゜２の実施
例では、第５図の装置を転送元の画素のアドレス制御に
のみ用いた。このだめ、３段のアドレススキップおよび
繰返しで変換（２）を、また４段で変換（９）を実現す
るために、画像の転送を２回必要とした。これに対して
、第５図の装置を転送先の画素のアドレス制御にも適用
することによシ、転送を１回とすることができ、処理を
高速化できる。このとき、画素の処理順序は、第６図の
ようにする。与えるパラメータは、（２）式の変換では
、転送元で Ａ＝Ｏの１次元メモリ上アドレス Ｈｏ”Ｉ Ｈｔ＝ｐ＋１ Ｈａ　”　（−ｍ・９’＋２　）　ｐ−ｍ＋１Ｗｏ　＝
　１　／ψ Ｗ１＝ｍ・ψ Ｗｚ＝１ 転送先で Ａ＝０の変換式（２）による像の１次元メモリ上アドレ
ス Ｈｏ＝１ Ｈ１＝ｐ−ｍ＋ｉ Ｈｚ＝ｐ−ｍ＋２ Ｗｏ＝ｍ Ｗｔ＝１／ψ Ｗ＊＝１・ψ となる。また変換（５）では、転送元で、Ａ＝０の１次
元メモリ上アドレス Ｈｏ＝１ Ｈｔ＝ｐ＋１ Ｈｚ　＝　（−ｍ・９）＋２　）　ｐ−ｍ＋ｘＷｏ＝１
／ψ Ｗｌ　＝ｍ・ψ Ｗ＊＝１ 転送先で Ａ＝０の変換（９）による像の１次元メモリ上アドレス Ｈｏ＝１ Ｈ＋　＝　ｐ−ｍ＋１ Ｈ２＝ｐ−ｍ＋２ Ｈｓ　”　２１）　−ｍ−１−２ ＷＯ＝ｍ Ｗｔ＝１／ψ Ｗｓ−１／ψ Ｗｓ＝１・ψ！ となる。

上述の実施例によれば、以下の効果がある。

（１）　　回転の変換を、１次元アドレスを持つ汎用メ
モリと、汎用アドレス制御回路を用いて実現できる。専
用メモリおよび専用アドレス制御回路が不要である。

（２）変換式（５）を用いることによシ、回転角方向に
歪みの生じない回転画像を得ることができる。

（３）画像の転送を１回とすることができる。このため
従来方式に比べ、回転処理を約２倍に高速化できる。

【図面の簡単な説明】

第１図及び第２図は画像回転の原理を説明するだめの図
、第３図は従来方式の説明図、第４図及び第５図は本発
明の原理説明図、第６図は本発明方式に用いられる装置
の一実施例を示す図である。 代理人　弁理士　薄田利幸 １Ｌ１１１ 一　　　　〇 χ　２　区 似） ぴ） Ｙ　３　図

Claims (1)

【特許請求の範囲】
1. メモリ上に格納した原画像から、任意の角度回転した回
   転画像を得る方式において、上記メモリの連続したアド
   レスの画像情報を読み出した後、画面の横方向長さに相
   当する値だけアドレスをスキップして画像情報を読み出
   し、この情報を再びメモリに格納する第１の段階と、第
   １段階の読出しを回転すべき画像の全領域について行う
   第２の段階と、画面の横方向長さに相当する値だけアド
   レスをスキップしながら順次画像情報を読み出した後、
   所定値アドレスを加算又は減算して画像情報を読み出し
   、この情報を再びメモリに格納する第３の段階と、第３
   の段階の読み出しを回転すべき画像の全領域について行
   う第４の段階とを備えたことを特徴とする画像回転方式
   。