JPH08288419A - 半導体装置およびその実装方法 - Google Patents
半導体装置およびその実装方法Info
- Publication number
- JPH08288419A JPH08288419A JP7092291A JP9229195A JPH08288419A JP H08288419 A JPH08288419 A JP H08288419A JP 7092291 A JP7092291 A JP 7092291A JP 9229195 A JP9229195 A JP 9229195A JP H08288419 A JPH08288419 A JP H08288419A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- solder
- electrode pad
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3485—Application of solder paste, slurry or powder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 製造工程の簡素化を図ることができる半導体
装置およびその実装方法を提供すること。 【構成】 本発明は、基板２の一方の面に搭載される半
導体素子３と、基板２の他方の面にアレイ状に設けられ
半導体素子３と電気的に導通している電極パッド４とを
備える半導体装置１であり、親基板上の半導体装置１の
電極パッド４の並びに対応して設けられる接続用パッド
にソルダーペーストを塗布し、次に、電極パッド４と接
続用パッドとの位置を合わせる状態で電極パッド４と接
続用パッドとをソルダーペーストを介して接続し、その
後、加熱によって電極パッド４と接続用パッドとをソル
ダーペーストにより溶着する実装方法である。
装置およびその実装方法を提供すること。 【構成】 本発明は、基板２の一方の面に搭載される半
導体素子３と、基板２の他方の面にアレイ状に設けられ
半導体素子３と電気的に導通している電極パッド４とを
備える半導体装置１であり、親基板上の半導体装置１の
電極パッド４の並びに対応して設けられる接続用パッド
にソルダーペーストを塗布し、次に、電極パッド４と接
続用パッドとの位置を合わせる状態で電極パッド４と接
続用パッドとをソルダーペーストを介して接続し、その
後、加熱によって電極パッド４と接続用パッドとをソル
ダーペーストにより溶着する実装方法である。
Description
【０００１】
【産業上の利用分野】本発明は、所定の親基板上に面実
装される半導体装置およびその実装方法に関する。
装される半導体装置およびその実装方法に関する。
【０００２】
【従来の技術】半導体装置を親基板上に面実装するため
のパッケージとしては、半導体装置を構成する基板の裏
面に複数のはんだボールをアレイ状に配置してこのはん
だボールを介した実装を行うボールグリッドアレイ型が
考えられている。
のパッケージとしては、半導体装置を構成する基板の裏
面に複数のはんだボールをアレイ状に配置してこのはん
だボールを介した実装を行うボールグリッドアレイ型が
考えられている。
【０００３】図３は、ボールグリッドアレイ型から成る
半導体装置１’を説明する断面図である。すなわち、こ
の半導体装置１’は、基板２上に搭載されるチップ状の
半導体素子３と、半導体素子３と基板２に設けられたス
ルーホール４０とを導通するためのボンディングワイヤ
ー５と、半導体素子３およびボンディングワイヤー５を
封止するための封止樹脂６と、基板２の裏面側に設けら
れボンディングワイヤー５およびスルーホール４０を介
して半導体素子３との電気的な導通を得ているはんだボ
ール４ａとを備える構成となっている。
半導体装置１’を説明する断面図である。すなわち、こ
の半導体装置１’は、基板２上に搭載されるチップ状の
半導体素子３と、半導体素子３と基板２に設けられたス
ルーホール４０とを導通するためのボンディングワイヤ
ー５と、半導体素子３およびボンディングワイヤー５を
封止するための封止樹脂６と、基板２の裏面側に設けら
れボンディングワイヤー５およびスルーホール４０を介
して半導体素子３との電気的な導通を得ているはんだボ
ール４ａとを備える構成となっている。
【０００４】このようなボールグリッドアレイ型の半導
体装置１’を製造した後、親基板２０上に実装するに
は、先ず、半導体素子３およびはんだボール４ａが接続
されていない基板２を用意し、この基板２に半導体素子
３を搭載する。そして、半導体素子３と基板２のスルー
ホール４０とをボンディングワイヤー５で接続し、封止
樹脂６で封止した後、基板２のはんだボール４ａを接続
する位置にフラックス（図示せず）を塗布する。
体装置１’を製造した後、親基板２０上に実装するに
は、先ず、半導体素子３およびはんだボール４ａが接続
されていない基板２を用意し、この基板２に半導体素子
３を搭載する。そして、半導体素子３と基板２のスルー
ホール４０とをボンディングワイヤー５で接続し、封止
樹脂６で封止した後、基板２のはんだボール４ａを接続
する位置にフラックス（図示せず）を塗布する。
【０００５】次に、このフラックスを塗布した位置には
んだボール４ａの位置合わせを行い、リフロー炉に投入
することでこのはんだボール４ａを基板２の裏面に接続
する処理を行う。その後、親基板２０に設けられた接続
用パッド上にフラックス（図示せず）またはクリームは
んだ２３を塗布する。次に、半導体装置１’のはんだボ
ール４ａと親基板２０の接続用パッド２１との位置を合
わせるようにしてフラックス（図示せず）またはクリー
ムはんだ２３を介して半導体装置１’を親基板２０上に
載置する。
んだボール４ａの位置合わせを行い、リフロー炉に投入
することでこのはんだボール４ａを基板２の裏面に接続
する処理を行う。その後、親基板２０に設けられた接続
用パッド上にフラックス（図示せず）またはクリームは
んだ２３を塗布する。次に、半導体装置１’のはんだボ
ール４ａと親基板２０の接続用パッド２１との位置を合
わせるようにしてフラックス（図示せず）またはクリー
ムはんだ２３を介して半導体装置１’を親基板２０上に
載置する。
【０００６】そして、この状態でリフロー炉に投入し、
２３０℃、１０秒程度のリフロー処理を行ってクリーム
はんだ２３の溶融およびはんだボール４ａの再溶融を行
い、これらを固化して親基板２０上に半導体装置１’を
実装するようにする。
２３０℃、１０秒程度のリフロー処理を行ってクリーム
はんだ２３の溶融およびはんだボール４ａの再溶融を行
い、これらを固化して親基板２０上に半導体装置１’を
実装するようにする。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな半導体装置およびその実装方法には次のような問題
がある。すなわち、ボールグリッドアレイ型の半導体装
置では、基板の裏面に複数のはんだボールを接続する処
理が必要となり、その位置合わせや接続作業に非常に手
間がかかる。また、このボールグリッドアレイ型の半導
体装置を親基板上に実装する場合には、基板へはんだボ
ールを接続する際と、はんだボールと親基板の接続用パ
ッドとを接続する際との２回にわたりフラックスの塗布
またはフラックスの塗布とクリームはんだの塗布とが必
要で、しかも、各々においてリフロー処理を行う必要が
あり、実装工程の煩雑化を招いている。
うな半導体装置およびその実装方法には次のような問題
がある。すなわち、ボールグリッドアレイ型の半導体装
置では、基板の裏面に複数のはんだボールを接続する処
理が必要となり、その位置合わせや接続作業に非常に手
間がかかる。また、このボールグリッドアレイ型の半導
体装置を親基板上に実装する場合には、基板へはんだボ
ールを接続する際と、はんだボールと親基板の接続用パ
ッドとを接続する際との２回にわたりフラックスの塗布
またはフラックスの塗布とクリームはんだの塗布とが必
要で、しかも、各々においてリフロー処理を行う必要が
あり、実装工程の煩雑化を招いている。
【０００８】
【課題を解決するための手段】本発明は、このような課
題を解決するために成された半導体装置およびその実装
方法である。すなわち、本発明の半導体装置は、基板の
一方の面に搭載される半導体素子と、半導体素子を搭載
していない基板の他方の面にアレイ状に設けられ半導体
素子と電気的に導通している電極パッドとを備えている
ものである。
題を解決するために成された半導体装置およびその実装
方法である。すなわち、本発明の半導体装置は、基板の
一方の面に搭載される半導体素子と、半導体素子を搭載
していない基板の他方の面にアレイ状に設けられ半導体
素子と電気的に導通している電極パッドとを備えている
ものである。
【０００９】また、本発明の半導体装置の実装方法は、
基板の一方の面に半導体素子が搭載され、半導体素子と
電気的に導通する電極パッドが基板の他方の面にアレイ
状に設けられた半導体装置を、所定の親基板上に実装す
る方法であり、先ず、親基板上の半導体装置の電極パッ
ドの並びに対応して設けられる接続用パッドにソルダー
ペーストを塗布し、次に、半導体装置の電極パッドと親
基板上の接続用パッドとの位置を合わせる状態で電極パ
ッドと接続用パッドとをソルダーペーストを介して接続
し、その後、ソルダーペーストを加熱して電極パッドと
接続用パッドとをソルダーペーストにより溶着する。
基板の一方の面に半導体素子が搭載され、半導体素子と
電気的に導通する電極パッドが基板の他方の面にアレイ
状に設けられた半導体装置を、所定の親基板上に実装す
る方法であり、先ず、親基板上の半導体装置の電極パッ
ドの並びに対応して設けられる接続用パッドにソルダー
ペーストを塗布し、次に、半導体装置の電極パッドと親
基板上の接続用パッドとの位置を合わせる状態で電極パ
ッドと接続用パッドとをソルダーペーストを介して接続
し、その後、ソルダーペーストを加熱して電極パッドと
接続用パッドとをソルダーペーストにより溶着する。
【００１０】
【作用】本発明の半導体装置では、基板の一方の面に半
導体素子を搭載し、半導体素子を搭載していない基板の
他方の面に半導体素子と電気的に導通している電極パッ
ドをアレイ状に設けているため、親基板の接続用パッド
との接続を行うための電極パッドを基板の製造時すなわ
ち他の回路パターンの形成とともに設けておくことがで
きるようになる。
導体素子を搭載し、半導体素子を搭載していない基板の
他方の面に半導体素子と電気的に導通している電極パッ
ドをアレイ状に設けているため、親基板の接続用パッド
との接続を行うための電極パッドを基板の製造時すなわ
ち他の回路パターンの形成とともに設けておくことがで
きるようになる。
【００１１】また、本発明の半導体装置の実装方法で
は、親基板上の半導体装置の電極パッドの並びに対応し
て設けられる接続用パッドにソルダーペーストを塗布し
た後、半導体装置の電極パッドと親基板上の接続用パッ
ドとの位置を合わせる状態で電極パッドと接続用パッド
とをソルダーペーストを介して接続している。これによ
り、半導体素子は基板に設けられた電極パッドからソル
ダーペーストを介して親基板の接続用パッドと導通する
状態となる。また、この状態でソルダーペーストを加熱
して電極パッドと接続用パッドとをソルダーペーストに
て溶着することで、半導体装置を親基板上に固定できる
ようになる。
は、親基板上の半導体装置の電極パッドの並びに対応し
て設けられる接続用パッドにソルダーペーストを塗布し
た後、半導体装置の電極パッドと親基板上の接続用パッ
ドとの位置を合わせる状態で電極パッドと接続用パッド
とをソルダーペーストを介して接続している。これによ
り、半導体素子は基板に設けられた電極パッドからソル
ダーペーストを介して親基板の接続用パッドと導通する
状態となる。また、この状態でソルダーペーストを加熱
して電極パッドと接続用パッドとをソルダーペーストに
て溶着することで、半導体装置を親基板上に固定できる
ようになる。
【００１２】
【実施例】以下に、本発明の半導体装置およびその実装
方法における実施例を図に基づいて説明する。先ず、図
１に基づいて本発明の半導体装置における実施例を説明
する。
方法における実施例を図に基づいて説明する。先ず、図
１に基づいて本発明の半導体装置における実施例を説明
する。
【００１３】図１は本発明における半導体装置の実施例
を説明する図であり、（ａ）は断面図、（ｂ）は裏面図
である。この半導体装置１は、例えばガラスエポキシ材
から成る基板２の一方の面に搭載されるチップ状の半導
体素子３と、半導体素子３の搭載されていない基板２の
他方の面にアレイ状に設けられる電極パッド４と、基板
２の一方の面から他方の面への電気的な導通を得るスル
ーホール４０と半導体素子３とを接続する例えば金製の
ボンディングワイヤー５と、半導体素子３およびボンデ
ィングワイヤー５を封止する封止樹脂６と、基板２の他
方の面の電極パッド４以外の部分に被着するソルダーレ
ジスト４１とを備えている。
を説明する図であり、（ａ）は断面図、（ｂ）は裏面図
である。この半導体装置１は、例えばガラスエポキシ材
から成る基板２の一方の面に搭載されるチップ状の半導
体素子３と、半導体素子３の搭載されていない基板２の
他方の面にアレイ状に設けられる電極パッド４と、基板
２の一方の面から他方の面への電気的な導通を得るスル
ーホール４０と半導体素子３とを接続する例えば金製の
ボンディングワイヤー５と、半導体素子３およびボンデ
ィングワイヤー５を封止する封止樹脂６と、基板２の他
方の面の電極パッド４以外の部分に被着するソルダーレ
ジスト４１とを備えている。
【００１４】電極パッド４は基板２の他方の面にアレイ
状に配置され、その形状は例えば平面視略円形となって
いる。また、ソルダーレジスト４１の厚さＨは、電極パ
ッド４の厚さｈより厚く、しかも電極パッド４の直径Ｒ
とほぼ等しく設けられている。例えば、電極パッド４の
直径Ｒが０．３ｍｍの場合には、ソルダーレジスト４１
の厚さＨを０．２〜０．４ｍｍ程度に設定する。
状に配置され、その形状は例えば平面視略円形となって
いる。また、ソルダーレジスト４１の厚さＨは、電極パ
ッド４の厚さｈより厚く、しかも電極パッド４の直径Ｒ
とほぼ等しく設けられている。例えば、電極パッド４の
直径Ｒが０．３ｍｍの場合には、ソルダーレジスト４１
の厚さＨを０．２〜０．４ｍｍ程度に設定する。
【００１５】電極パッド４は、基板２にスルーホール４
０や基板２の一方の面に設ける他の回路パターン（図示
せず）を製造する際に形成される。このため、通常のめ
っき処理やエッチング処理によって形成されることか
ら、特に複雑な位置合わせやリフロー処理を行うことな
く容易に設けることが可能となる。また、電極パッド４
の形状を平面視略円形にすることで、後の実装工程で使
用するはんだが溶融した際に略球状となり接続強度や電
気的特性の安定を図ることができる。
０や基板２の一方の面に設ける他の回路パターン（図示
せず）を製造する際に形成される。このため、通常のめ
っき処理やエッチング処理によって形成されることか
ら、特に複雑な位置合わせやリフロー処理を行うことな
く容易に設けることが可能となる。また、電極パッド４
の形状を平面視略円形にすることで、後の実装工程で使
用するはんだが溶融した際に略球状となり接続強度や電
気的特性の安定を図ることができる。
【００１６】さらに、ソルダーレジスト４１を先に説明
したような厚さに設けることで、電極パッド４に接続さ
れるはんだの幅と高さとの比を約１：１にすることがで
き、接続後の熱ストレス等による応力を緩和できる構造
となる。つまり、本実施例の半導体装置１では、基板２
の他方の面の電極パッド４以外の部分に被着するソルダ
ーレジスト４１によって電極パッド４部分にはんだが埋
め込まれる状態となる。このはんだはソルダーレジスト
４１によって支えられる状態となって塗布高さを高くで
きるようになる。このような高さに塗布できることで、
固着後のはんだを応力緩和材として使用することができ
るようになる。
したような厚さに設けることで、電極パッド４に接続さ
れるはんだの幅と高さとの比を約１：１にすることがで
き、接続後の熱ストレス等による応力を緩和できる構造
となる。つまり、本実施例の半導体装置１では、基板２
の他方の面の電極パッド４以外の部分に被着するソルダ
ーレジスト４１によって電極パッド４部分にはんだが埋
め込まれる状態となる。このはんだはソルダーレジスト
４１によって支えられる状態となって塗布高さを高くで
きるようになる。このような高さに塗布できることで、
固着後のはんだを応力緩和材として使用することができ
るようになる。
【００１７】次に、本発明の半導体装置１の実装方法を
図２に基づいて説明する。図２は実装方法を（ａ）〜
（ｄ）の順に説明する断面図である。なお、図２におい
ては、本発明の特徴を分かりやすく説明するため、半導
体装置１の製造段階を（ａ）〜（ｂ）に、半導体装置１
の実装段階を（ｃ）〜（ｄ）に示している。
図２に基づいて説明する。図２は実装方法を（ａ）〜
（ｄ）の順に説明する断面図である。なお、図２におい
ては、本発明の特徴を分かりやすく説明するため、半導
体装置１の製造段階を（ａ）〜（ｂ）に、半導体装置１
の実装段階を（ｃ）〜（ｄ）に示している。
【００１８】先ず、図２（ａ）に示すように、基板２の
一方の面にチップ状の半導体素子３をはんだペーストや
接着剤（図示せず）等を用いて搭載し、この半導体素子
３と基板２の一方の面に設けられた回路パターン（図示
せず）とをボンディングワイヤー５によって配線する処
理を行う。この回路パターンは基板２のスルーホール４
０と導通しており、さらにこのスルーホール４０と基板
２の他方の面に設けられた電極パッド４と導通する状態
となっている。先に説明したように、電極パッド４は基
板２の回路パターンとともに形成されているため、この
段階では既に基板２の他方の面に設けられている。
一方の面にチップ状の半導体素子３をはんだペーストや
接着剤（図示せず）等を用いて搭載し、この半導体素子
３と基板２の一方の面に設けられた回路パターン（図示
せず）とをボンディングワイヤー５によって配線する処
理を行う。この回路パターンは基板２のスルーホール４
０と導通しており、さらにこのスルーホール４０と基板
２の他方の面に設けられた電極パッド４と導通する状態
となっている。先に説明したように、電極パッド４は基
板２の回路パターンとともに形成されているため、この
段階では既に基板２の他方の面に設けられている。
【００１９】次に、図２（ｂ）に示すように、基板２に
搭載した半導体素子３および半導体素子３と基板２の回
路パターンと配線したボンディングワイヤー５を封止樹
脂６により一体封止し、半導体装置１を完成させる。
搭載した半導体素子３および半導体素子３と基板２の回
路パターンと配線したボンディングワイヤー５を封止樹
脂６により一体封止し、半導体装置１を完成させる。
【００２０】次いで、図２（ｃ）に示すように、半導体
装置１（図２（ｂ）参照）を実装するための親基板２０
の接続用パッド２１上にクリームはんだ２３を塗布する
処理を行う。この接続用パッド２１は、半導体装置（図
２（ｂ）参照）の電極パッド４と対応する位置に設けら
れており、接続用パッド２１の周囲にはソルダーレジス
ト２２が被着されている。
装置１（図２（ｂ）参照）を実装するための親基板２０
の接続用パッド２１上にクリームはんだ２３を塗布する
処理を行う。この接続用パッド２１は、半導体装置（図
２（ｂ）参照）の電極パッド４と対応する位置に設けら
れており、接続用パッド２１の周囲にはソルダーレジス
ト２２が被着されている。
【００２１】この親基板２０に被着するソルダーレジス
ト２２も、半導体装置１に設けたソルダーレジスト４１
（図１（ａ）参照）と同様になるべく厚く（０．１ｍｍ
〜０．２ｍｍ程度）塗布する。これによって、メタルマ
スク等を用いて接続用パッド２１上に塗布するクリーム
はんだ２３の高さを高くすることが可能となる。
ト２２も、半導体装置１に設けたソルダーレジスト４１
（図１（ａ）参照）と同様になるべく厚く（０．１ｍｍ
〜０．２ｍｍ程度）塗布する。これによって、メタルマ
スク等を用いて接続用パッド２１上に塗布するクリーム
はんだ２３の高さを高くすることが可能となる。
【００２２】次に、図２（ｄ）に示すように、親基板２
０の接続用パッド２１と、半導体装置１の電極パッド４
とを位置合わせする状態で半導体装置１を親基板２０上
に搭載する。これによって、半導体装置１の電極パッド
４と親基板２０の接続用パッド２１とがクリームはんだ
２３を介して接続される状態となる。クリームはんだ２
３は半導体装置１のソルダーレジスト４１と電極パッド
４とで構成される凹部に埋め込まれる状態となり、その
幅と高さとの比が約１：１となる。
０の接続用パッド２１と、半導体装置１の電極パッド４
とを位置合わせする状態で半導体装置１を親基板２０上
に搭載する。これによって、半導体装置１の電極パッド
４と親基板２０の接続用パッド２１とがクリームはんだ
２３を介して接続される状態となる。クリームはんだ２
３は半導体装置１のソルダーレジスト４１と電極パッド
４とで構成される凹部に埋め込まれる状態となり、その
幅と高さとの比が約１：１となる。
【００２３】この状態で、リフロー炉に投入し、約２３
０℃で１０秒程度のリフロー処理を施す。リフロー処理
によってクリームはんだ２３は溶融した後、電極パッド
４と接続用パッド２１との間で固着する状態となる。固
化後のはんだにおける幅と高さとの比は約１：１とな
り、半導体装置１の実装後に熱ストレス等による応力が
加わった場合であっても、半導体装置１と親基板２０と
の間でこのはんだが応力緩和材として作用し、接続不良
等の発生を防止できるようになる。
０℃で１０秒程度のリフロー処理を施す。リフロー処理
によってクリームはんだ２３は溶融した後、電極パッド
４と接続用パッド２１との間で固着する状態となる。固
化後のはんだにおける幅と高さとの比は約１：１とな
り、半導体装置１の実装後に熱ストレス等による応力が
加わった場合であっても、半導体装置１と親基板２０と
の間でこのはんだが応力緩和材として作用し、接続不良
等の発生を防止できるようになる。
【００２４】このような実装方法では、半導体装置１を
親基板２０上に搭載する際に、親基板２０上にクリーム
はんだ２３を１回塗布し、これを溶融させるためのリフ
ロー処理を１回行うだけでよい。つまり、従来に比べて
クリームはんだ２３等の塗布処理やリフロー処理を少な
くすることができるようになる。
親基板２０上に搭載する際に、親基板２０上にクリーム
はんだ２３を１回塗布し、これを溶融させるためのリフ
ロー処理を１回行うだけでよい。つまり、従来に比べて
クリームはんだ２３等の塗布処理やリフロー処理を少な
くすることができるようになる。
【００２５】なお、本実施例では、基板２上に１つの半
導体素子３を搭載する例を説明したが、本発明はこれに
限定されず基板２上に複数の半導体素子３が搭載される
いわゆるマルチチップ型から成る半導体装置１およびそ
の実装方法であっても同様である。
導体素子３を搭載する例を説明したが、本発明はこれに
限定されず基板２上に複数の半導体素子３が搭載される
いわゆるマルチチップ型から成る半導体装置１およびそ
の実装方法であっても同様である。
【００２６】
【発明の効果】以上説明したように、本発明の半導体装
置およびその実装方法によれば次のような効果がある。
すなわち、本発明の半導体装置によれば、親基板との面
実装に必要な電極パッドを基板の回路パターンとともに
形成できるため、簡単に面実装型のパッケージを構成で
きるようになる。
置およびその実装方法によれば次のような効果がある。
すなわち、本発明の半導体装置によれば、親基板との面
実装に必要な電極パッドを基板の回路パターンとともに
形成できるため、簡単に面実装型のパッケージを構成で
きるようになる。
【００２７】また、本発明の半導体装置の実装方法によ
れば、フラックスやクリームはんだの塗布処理、リフロ
ー処理を少なくすることができ、実装工程の簡素化を図
ることが可能となる。これらによって、半導体装置の実
装におけるコストダウンを実現することが可能となる。
れば、フラックスやクリームはんだの塗布処理、リフロ
ー処理を少なくすることができ、実装工程の簡素化を図
ることが可能となる。これらによって、半導体装置の実
装におけるコストダウンを実現することが可能となる。
【図１】本発明の半導体装置を説明する図で、（ａ）は
断面図、（ｂ）は裏面図である。
断面図、（ｂ）は裏面図である。
【図２】本発明の半導体装置の実装方法を（ａ）〜
（ｄ）の順に説明する断面図である。
（ｄ）の順に説明する断面図である。
【図３】従来例を説明する断面図である。
１ 半導体装置 ２ 基板 ３ 半導体素子 ４ 電極パッド ５ ボンディングワイヤー ６ 封止樹脂 ２０ 親基板 ２１ 接続用パッド ２２ ソルダーレジスト ２３ クリームはんだ ４１ ソルダーレジスト
Claims (5)
- 【請求項１】 基板の一方の面に搭載される半導体素子
と、 前記半導体素子を搭載していない基板の他方の面にアレ
イ状に設けられ該半導体素子と電気的に導通している電
極パッドとを備えていることを特徴とする半導体装置。 - 【請求項２】 前記電極パッドは平面視略円形であるこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記基板の他方の面の前記電極パッド以
外の部分には、ソルダーレジストが被着していることを
特徴とする請求項１または請求項２記載の半導体装置。 - 【請求項４】 前記ソルダーレジストの厚さは、前記電
極パッドの径とほぼ等しいことを特徴とする請求項３記
載の半導体装置。 - 【請求項５】 基板の一方の面に半導体素子が搭載さ
れ、該半導体素子と電気的に導通する電極パッドが該基
板の他方の面にアレイ状に設けられた半導体装置を、所
定の親基板上に実装する半導体装置の実装方法であっ
て、 前記親基板上の前記半導体装置の電極パッドの並びに対
応して設けられる接続用パッドにソルダーペーストを塗
布する工程と、 前記半導体装置の電極パッドと前記親基板上の接続用パ
ッドとの位置を合わせる状態で該電極パッドと該接続用
パッドとを前記ソルダーペーストを介して接続する工程
と、 前記ソルダーペーストを加熱して前記電極パッドと前記
接続用パッドとを該ソルダーペーストにより溶着する工
程とから成ることを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7092291A JPH08288419A (ja) | 1995-04-18 | 1995-04-18 | 半導体装置およびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7092291A JPH08288419A (ja) | 1995-04-18 | 1995-04-18 | 半導体装置およびその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288419A true JPH08288419A (ja) | 1996-11-01 |
Family
ID=14050320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7092291A Pending JPH08288419A (ja) | 1995-04-18 | 1995-04-18 | 半導体装置およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288419A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118204A (ja) * | 1999-11-17 | 2002-04-19 | Sumitomo Bakelite Co Ltd | 半導体装置、並びに半導体搭載用基板及びその製造方法 |
-
1995
- 1995-04-18 JP JP7092291A patent/JPH08288419A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118204A (ja) * | 1999-11-17 | 2002-04-19 | Sumitomo Bakelite Co Ltd | 半導体装置、並びに半導体搭載用基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624004B2 (en) | Flip chip interconnected structure and a fabrication method thereof | |
| JP5649805B2 (ja) | 半導体装置の製造方法 | |
| JPH0817860A (ja) | 電子部品の製造方法 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPH0888245A (ja) | 半導体装置 | |
| KR19980054344A (ko) | 표면 실장형 반도체 패키지 및 그 제조 방법 | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP3813767B2 (ja) | 樹脂製配線基板及びその製造方法 | |
| JP2001298102A (ja) | 機能素子の実装構造およびその製造方法 | |
| JPH08288419A (ja) | 半導体装置およびその実装方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP3674550B2 (ja) | 半導体装置 | |
| JP3647665B2 (ja) | 半導体装置の製造方法 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JP2001189338A (ja) | 半導体装置、半導体装置の製造方法及び試験方法 | |
| JPH04299544A (ja) | フィルムキャリヤ半導体装置の製造方法 | |
| JPS58103198A (ja) | 電子部品の取付け方法 | |
| JP2002093828A (ja) | 半導体装置の製造方法 | |
| JP2730304B2 (ja) | 半導体装置 |