JPH08292821A - 発振回路内蔵の集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 発振が安定するまでは発振回路に十分な電圧
を供給し且つ発振回路から出力されるクロック信号の通
常動作時における振幅を制御することができる、発振回
路内蔵の集積回路装置を提供する。 【構成】 発振回路５１から出力されるクロック信号の
振幅を抵抗値の変化により制御する第１の可変抵抗回路
１２及び第２の可変抵抗回路１３と、前記クロック信号
のクロック数を所定数計数したときに第１のオーバーフ
ロー信号１５を出力し、その直後に第２のオーバーフロ
ー信号２５を出力するカウンタ１１と、第１のオーバー
フロー信号１５が入力されると第１の可変抵抗回路１２
及び第２の可変抵抗回路１３に抵抗値の変更を指示する
第１のフリップフロップ回路１４と、第２のオーバーフ
ロー信号２５が入力されると内部集積回路５７にリセッ
トの解除を指示する第２のフリップフロップ回路２４と
を備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、回路を駆動するクロッ
ク信号を生成して出力する発振回路を、装置内に内蔵し
ている発振回路内蔵の集積回路装置に関する。

【０００２】

【従来の技術】近年、回路を駆動するクロック信号を生
成して出力する発振回路を、装置内に内蔵している発振
回路内蔵の集積回路装置が、様々な電気機器に用いられ
るようになってきた。

【０００３】従来の発振回路内蔵の集積回路装置につい
て説明する。

【０００４】図２は、従来の発振回路内蔵の集積回路装
置の構成図である。図２において、５１は発振回路、５
１ａは発振回路の第１の電源供給端子、５１ｂは発振回
路の第２の電源供給端子、５１ｃ及び５１ｄは発振回路
のクロック端子、５２はカウンタ、５３はリセット入力
端子、５４はフリップフロップ回路、５５はカウンタ５
２から出力されるオーバーフロー信号、５６はフリップ
フロップ回路５４から出力される内部リセット信号、５
７は内部集積回路である。第１の電源供給端子５１ａは
ＶＤＤに接続されており、第２の電源供給端子５１ｂは
ＶＳＳに接続されている。また、クロック端子５１ｃ及
び５１ｄには、外部から水晶発振子及び容量素子等が接
続される。

【０００５】発振回路５１は、電源が投入されると、ク
ロック端子５１ｃ及び５１ｄに水晶発振子及び容量素子
等が接続されていることにより自励発振する。発振の結
果出力されるクロック信号の振幅は、第１の電源供給端
子５１ａと第２の電源供給端子５１ｂとにおける電圧レ
ベルの差となる。

【０００６】カウンタ５２は、発振回路５１から出力さ
れるクロック信号を入力端子ＣＫを介して入力し、クロ
ック数を所定数計数した後、出力端子Ｑ１からオーバー
フロー信号５５を出力する。

【０００７】リセット入力端子５３には、カウンタ５２
とフリップフロップ回路５４とのリセット及びリセット
の解除を指示するリセット信号が入力される。

【０００８】フリップフロップ回路５４は、リセット信
号とオーバーフロー信号５５とを入力とし、出力端子Ｑ
から内部リセット信号５６を出力する。内部リセット信
号５６は、内部集積回路５７のリセット及びリセットの
解除を指示する。

【０００９】図２に示した発振回路内蔵の集積回路装置
について、その動作を説明する。

【００１０】電源が投入されると、発振回路５１は自励
発振を開始してクロック信号を生成する。このとき、リ
セット入力端子５３からリセットを指示するリセット信
号が入力されると、カウンタ５２及びフリップフロップ
回路５４はリセットされる。フリップフロップ回路５４
は、リセットを指示する内部リセット信号５６を出力
し、この内部リセット信号５６により内部集積回路５７
はリセットされる。

【００１１】次に、リセット入力端子５３からリセット
の解除を指示するリセット信号が入力される。カウンタ
５２は、リセットが解除されたので、発振回路５１から
入力端子ＣＫを介して入力されるクロック信号のクロッ
ク数の計数を開始する。発振回路５１の発振動作が安定
するのに十分な数の計数をした後、オーバーフロー信号
５５を出力する。フリップフロップ回路５４は、オーバ
ーフロー信号５５によりセットされ、リセットの解除を
指示する内部リセット信号５６を出力する。この内部リ
セット信号５６により内部集積回路５７のリセットは解
除され、発振回路５１から出力されるクロック信号を用
いて動作を行う。

【００１２】すなわち、図２に示した発振回路内蔵の集
積回路装置は、発振回路５１における発振が安定するま
で、内部集積回路５７のリセットの解除を遅延させる機
能を有している。

【００１３】

【発明が解決しようとする課題】しかしながら、従来の
発振回路内蔵の集積回路装置には、以下のような問題が
ある。

【００１４】図２に示した従来の発振回路内蔵の集積回
路装置では、発振回路５１における発振が安定すると、
出力されるクロック信号の振幅は、第１の電源供給端子
５１ａにおける電位と第２の電源供給端子５１ｂにおけ
る電位との差、すなわち、ＶＤＤの電位とＶＳＳの電位
の差に等しくなる。このクロック信号の振幅は、装置に
リセットがかかっているときも、リセットが解除されて
通常動作しているときも、同じ大きさとなる。

【００１５】発振が安定するまでは、発振回路５１の第
１の電源供給端子５１ａと第２の電源供給端子５１ｂと
にはある程度以上の電位差が必要である。しかし、発振
が安定してリセットが解除された後は、クロック信号の
振幅が過度に大きい場合、発振回路５１から輻射ノイズ
が発生して他の回路に悪影響を及ぼす可能性がある。ま
た、発振回路５１における消費電流も大きくなるので、
装置全体の消費電力の面からみても好ましくない。

【００１６】従来は、発振が安定した後のクロック信号
の振幅の大きさを制御することができなかった。このた
め、リセット解除後の通常動作中において、発振回路５
１から生じる輻射ノイズを抑制することができないとい
う問題があった。また、発振回路５１における消費電流
の低減ができないという問題があった。

【００１７】以上のような問題に鑑み、本発明は、発振
が安定するまでは発振回路に十分な電圧を供給し且つ発
振回路から出力されるクロック信号の通常動作時におけ
る振幅を制御することができる、発振回路内蔵の集積回
路装置を提供することを目的とする。

【００１８】

【課題を解決するための手段】前記の目的を達成するた
め、本発明が講じた解決手段は、クロック信号を生成し
て出力する発振回路と、前記クロック信号を用いて動作
する内部集積回路とを備えた発振回路内蔵の集積回路装
置を前提とし、外部から入力されリセット又はリセット
の解除を指示するリセット信号によりリセットの解除が
指示されると、前記クロック信号のクロック数の計数を
開始し、第１の所定数を計数したときに発振振幅制御信
号を出力すると共に、さらに第２の所定数を計数したと
きに前記内部集積回路にリセットの解除を指示する内部
リセット信号を出力するカウンタ回路と、前記発振振幅
制御信号が入力されたときに第１の抵抗値を指示すると
共に前記リセット信号によりリセットが指示されたとき
に前記第１の抵抗値と異なる第２の抵抗値を指示する抵
抗値指示信号を出力する選択回路と、前記抵抗値指示信
号を入力とし、該抵抗値指示信号により第１の抵抗値が
指示されると第１の抵抗値を持ち、前記抵抗値指示信号
により第２の抵抗値が指示されると第２の抵抗値を持
ち、前記発振回路の電源供給端子に接続されている可変
抵抗回路とを備えている構成とするものである。

【００１９】

【作用】本発明の構成により、外部からのリセット信号
によりリセットの解除が指示されると、カウンタ回路
は、発振回路から出力されるクロック信号のクロック数
の計数を開始し、計数値が第１の所定数に達すると発振
振幅制御信号を出力する。選択回路は、前記発振振幅制
御信号が入力されると、第１の抵抗値を指示する抵抗値
指示信号を出力する。可変抵抗回路はリセット状態では
第２の抵抗値を持っているが、前記抵抗値指示信号の指
示により第１の抵抗値に変更される。可変抵抗回路は発
振回路の電源供給端子に接続されているので、抵抗値が
変化することにより、発振回路から出力されるクロック
信号の振幅及び発振回路の消費電流が変化する。カウン
タ回路は、発振振幅制御信号を出力した後、第２の所定
数を計数すると、内部集積回路にリセットの解除を指示
する内部リセット信号を出力する。

【００２０】このように、内部集積回路のリセットが解
除される直前に可変抵抗回路の抵抗値を変更することに
より、発振が安定するまでの間は発振回路に十分な電圧
を供給し、且つ通常動作時におけるクロック信号の振幅
の大きさ及び発振回路の消費電流を制御することが可能
となる。

【００２１】

【実施例】図１は、本発明の実施例に係る発振回路内蔵
の集積回路装置の構成図である。図１において、１１は
カウンタ、１２は第１の可変抵抗回路、１２ａは第１の
可変抵抗回路の高電位側接続端子、１３は第２の可変抵
抗回路、１３ａは第２の可変抵抗回路の低電位側接続端
子、１４は選択回路としての第１のフリップフロップ回
路、１５は発振振幅制御信号としての第１のオーバーフ
ロー信号、２４は第２のフリップフロップ回路、２５は
第２のオーバーフロー信号、５１は発振回路、５１ａは
発振回路の第１の電源供給端子、５１ｂは発振回路の第
２の電源供給端子、５１ｃ及び５１ｄは発振回路のクロ
ック端子、５３はリセット入力端子、５６は内部リセッ
ト信号、５７は内部集積回路である。カウンタ１１及び
第２のフリップフロップ回路２４によりカウンタ回路が
構成されている。

【００２２】第１の可変抵抗回路の高電位側接続端子１
２ａはＶＤＤに接続されており、第２の可変抵抗回路の
低電位側接続端子１３ａはＶＳＳに接続されている。第
１の電源供給端子５１ａは第１の可変抵抗回路１２の低
電位側接続端子に接続されており、第２の電源供給端子
５１ｂは第２の可変抵抗回路１３の高電位側接続端子に
接続されている。また、クロック端子５１ｃ及び５１ｄ
には、外部から水晶発振子及び容量素子等が接続され
る。

【００２３】発振回路５１は、電源が投入されると、ク
ロック端子５１ｃ及び５１ｄに水晶発振子及び容量素子
等が接続されていることにより自励発振する。発振の結
果出力されるクロック信号の振幅は、第１の電源供給端
子５１ａと第２の電源供給端子５１ｂとにおける電圧レ
ベルの差となる。

【００２４】カウンタ１１は、発振回路５１から出力さ
れるクロック信号を入力端子ＣＫを介して入力し、クロ
ック数を所定数計数した後、まず、出力端子Ｑ１から第
１のオーバーフロー信号１５を出力し、さらに微小の所
定数計数した後、出力端子Ｑ２から第２のオーバーフロ
ー信号２５を出力する。

【００２５】リセット入力端子５３には、カウンタ１１
と第１のフリップフロップ回路１４と第２のフリップフ
ロップ回路２４とのリセット及びリセットの解除を指示
するリセット信号が入力される。

【００２６】第１のフリップフロップ回路１４は、リセ
ット信号と第１のオーバーフロー信号１５とを入力と
し、出力端子Ｑから第１の可変抵抗回路１２及び第２の
可変抵抗回路１３に抵抗値の変更を指示する信号を出力
する。

【００２７】第１の可変抵抗回路１２は、第１のフリッ
プフロップ回路１４からの信号により抵抗値が変更され
ることにより、発振回路５１の第１の電源供給端子５１
ａにおける電圧レベルを制御する。第２の可変抵抗回路
１３は、第１のフリップフロップ回路１４からの信号に
より抵抗値が変更されることにより、発振回路５１の第
２の電源供給端子５１ｂにおける電圧レベルを制御す
る。

【００２８】第２のフリップフロップ回路２４は、リセ
ット信号と第２のオーバーフロー信号２５とを入力と
し、出力端子Ｑから内部リセット信号５６を出力する。
内部リセット信号５６は、内部集積回路５７のリセット
及びリセットの解除を指示する。

【００２９】図１に示す本発明の実施例に係る発振回路
内蔵の集積回路装置について、その動作を説明する。

【００３０】電源が投入されると、発振回路５１は、自
励発振を開始してクロック信号を生成する。このとき、
リセット入力端子５３からリセットを指示するリセット
信号が入力されると、カウンタ１１及び第２のフリップ
フロップ回路２４はリセットされる。第２のフリップフ
ロップ回路２４は、リセットを指示する内部リセット信
号５６を出力し、この内部リセット信号５６により内部
集積回路５７はリセットされる。

【００３１】また、第１のフリップフロップ回路１４も
同時にリセットされる。第１のフリップフロップ回路２
４は、抵抗値を下げることを指示する信号を出力し、こ
の信号により第１の可変抵抗回路１２及び第２の可変抵
抗回路１３の抵抗値は、極めて低い値に設定される。

【００３２】次に、リセット入力端子５３からリセット
の解除を指示するリセット信号が入力される。カウンタ
１１は、リセットが解除されたので、発振回路５１から
入力端子ＣＫを介して入力されるクロック信号のクロッ
ク数の計数を開始する。このとき、第１の電圧供給端子
５１ａにおける電位はＶＤＤの電位とほぼ等しくなり、
第２の電圧供給端子５１ｂにおける電位はＶＳＳの電位
とほぼ等しくなるので、クロック信号の振幅は、ＶＤＤ
の電位とＶＳＳの電位との差にほぼ等しくなる。したが
って、従来例と同様に、カウンタ１１におけるクロック
信号のクロック数の計数は正常に行われる。

【００３３】カウンタ１１は、クロック信号のクロック
数を所定数計数した後、第１のオーバーフロー信号１５
を出力する。第１のフリップフロップ回路１４は、第１
のオーバーフロー信号１５によりセットされ、抵抗値を
上げることを指示する信号を出力する。この信号によ
り、第１の可変抵抗回路１２及び第２の可変抵抗回路１
３の抵抗値は、ある高い値に設定される。

【００３４】このとき、第１の可変抵抗回路１２の抵抗
値により、第１の電源供給端子５１ａの電位はＶＤＤの
電位よりも低くなる。また、第２の可変抵抗回路１３の
抵抗値により、第２の電源供給端子５１ｂの電位はＶＳ
Ｓの電位よりも高くなる。すなわち、クロック信号の振
幅は、ＶＤＤの電位とＶＳＳの電位との差よりも小さく
なり、しかも、第１の可変抵抗回路１２及び第２の可変
抵抗回路１３の抵抗値により、任意の大きさに制御する
ことができる。また、発振回路５１を流れる電流も、第
１の可変抵抗回路１２と第２の可変抵抗回路１３により
抑制される。

【００３５】その後、カウンタ１１は、クロック信号を
さらに微小の所定数計数した後、第２のオーバーフロー
信号２５を出力する。すなわち、第２のオーバーフロー
信号２５は、クロック信号の振幅の大きさが制御された
直後に出力される。第２のフリップフロップ回路２４
は、第２のオーバーフロー信号２５によりセットされ、
リセットの解除を指示する内部リセット信号５６を出力
する。この内部リセット信号５６により内部集積回路５
７のリセットは解除され、内部集積回路５７は、発振回
路５１から出力される振幅の大きさが制御されたクロッ
ク信号を用いて、動作を行う。

【００３６】なお、発振回路５１から出力されるクロッ
ク信号は、リセット入力端子５３からリセットを指示す
るリセット信号が再度入力されるまで、同じ大きさの振
幅を維持する。

【００３７】

【発明の効果】本発明に係る発振回路内蔵の集積回路装
置によると、発振が安定するまでの間は発振回路に十分
な電圧を供給し、且つ通常動作時におけるクロック信号
の振幅と発振回路における消費電流とを制御することが
できるので、発振回路から生じる輻射ノイズの低減と装
置全体の消費電力の低減を実現することができる。

【図面の簡単な説明】

【図１】本発明の実施例に係る発振回路内蔵の集積回路
装置の構成図である。

【図２】従来の発振回路内蔵の集積回路装置の構成図で
ある。

【符号の説明】

１１ カウンタ １２ 第１の可変抵抗回路 １２ａ 第１の可変抵抗回路の高電位側接続端子 １３ 第２の可変抵抗回路 １３ａ 第２の可変抵抗回路の低電位側接続端子 １４ 第１のフリップフロップ回路（選択回路） １５ 第１のオーバーフロー信号（発振振幅制御信号） ２４ 第２のフリップフロップ回路 ２５ 第２のオーバーフロー信号 ５１ 発振回路 ５１ａ 発振回路の第１の電源供給端子 ５１ｂ 発振回路の第２の電源供給端子 ５１ｃ、５１ｄ 発振回路のクロック端子 ５２ カウンタ ５３ リセット入力端子 ５４ フリップフロップ回路 ５５ オーバーフロー信号 ５６ 内部リセット信号 ５７ 内部集積回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 クロック信号を生成して出力する発振回
   路と、前記クロック信号を用いて動作する内部集積回路
   とを備えた発振回路内蔵の集積回路装置であって、 外部から入力されリセット又はリセットの解除を指示す
   るリセット信号によりリセットの解除が指示されると、
   前記クロック信号のクロック数の計数を開始し、第１の
   所定数を計数したときに発振振幅制御信号を出力すると
   共に、さらに第２の所定数を計数したときに前記内部集
   積回路にリセットの解除を指示する内部リセット信号を
   出力するカウンタ回路と、 前記発振振幅制御信号が入力されたときに第１の抵抗値
   を指示すると共に前記リセット信号によりリセットが指
   示されたときに前記第１の抵抗値と異なる第２の抵抗値
   を指示する抵抗値指示信号を出力する選択回路と、 前記抵抗値指示信号を入力とし、該抵抗値指示信号によ
   り第１の抵抗値が指示されると第１の抵抗値を持ち、前
   記抵抗値指示信号により第２の抵抗値が指示されると第
   ２の抵抗値を持ち、前記発振回路の電源供給端子に接続
   されている可変抵抗回路とを備えていることを特徴とす
   る発振回路内蔵の集積回路装置。