JPH08297631A - バス制御方法 - Google Patents
バス制御方法Info
- Publication number
- JPH08297631A JPH08297631A JP10092995A JP10092995A JPH08297631A JP H08297631 A JPH08297631 A JP H08297631A JP 10092995 A JP10092995 A JP 10092995A JP 10092995 A JP10092995 A JP 10092995A JP H08297631 A JPH08297631 A JP H08297631A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- master
- bus master
- request
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】複数のバスマスタがシステムバスを使用する場
合において、他のバスマスタから要求がない限り、1つ
のバスマスタがバスを長時間確保して動作できるような
効率的なバス制御を可能とする。 【構成】バスマスタBがバス使用中にあるとき、優先度
の高いバスマスタAから要求があると、バスコントロー
ラ12はバスマスタBに対し、アクノリッジ信号をネゲ
ートしてバス13の解放を要求する。バスマスタBがバ
ス13を解放し、リクエスト信号をネゲートすると、バ
スコントローラ12はバスマスタAに対し、アクノリッ
ジ信号をアサートする。これにより、バス13の使用権
がバスマスタBからバスマスタAに移る。また、バスマ
スタBは直ぐにリクエスト信号をアサートしてバス13
の使用を要求する。これにより、バスマスタAのバスア
クセスが終了後、バスマスタBにバス13の使用権が移
る。
合において、他のバスマスタから要求がない限り、1つ
のバスマスタがバスを長時間確保して動作できるような
効率的なバス制御を可能とする。 【構成】バスマスタBがバス使用中にあるとき、優先度
の高いバスマスタAから要求があると、バスコントロー
ラ12はバスマスタBに対し、アクノリッジ信号をネゲ
ートしてバス13の解放を要求する。バスマスタBがバ
ス13を解放し、リクエスト信号をネゲートすると、バ
スコントローラ12はバスマスタAに対し、アクノリッ
ジ信号をアサートする。これにより、バス13の使用権
がバスマスタBからバスマスタAに移る。また、バスマ
スタBは直ぐにリクエスト信号をアサートしてバス13
の使用を要求する。これにより、バスマスタAのバスア
クセスが終了後、バスマスタBにバス13の使用権が移
る。
Description
【0001】
【産業上の利用分野】本発明は、例えばパーソナルコン
ピュータ等の情報処理システムにおいて、複数のバスマ
スタがシステムバスを使用する際の優先度制御を行うた
めのバス制御方法に関する。
ピュータ等の情報処理システムにおいて、複数のバスマ
スタがシステムバスを使用する際の優先度制御を行うた
めのバス制御方法に関する。
【0002】
【従来の技術】従来、例えばパーソナルコンピュータ等
の情報処理システムにおいて、そのシステムバスには、
CPU、DAMC(direct memory acsess controller
)、主記憶、ROM、ビデオRAM、各種入出力イン
タフェースが接続されている。DAMCは、ハードディ
スク装置、フロッピーディスク装置などの高速デバイス
と主記憶間のデータ転送を集中制御するコントローラで
ある。
の情報処理システムにおいて、そのシステムバスには、
CPU、DAMC(direct memory acsess controller
)、主記憶、ROM、ビデオRAM、各種入出力イン
タフェースが接続されている。DAMCは、ハードディ
スク装置、フロッピーディスク装置などの高速デバイス
と主記憶間のデータ転送を集中制御するコントローラで
ある。
【0003】一般に、バスのアクセス権は、CPUとD
AMCに限定し、バス制御を簡略化しているが、CPU
の他に、複数個のバスマスタ(バスのアクセス権を有す
るモジュール)の共存を可能としたシステムバスを採用
しているケースもある。この場合、CPUの他にバスマ
スタとなり得るモジュールとしては、I/Oコントロー
ラ等がある。
AMCに限定し、バス制御を簡略化しているが、CPU
の他に、複数個のバスマスタ(バスのアクセス権を有す
るモジュール)の共存を可能としたシステムバスを採用
しているケースもある。この場合、CPUの他にバスマ
スタとなり得るモジュールとしては、I/Oコントロー
ラ等がある。
【0004】ここで、複数のバスマスタがシステムバス
を使用するシステムにおいて、そのバスの争奪には、リ
クエストとアクノリッジと呼ばれる2本の信号線が用い
られている。リクエスト信号は、バスマスタからバスコ
ントローラにバスの使用要求を知らせるための信号であ
る。アクノリッジ信号は、バスコントローラからバスマ
スタにバスの使用を許可するための信号である。
を使用するシステムにおいて、そのバスの争奪には、リ
クエストとアクノリッジと呼ばれる2本の信号線が用い
られている。リクエスト信号は、バスマスタからバスコ
ントローラにバスの使用要求を知らせるための信号であ
る。アクノリッジ信号は、バスコントローラからバスマ
スタにバスの使用を許可するための信号である。
【0005】バスコントローラは、各バスマスタの優先
度制御を行うためのコントローラである。バスマスタか
らリクエスト信号が出力されると、バスコントローラは
バスマスタの優先度に従って、アクノリッジ信号をアサ
ートし(アクティブ状態にし)、リクエスト信号がネゲ
ートするまでの間、そのバスマスタにバスを解放する。
度制御を行うためのコントローラである。バスマスタか
らリクエスト信号が出力されると、バスコントローラは
バスマスタの優先度に従って、アクノリッジ信号をアサ
ートし(アクティブ状態にし)、リクエスト信号がネゲ
ートするまでの間、そのバスマスタにバスを解放する。
【0006】
【発明が解決しようとする課題】ところで、従来のバス
制御方式では、1つのバスマスタが1回のアクセスでバ
スを占有できる時間を定めて、バスを解放するようにし
ている。この間に、他のバスマスタからのバス使用要求
(リクエスト信号)をチェックし、優先度の高いバスマ
スタから要求があれば、バスの使用権をそのバスマスタ
に移すことになる。
制御方式では、1つのバスマスタが1回のアクセスでバ
スを占有できる時間を定めて、バスを解放するようにし
ている。この間に、他のバスマスタからのバス使用要求
(リクエスト信号)をチェックし、優先度の高いバスマ
スタから要求があれば、バスの使用権をそのバスマスタ
に移すことになる。
【0007】この様子を図3に示す。図3は従来のバス
制御の動作を示すタイミングチャートである。例えば2
つのバスマスタAとバスマスタBがバスを使用する場合
において(優先度:A>B)、今、バスマスタBがバス
を使用中であるとする。この間に、例えばバスマスタA
からバスの使用要求があっても、バスの使用権は所定の
時間が経過するまでバスマスタBにある。バスマスタB
のバスアクセスが終了すると、バスマスタAにバスの使
用権が移る。
制御の動作を示すタイミングチャートである。例えば2
つのバスマスタAとバスマスタBがバスを使用する場合
において(優先度:A>B)、今、バスマスタBがバス
を使用中であるとする。この間に、例えばバスマスタA
からバスの使用要求があっても、バスの使用権は所定の
時間が経過するまでバスマスタBにある。バスマスタB
のバスアクセスが終了すると、バスマスタAにバスの使
用権が移る。
【0008】このように、バスの占有時間を定め、その
間隔毎に他のバスマスタからの要求を受け入れるように
することで、優先度に従ったバス制御を実現している。
しかしながら、このようなバス制御方式では、あるバス
マスタがリクエスト信号をアサートしているとき(バス
使用中にあるとき)、優先度の高いバスマスタがリクエ
スト信号を出力しても(バスの使用を要求しても)、現
在バス使用中にあるバスマスタがアクセスを終了するま
で、すなわち、バスの占有時間が経過するまで、バスを
使用することはできないことになる。
間隔毎に他のバスマスタからの要求を受け入れるように
することで、優先度に従ったバス制御を実現している。
しかしながら、このようなバス制御方式では、あるバス
マスタがリクエスト信号をアサートしているとき(バス
使用中にあるとき)、優先度の高いバスマスタがリクエ
スト信号を出力しても(バスの使用を要求しても)、現
在バス使用中にあるバスマスタがアクセスを終了するま
で、すなわち、バスの占有時間が経過するまで、バスを
使用することはできないことになる。
【0009】また、他のバスマスタから要求がなくと
も、所定間隔毎にバスを一旦解放しなければならない。
このため、1つのバスマスタがバスを長時間占有するこ
とはできず、連続した処理を行う際に不具合となる。
も、所定間隔毎にバスを一旦解放しなければならない。
このため、1つのバスマスタがバスを長時間占有するこ
とはできず、連続した処理を行う際に不具合となる。
【0010】また、所定間隔毎にバスをアクセスするこ
とになるため、その都度、バスの争奪制御が発生し、1
つのバスマスタがバスをアクセスするのに時間を要する
といった問題があった。
とになるため、その都度、バスの争奪制御が発生し、1
つのバスマスタがバスをアクセスするのに時間を要する
といった問題があった。
【0011】なお、バスマスタが他のバスマスタのバス
使用状態を確認できる構成とすれば、上記のような問題
を解決できるが、自身のリクエスト/アクノリッジの信
号線の他に、さらに別のリクエスト/アクノリッジの信
号線が必要となるため、有効な方法とは言えない。
使用状態を確認できる構成とすれば、上記のような問題
を解決できるが、自身のリクエスト/アクノリッジの信
号線の他に、さらに別のリクエスト/アクノリッジの信
号線が必要となるため、有効な方法とは言えない。
【0012】本発明は上記のような点に鑑みなされたも
ので、複数のバスマスタがシステムバスを使用する場合
において、他のバスマスタから要求がない限り、1つの
バスマスタがバスを長時間確保して動作できるような効
率的なバス制御を可能とするバス制御方法を提供するこ
とも目的とする。
ので、複数のバスマスタがシステムバスを使用する場合
において、他のバスマスタから要求がない限り、1つの
バスマスタがバスを長時間確保して動作できるような効
率的なバス制御を可能とするバス制御方法を提供するこ
とも目的とする。
【0013】
【課題を解決するための手段】本発明のバス制御方法
は、複数のバスマスタがシステムバスを使用する情報処
理システムのバス制御方法において、バスマスタがバス
を使用中に他のバスマスタからバスの使用要求があった
とき、そのバスマスタの優先度を判断し、上記バス使用
中のバスマスタより優先度が高い場合には、上記バス使
用中のバスマスにバスの解放を要求し、バスが解放され
たことを確認後、上記優先度の高いバスマスタにバスの
使用を許可するようにしたものである。
は、複数のバスマスタがシステムバスを使用する情報処
理システムのバス制御方法において、バスマスタがバス
を使用中に他のバスマスタからバスの使用要求があった
とき、そのバスマスタの優先度を判断し、上記バス使用
中のバスマスタより優先度が高い場合には、上記バス使
用中のバスマスにバスの解放を要求し、バスが解放され
たことを確認後、上記優先度の高いバスマスタにバスの
使用を許可するようにしたものである。
【0014】また、上記バス使用中のバスマスタがバス
を解放したとき、直ぐにバスの使用を要求することによ
り、上記優先度の高いバスマスタのバスアクセスが終了
したとき、そのバスマスタによるバスの継続的使用を優
先的に許可するようにしたものである。
を解放したとき、直ぐにバスの使用を要求することによ
り、上記優先度の高いバスマスタのバスアクセスが終了
したとき、そのバスマスタによるバスの継続的使用を優
先的に許可するようにしたものである。
【0015】
【作用】上記のようなバス制御方法によれば、あるバス
マスタがバス使用中に優先度の高いバスマスタからバス
の使用要求があれば、バスの使用権がその優先度の高い
バスマスタに移る。この際に、バスを解放したバスマス
タが直ぐにバスの使用要求を行うことにより、上記優先
度の高いバスマスタがバスアクセスを終了したとき、バ
スの使用権が再びそのバスマスタに移る。
マスタがバス使用中に優先度の高いバスマスタからバス
の使用要求があれば、バスの使用権がその優先度の高い
バスマスタに移る。この際に、バスを解放したバスマス
タが直ぐにバスの使用要求を行うことにより、上記優先
度の高いバスマスタがバスアクセスを終了したとき、バ
スの使用権が再びそのバスマスタに移る。
【0016】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図1は本発明の一実施例に係る情報処理システ
ムの構成を示すブロック図である。本システムは、複数
のバスマスタ11a〜11cと、バスコントローラ12
を有する。バスマスタ11a〜11cは、システムバス
(以下、単にバスと称す)13に接続され、同バス13
を共有して使用する。この場合、バスマスタとしてなる
得るモジュールは、CPU、I/Oコントローラ等があ
る。また、システムバス13には、他のモジュールとし
て、ROM、RAM等のメモリ14が接続されている。
明する。図1は本発明の一実施例に係る情報処理システ
ムの構成を示すブロック図である。本システムは、複数
のバスマスタ11a〜11cと、バスコントローラ12
を有する。バスマスタ11a〜11cは、システムバス
(以下、単にバスと称す)13に接続され、同バス13
を共有して使用する。この場合、バスマスタとしてなる
得るモジュールは、CPU、I/Oコントローラ等があ
る。また、システムバス13には、他のモジュールとし
て、ROM、RAM等のメモリ14が接続されている。
【0017】バスコントローラ12は、バス13の使用
許可を行うためのものであり、ここでは優先度制御部1
2aを有して、各バスマスタ11a〜11cのバス使用
の優先度を制御する。なお、このバスコントローラ12
が各バスマスタ11a〜11cに内蔵される構成であっ
ても良い。
許可を行うためのものであり、ここでは優先度制御部1
2aを有して、各バスマスタ11a〜11cのバス使用
の優先度を制御する。なお、このバスコントローラ12
が各バスマスタ11a〜11cに内蔵される構成であっ
ても良い。
【0018】ここで、同実施例では、バスマスタ11a
〜11cとバスコントローラ12との間にリクエスト信
号とアクノリッジ信号の2本の信号線が設けられてい
る。リクエスト信号は、バス13の使用要求を知らせる
ための信号であり、バスマスタ11a〜11cからバス
コントローラ12に対して出力される。アクノリッジ信
号は、バス13の使用を許可するための信号であり、バ
スコントローラ12からバスマスタ11a〜11cに対
して出力される。
〜11cとバスコントローラ12との間にリクエスト信
号とアクノリッジ信号の2本の信号線が設けられてい
る。リクエスト信号は、バス13の使用要求を知らせる
ための信号であり、バスマスタ11a〜11cからバス
コントローラ12に対して出力される。アクノリッジ信
号は、バス13の使用を許可するための信号であり、バ
スコントローラ12からバスマスタ11a〜11cに対
して出力される。
【0019】次に、図2を参照して同実施例の動作を説
明する。図2は本発明のバス制御の動作を示すタイミン
グチャートである。ここでは、理解を容易にするため、
2つのバスマスタA(バスマスタ11a)とバスマスタ
B(バスマスタ11b)がバス13を使用する場合(優
先度:A>B)を想定して説明する。
明する。図2は本発明のバス制御の動作を示すタイミン
グチャートである。ここでは、理解を容易にするため、
2つのバスマスタA(バスマスタ11a)とバスマスタ
B(バスマスタ11b)がバス13を使用する場合(優
先度:A>B)を想定して説明する。
【0020】図2において、T1はバスマスタBがリク
エスト信号をアサートするタイミングを示しており、バ
スコントローラ12はバス13が解放されていればアク
ノリッジ信号をアサートする。
エスト信号をアサートするタイミングを示しており、バ
スコントローラ12はバス13が解放されていればアク
ノリッジ信号をアサートする。
【0021】T2はバスマスタAがリクエスト信号をア
サートするタイミングを示しており、バスコントローラ
12はバスマスタBに対するアクノリッジ信号をネゲー
トし、バスマスタBにバスの解放を要求する。
サートするタイミングを示しており、バスコントローラ
12はバスマスタBに対するアクノリッジ信号をネゲー
トし、バスマスタBにバスの解放を要求する。
【0022】T3はバスマスタBがリクエスト信号をネ
ゲートするタイミングを示しており、バスマスタBはバ
ス13を解放したら、リクエスト信号をネゲートしてバ
ス13の解放を宣言し、バスコントローラ12はバスマ
スタAに対するアクノリッジ信号をアサートする。
ゲートするタイミングを示しており、バスマスタBはバ
ス13を解放したら、リクエスト信号をネゲートしてバ
ス13の解放を宣言し、バスコントローラ12はバスマ
スタAに対するアクノリッジ信号をアサートする。
【0023】T4はバスマスタBがリクエスト信号を再
アサートするタイミングを示しており、バスマスタBは
バスマスタAのバスアクセス終了後、再びバス13を獲
得するための要求を行う。
アサートするタイミングを示しており、バスマスタBは
バスマスタAのバスアクセス終了後、再びバス13を獲
得するための要求を行う。
【0024】T5はバスマスタAがリクエスト信号をネ
ゲートするタイミングを示しており、バスマスタAはバ
ス13を解放後、リクエスト信号をネゲートしてバス1
3の解放を宣言し、バスコントローラ12はバスマスタ
Bに対するアクノリッジ信号を再びアサートする。
ゲートするタイミングを示しており、バスマスタAはバ
ス13を解放後、リクエスト信号をネゲートしてバス1
3の解放を宣言し、バスコントローラ12はバスマスタ
Bに対するアクノリッジ信号を再びアサートする。
【0025】しかして、バスマスタAとバスマスタBが
バス13を使用する場合において、今、バスマスタBが
リクエスト信号をアサートし、バスコントローラ12か
らのアクノリッジ信号を受信後、バス13を確保して動
作しているものとする(T1)。
バス13を使用する場合において、今、バスマスタBが
リクエスト信号をアサートし、バスコントローラ12か
らのアクノリッジ信号を受信後、バス13を確保して動
作しているものとする(T1)。
【0026】このとき、優先度の高いバスマスタAがリ
クエスト信号をアサートすると、バスコントローラ12
は現在バス使用中のバスマスタBに対し、アクノリッジ
信号をネゲートしてバス13の解放を要求する(T
2)。バスマスタBは、この要求に従ってバス13を解
放し、リクエスト信号をネゲートすることにより、バス
13の解放を宣言する。バスコントローラ12はバス1
3が解放されたことを確認すると、バスマスタAに対す
るアクノリッジ信号をアサートする(T3)。
クエスト信号をアサートすると、バスコントローラ12
は現在バス使用中のバスマスタBに対し、アクノリッジ
信号をネゲートしてバス13の解放を要求する(T
2)。バスマスタBは、この要求に従ってバス13を解
放し、リクエスト信号をネゲートすることにより、バス
13の解放を宣言する。バスコントローラ12はバス1
3が解放されたことを確認すると、バスマスタAに対す
るアクノリッジ信号をアサートする(T3)。
【0027】このようにして、バス13の使用権がバス
マスタBからバスマスタAに移る。これにより、バスマ
スタAはバス13を確保し、例えばメモリ14をアクセ
スするなどの動作を行うことができる。
マスタBからバスマスタAに移る。これにより、バスマ
スタAはバス13を確保し、例えばメモリ14をアクセ
スするなどの動作を行うことができる。
【0028】また、バスマスタBはバス13を解放して
リクエスト信号をネゲート後、直ぐにリクエスト信号を
アサートしてバス13の使用を要求する(T4)。これ
により、バスマスタAのバスアクセスが終了後、バスマ
スタBは直ちにバス13を確保して動作することができ
る(T5)。
リクエスト信号をネゲート後、直ぐにリクエスト信号を
アサートしてバス13の使用を要求する(T4)。これ
により、バスマスタAのバスアクセスが終了後、バスマ
スタBは直ちにバス13を確保して動作することができ
る(T5)。
【0029】このように、バスマスタBがバス使用中に
優先度の高いバスマスタAからバス13の使用要求があ
った際には、バスマスタAにバス13の使用権を渡し、
バスマスタAのバスアクセス終了後、再びバス13を使
用することになる。この場合、バスマスタAからのバス
使用要求がなければ、バスマスタBはバス13を継続的
使用することができる。
優先度の高いバスマスタAからバス13の使用要求があ
った際には、バスマスタAにバス13の使用権を渡し、
バスマスタAのバスアクセス終了後、再びバス13を使
用することになる。この場合、バスマスタAからのバス
使用要求がなければ、バスマスタBはバス13を継続的
使用することができる。
【0030】
【発明の効果】以上のように本発明によれば、複数のバ
スマスタがシステムバスを使用する場合において、ある
バスマスタがバス使用中であっても、他のバスマスタか
らの要求を受け付けられる。したがって、常に1つのバ
スマスタにバスを確保させておくことにより、他のバス
マスタからの要求がない限り、バスの争奪を発生させな
いでバスをアクセスすることができる。
スマスタがシステムバスを使用する場合において、ある
バスマスタがバス使用中であっても、他のバスマスタか
らの要求を受け付けられる。したがって、常に1つのバ
スマスタにバスを確保させておくことにより、他のバス
マスタからの要求がない限り、バスの争奪を発生させな
いでバスをアクセスすることができる。
【図1】本発明の一実施例に係る情報処理システムの構
成を示すブロック図。
成を示すブロック図。
【図2】本発明のバス制御の動作を示すタイミングチャ
ート。
ート。
【図3】従来のバス制御の動作を示すタイミングチャー
ト。
ト。
11a〜11c…バスマスタ、12…バスコントロー
ラ、12a…バスコントローラ、13…システムバス、
14…メモリ。
ラ、12a…バスコントローラ、13…システムバス、
14…メモリ。
Claims (4)
- 【請求項1】 複数のバスマスタがシステムバスを使用
する情報処理システムのバス制御方法において、 バスマスタがバスを使用中に他のバスマスタからバスの
使用要求があったとき、そのバスマスタの優先度を判断
し、 上記バス使用中のバスマスタより優先度が高い場合に
は、上記バス使用中のバスマスにバスの解放を要求し、 バスが解放されたことを確認後、上記優先度の高いバス
マスタにバスの使用を許可するようにしたことを特徴と
するバス制御方法。 - 【請求項2】 上記バス使用中のバスマスタがバスを解
放したとき、直ぐにバスの使用を要求することにより、 上記優先度の高いバスマスタのバスアクセスが終了した
とき、そのバスマスタによるバスの継続的使用を優先的
に許可するようにしたことを特徴とする請求項1記載の
バス制御方法。 - 【請求項3】 バスの使用要求を知らせるためのリクエ
スト信号と、バスの使用を許可するためのアクノリッジ
信号の2本の信号線が、システムバスを共有する複数の
バスマスタとこの各バスマスタの優先度制御を行うバス
コントローラとの間に設けられた情報処理システムのバ
ス制御方法において、 バスマスタがバスを使用中に他のバスマスタが上記リク
エスト信号をアサートしてバスの使用を要求したとき、 そのバスマスタが上記バス使用中のバスマスタより優先
度が高い場合には、上記バスコントローラにより上記バ
ス使用中のバスマスタに対する上記アクノリッジ信号を
ネゲートしてバスの解放を要求し、 上記バス使用中のバスマスタが上記リクエスト信号をネ
ゲートしてバスの解放を宣言したとき、 上記バスコントローラにより上記優先度の高いバスマス
タに対する上記アクノリッジ信号をアサートしてバスの
使用を許可するようにしたことを特徴とするバス制御方
法。 - 【請求項4】 上記バス使用中のバスマスタが上記リク
エスト信号をネゲートしてバスを解放したとき、直ぐに
そのリクエスト信号をアサートしてバスの使用を要求す
ることにより、 上記優先度の高いバスマスタのバスアクセスが終了した
とき、上記バスコントローラによりそのバスマスタの上
記リクエスト信号をアサートしてバスの継続的使用を優
先的に許可するようにしたことを特徴とする請求項3記
載のバス制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10092995A JPH08297631A (ja) | 1995-04-25 | 1995-04-25 | バス制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10092995A JPH08297631A (ja) | 1995-04-25 | 1995-04-25 | バス制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08297631A true JPH08297631A (ja) | 1996-11-12 |
Family
ID=14287049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10092995A Pending JPH08297631A (ja) | 1995-04-25 | 1995-04-25 | バス制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08297631A (ja) |
-
1995
- 1995-04-25 JP JP10092995A patent/JPH08297631A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4480427B2 (ja) | リソース管理装置 | |
| JP2986176B2 (ja) | バス権制御方式およびバスシステム | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| US6826644B1 (en) | Peripheral component interconnect arbiter implementation with dynamic priority scheme | |
| JP3766377B2 (ja) | バス制御装置及び情報処理システム | |
| US5293493A (en) | Preemption control for central processor with cache | |
| KR930005726B1 (ko) | Cpu의 버스 소유권의 해제 방지 지연논리 | |
| JP2000132505A (ja) | バスアクセス方法および装置とその利用装置およびシステム | |
| JP2647035B2 (ja) | バス制御回路 | |
| JPH08297631A (ja) | バス制御方法 | |
| JPH1125036A5 (ja) | ||
| JP3240863B2 (ja) | 調停回路 | |
| JPH0844662A (ja) | 情報処理装置 | |
| JPH0844661A (ja) | 情報処理装置 | |
| JPH06266657A (ja) | 情報処理装置 | |
| JPS623364A (ja) | バス占有制御方式 | |
| JP2555941B2 (ja) | バスアービトレーション方式 | |
| JP2836591B2 (ja) | プロセッサ間バス伝送方法及びプロセッサ間バス伝送システム | |
| JPH11203253A (ja) | 共有資源排他アクセス制御方式 | |
| JP2587100B2 (ja) | データ転送制御方法 | |
| JPH09179609A (ja) | 制御装置 | |
| JPS61264463A (ja) | バス制御方式 | |
| JPH01205365A (ja) | バス獲得制御方式 | |
| JPH06314249A (ja) | データ転送装置 | |
| JPH012161A (ja) | 資源競合調停装置 |