JPH0340048A - メモリエラー処理方式 - Google Patents
メモリエラー処理方式Info
- Publication number
- JPH0340048A JPH0340048A JP1056943A JP5694389A JPH0340048A JP H0340048 A JPH0340048 A JP H0340048A JP 1056943 A JP1056943 A JP 1056943A JP 5694389 A JP5694389 A JP 5694389A JP H0340048 A JPH0340048 A JP H0340048A
- Authority
- JP
- Japan
- Prior art keywords
- program
- checksum
- check sum
- memory
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要コ
ＥＣＣ回路を有さないテータプロセッサゾステムにｋい
て、 プログラムの正当性を検査する手段を提供することを目
的とし、 同一内容のプログラムをメモリ上の複数箇所に記憶して
おき、且つ、各プログラムをメモリ上に記憶する際に各
プログラム毎にそのチェックサムを計算して記憶して３
くチェックサムテーブルを設け、あるプログラムを起動
するときに、その時点で当該プログラムのチェックサム
會計算し、前記チェックサムテーブルに記憶しておいた
当該プログラムのチェックサム値と比較し、一致してい
ることを確認した後に当該プログラムを起動するように
する。
て、 プログラムの正当性を検査する手段を提供することを目
的とし、 同一内容のプログラムをメモリ上の複数箇所に記憶して
おき、且つ、各プログラムをメモリ上に記憶する際に各
プログラム毎にそのチェックサムを計算して記憶して３
くチェックサムテーブルを設け、あるプログラムを起動
するときに、その時点で当該プログラムのチェックサム
會計算し、前記チェックサムテーブルに記憶しておいた
当該プログラムのチェックサム値と比較し、一致してい
ることを確認した後に当該プログラムを起動するように
する。
本発明は、ハードウェア的にメモリエラーを認識出来な
い型のプロセッサ応用システムにｈける信頼性設計に関
する。
い型のプロセッサ応用システムにｈける信頼性設計に関
する。
近年の宇宙用マイクロプロセッザ応用ゾスナム等のシス
テムでは、低い消費電力でかつ軽量のシステムが要求さ
れている。このため、ＥＣＣ回路を持たないシステムが
考えられるが、ＥＣＣ回路に相当する信頼性設計を行う
必要がある。
テムでは、低い消費電力でかつ軽量のシステムが要求さ
れている。このため、ＥＣＣ回路を持たないシステムが
考えられるが、ＥＣＣ回路に相当する信頼性設計を行う
必要がある。
従来の主記憶回路に訟いては、１ビット反転エラーを自
動修復したり、２ビノトエラーを認識したりする為にＥ
ＣＣ回路を組み込んでいる。一方、宇宙用マイクロブａ
セッサ応用システム等ノように低消費電力、軽量化を望
まれる分野では、低消費電力、軽量化のためＥＣＣ回路
を付加しない方法が検討されてきた。
動修復したり、２ビノトエラーを認識したりする為にＥ
ＣＣ回路を組み込んでいる。一方、宇宙用マイクロブａ
セッサ応用システム等ノように低消費電力、軽量化を望
まれる分野では、低消費電力、軽量化のためＥＣＣ回路
を付加しない方法が検討されてきた。
ところが、宇宙用マイクロプロセッサ応用システムの例
では、宇宙線の影響により、ビット反転が起こる為、ビ
ット反転等のメモリエラーを無視出来ず、主記憶回路に
ＥＣＣ回路を付加する方法が選択されている。
では、宇宙線の影響により、ビット反転が起こる為、ビ
ット反転等のメモリエラーを無視出来ず、主記憶回路に
ＥＣＣ回路を付加する方法が選択されている。
本発明は、ＥＣＣ回路を付加しない場合ＩＣ１−いても
、ソフトウェアによってメモリエラー金認識し、システ
ムの信頼性を同上させる事を目的とする。
、ソフトウェアによってメモリエラー金認識し、システ
ムの信頼性を同上させる事を目的とする。
本発明では、第１図に示す如く、同一内容のプログラム
Ｐをメモリ１上の複数箇所に記憶しておき、且つ、各プ
ログラムをメモリ上に記憶する際に各プログラム毎にそ
のチェックサムＣ８ｆ、計算して記憶してむくチェック
サムテーブル２を設け、あるプログラムＰｉ起動すると
きに、その時点で当該プログラムのチェックサムを計算
し、前記チェックサムテーブル２１Ｃ記憶しておいた当
該プログラムのチェックサム値と比較し、一致している
ことを確認した後に当該プログラムを起動するようにし
、一致しない場合には、他の箇所に記憶されている同一
プログラムについて同様にチェックサムの計算および比
較を行うようにしたこと金時徴とする。
Ｐをメモリ１上の複数箇所に記憶しておき、且つ、各プ
ログラムをメモリ上に記憶する際に各プログラム毎にそ
のチェックサムＣ８ｆ、計算して記憶してむくチェック
サムテーブル２を設け、あるプログラムＰｉ起動すると
きに、その時点で当該プログラムのチェックサムを計算
し、前記チェックサムテーブル２１Ｃ記憶しておいた当
該プログラムのチェックサム値と比較し、一致している
ことを確認した後に当該プログラムを起動するようにし
、一致しない場合には、他の箇所に記憶されている同一
プログラムについて同様にチェックサムの計算および比
較を行うようにしたこと金時徴とする。
上記のごとくにすることにより、メモリ上の各データや
命令にＥＣＣ１付力口し、ＥＣＣ回路で検査することを
しなくても、起動すべきプログラムの正当性を検査して
から起動することが可能となシ、処理時間はかかるもの
の実用上充分の信頼性をＥＣＣ回路なしで保証できる。
命令にＥＣＣ１付力口し、ＥＣＣ回路で検査することを
しなくても、起動すべきプログラムの正当性を検査して
から起動することが可能となシ、処理時間はかかるもの
の実用上充分の信頼性をＥＣＣ回路なしで保証できる。
現在実行中のプログラムは、これから制御分わたそうと
するプログラムに、メモリエラーカ発生していないかを
チェックサムを用いて検査し、メモリエラーの発生して
いないプログラムに対して制御をわたす手法である。
するプログラムに、メモリエラーカ発生していないかを
チェックサムを用いて検査し、メモリエラーの発生して
いないプログラムに対して制御をわたす手法である。
主制御装置と主記憶装置のある仮想システムで、本発明
を説明する。
を説明する。
仮想するソフトウニアンステムは、第２図に示す様なモ
ジ−−ル構造をして訃り、重要なモジュ−ル１クメモリ
エラー時のりトライの為、同じものが重複して格納され
る。本仮想システムの場合、主フログラム、サブプログ
ラム人、及びＢがそれぞれ３本づつ独立して個別の領域
に格納される。
ジ−−ル構造をして訃り、重要なモジュ−ル１クメモリ
エラー時のりトライの為、同じものが重複して格納され
る。本仮想システムの場合、主フログラム、サブプログ
ラム人、及びＢがそれぞれ３本づつ独立して個別の領域
に格納される。
（第３図参照）
又、メモリレイアウト決定時に、各プログラム対応して
チェックサムテーブル２を作成して卦く。
チェックサムテーブル２を作成して卦く。
（第４図参照）
ここでチェックサムというのは、あるメモリ領域にある
データ（命令の場合も含む）の１．０のパターンをすべ
て加算または排他的ＯＲ演算した結果のパターンをいう
。あるいはその結果に特定の値（例えばそのプログラム
の名称など）を加算したものでもよい。したがって、宇
宙線によりエラーヲ生じる前と後では、チェックサムの
値（パターン）が異なる筈である。
データ（命令の場合も含む）の１．０のパターンをすべ
て加算または排他的ＯＲ演算した結果のパターンをいう
。あるいはその結果に特定の値（例えばそのプログラム
の名称など）を加算したものでもよい。したがって、宇
宙線によりエラーヲ生じる前と後では、チェックサムの
値（パターン）が異なる筈である。
第４図のようなチェックサムテーブル２が谷プログラム
毎に設けられ、各テーブルにはプログラム名であるＩＤ
２１と、プログラム長（ワード数又はバイト数）２２と
、プログラムの先頭アドレス２３と、その全ワード／バ
イトの排他的ＯＲ結果であるチェックサム２４とを含ん
でいる。プログラムＩＤは同一のプログラムについては
同一の値であり、例えばプログラムＡ１．、Ａ２ Ａ
ｒｃは全て同一のＩＤが付く。
毎に設けられ、各テーブルにはプログラム名であるＩＤ
２１と、プログラム長（ワード数又はバイト数）２２と
、プログラムの先頭アドレス２３と、その全ワード／バ
イトの排他的ＯＲ結果であるチェックサム２４とを含ん
でいる。プログラムＩＤは同一のプログラムについては
同一の値であり、例えばプログラムＡ１．、Ａ２ Ａ
ｒｃは全て同一のＩＤが付く。
仮りに王プログラムからサブプログラムＡｉコールする
場合を考えて与たい（第５図の流れ図参照）。オす、チ
ェックサムテーブルよりザブプログラムｋをサーチする
。むそらく、サブプログラムＡ１のチェックサムテーブ
ルが見付かるだろう。
場合を考えて与たい（第５図の流れ図参照）。オす、チ
ェックサムテーブルよりザブプログラムｋをサーチする
。むそらく、サブプログラムＡ１のチェックサムテーブ
ルが見付かるだろう。
この時、チェックサムが計算値と一致したならば、主プ
ログラムはサブプログラムＡ１に制御をわたせば良い。
ログラムはサブプログラムＡ１に制御をわたせば良い。
もし、サブプログラムＡＩＫメモリエラーカ発生し７て
いれば、チェックサムは計算値と一致しないだろう。こ
の場合は、再びチェックサムテーブルをサーチする。そ
してサブプログラムＡ２（ｉ７発見するだろう。この様
に計算値と、チェックサムが一致するまで、この課程を
繰り返す。もし、チェックサムテーブル上に目的のモジ
ュールが見っからなければ、あきらめて、エラー処理を
行う。
いれば、チェックサムは計算値と一致しないだろう。こ
の場合は、再びチェックサムテーブルをサーチする。そ
してサブプログラムＡ２（ｉ７発見するだろう。この様
に計算値と、チェックサムが一致するまで、この課程を
繰り返す。もし、チェックサムテーブル上に目的のモジ
ュールが見っからなければ、あきらめて、エラー処理を
行う。
第５区の流れ図では、目的のモジ−−ルはサブルーチン
形式だが、場合によっては呼び出し元に復帰しない事も
ある。
形式だが、場合によっては呼び出し元に復帰しない事も
ある。
本発明では上述の如く、モジュールの実行前にメモリエ
ラーのチエツクをするようにし、メモリエラーがあると
、モジュールの実行を行なわない様にしている。
ラーのチエツクをするようにし、メモリエラーがあると
、モジュールの実行を行なわない様にしている。
従って、メモリエラーが発生しても、プログラム上で認
識出来るため、暴走等重大な障害を未然に防止する事が
出来る。
識出来るため、暴走等重大な障害を未然に防止する事が
出来る。
以上、説明した様に、本発明によれば、ＥＣＣ回路を持
たないシステムにおいてもメモリエラーに耐久性のある
システムが構威し、連続稼動時間を長くし、そしてメモ
リエラーを局所化する事が出来、システムの信頼性同上
に寄与するところが大きい。
たないシステムにおいてもメモリエラーに耐久性のある
システムが構威し、連続稼動時間を長くし、そしてメモ
リエラーを局所化する事が出来、システムの信頼性同上
に寄与するところが大きい。
第１図は本発明の原理図、
第２図は仮想システムのプログラムモジュール構造図、
第３図は仮想システムのメモリエラー、第４図は仮想シ
ステムのチェックサムテーブル上 仕様図である第四図は仮想システムにかける本発明の一
実施例７０−チャートである。 図中、１はメモリ、２はチェックサムテーブルである。
ステムのチェックサムテーブル上 仕様図である第四図は仮想システムにかける本発明の一
実施例７０−チャートである。 図中、１はメモリ、２はチェックサムテーブルである。
Claims (1)
- 【特許請求の範囲】 同一内容のプログラムをメモリ上の複数箇所に記憶して
おき、 且つ、各プログラムをメモリ上に記憶する際に各プログ
ラム毎にそのチェックサムを計算して記憶しておくチェ
ックサムテーブルを設け、 あるプログラムを起動するときに、その時点で当該プロ
グラムのチェックサムを計算し、前記チェックサムテー
ブルに記憶しておいた当該プログラムのチェックサム値
と比較し、一致していることを確認した後に当該プログ
ラムを起動するようにし、 一致しない場合には、他の箇所に記憶されている同一プ
ログラムについて同様にチェックサムの計算および比較
を行うようにしたことを特徴とするメモリエラーの処理
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056943A JPH0340048A (ja) | 1989-03-09 | 1989-03-09 | メモリエラー処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056943A JPH0340048A (ja) | 1989-03-09 | 1989-03-09 | メモリエラー処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0340048A true JPH0340048A (ja) | 1991-02-20 |
Family
ID=13041628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056943A Pending JPH0340048A (ja) | 1989-03-09 | 1989-03-09 | メモリエラー処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0340048A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04289940A (ja) * | 1991-03-18 | 1992-10-14 | Fujitsu Ltd | デ−タ管理方式 |
| JPH05334196A (ja) * | 1991-09-30 | 1993-12-17 | Oki Electric Ind Co Ltd | メモリ多重化システムにおけるメモリ管理方式 |
| JPH08305638A (ja) * | 1995-05-01 | 1996-11-22 | Nec Corp | Ｒｏｍデータ検査方法 |
| WO2022102385A1 (ja) * | 2020-11-12 | 2022-05-19 | 株式会社オートネットワーク技術研究所 | 車載ｅｃｕ、プログラム及び情報処理方法 |
-
1989
- 1989-03-09 JP JP1056943A patent/JPH0340048A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04289940A (ja) * | 1991-03-18 | 1992-10-14 | Fujitsu Ltd | デ−タ管理方式 |
| JPH05334196A (ja) * | 1991-09-30 | 1993-12-17 | Oki Electric Ind Co Ltd | メモリ多重化システムにおけるメモリ管理方式 |
| JPH08305638A (ja) * | 1995-05-01 | 1996-11-22 | Nec Corp | Ｒｏｍデータ検査方法 |
| WO2022102385A1 (ja) * | 2020-11-12 | 2022-05-19 | 株式会社オートネットワーク技術研究所 | 車載ｅｃｕ、プログラム及び情報処理方法 |
| JP2022077803A (ja) * | 2020-11-12 | 2022-05-24 | 株式会社オートネットワーク技術研究所 | 車載ｅｃｕ、プログラム及び情報処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2370899B1 (en) | Poison bit error checking code scheme | |
| US6971041B2 (en) | Cache entry error-correcting code (ECC) based at least on cache entry data and memory address | |
| CN103077095B (zh) | 内存数据的纠错方法及装置及计算机系统 | |
| CN101114218A (zh) | 复杂指令集体系结构中的深度优先异常处理方法 | |
| US11409608B2 (en) | Providing host-based error detection capabilities in a remote execution device | |
| JP4434548B2 (ja) | Ｌ２訂正可能エラーのための複数のプロセッサ・コアの割振り解除方法 | |
| EP1241560A2 (en) | Using task description blocks to maintain information regarding operations | |
| US10241860B2 (en) | Method of executing data scrubbing inside a smart storage device | |
| JPH044616B2 (ja) | ||
| CN117149507A (zh) | 车辆ecu数据更新校验方法及装置 | |
| JPH0340048A (ja) | メモリエラー処理方式 | |
| US7539851B2 (en) | Using register readiness to facilitate value prediction | |
| JPS5835295B2 (ja) | マスタ・スレ−ブ・システムにおけるデ−タ転送方式 | |
| CN1871582A (zh) | 用于处理器单元中操作数处理的方法和设备 | |
| CN105117201A (zh) | 用于提供指令码的方法 | |
| KR20240093640A (ko) | 데이터 처리를 위한 데이터 처리 네트워크 | |
| US20020133745A1 (en) | Self-checking multi-threaded processor | |
| JP2001520415A (ja) | 命令実行を最適化する方法および装置 | |
| KR20220158639A (ko) | 합성곱 연산 장치, 합성곱 연산 방법 및 합성곱 연산 방법을 실행시키도록 기록매체에 저장된 컴퓨터 프로그램 | |
| US20100070951A1 (en) | Generic assembler | |
| CN115016993B (zh) | 适用于异构冗余的错误清洗方法、装置和计算机设备 | |
| CN111061591A (zh) | 基于存储器完整性检查控制器实现数据完整性检查的系统和方法 | |
| JPH06505820A (ja) | 複数のモジュールから結合されるプログラムの機械作成方法 | |
| US10162728B2 (en) | Method and device for monitoring the execution of a program code | |
| TWI226997B (en) | System and method preventing exceptional execution of central processing unit and the computer readable storage medium |