JPH08307154A - 発振回路 - Google Patents

Abstract

(57)【要約】 【目的】 動作周波数に応じて増幅器を並列−多段に接
続して充分な電流を流して、動作周波数の制限を受けな
い発振回路を提供することを目的とする。 【構成】 水晶発振器からの発振信号を所定の増幅度で
増幅及び反転させて出力する発振部と、発振部から印加
される増幅及び反転された発振信号を入力とし、入力さ
れた発振信号を増幅及び反転させてクロック信号として
出力する出力部と、出力部からの出力信号を入力とし、
入力された発振信号のピーク値を検出するピーク検出部
と、ピーク検出部から印加されるピーク検出信号を入力
とし、入力されたピーク検出信号に相応するパワー制限
信号を前記発振部に出力するパワー制限部とを含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は発振回路に係り、特に動
作周波数に制限を受けず、且つ回路全体の電力消費を減
少することができる発振回路に関する。

【０００２】

【従来の技術】水晶発振器を用いてクロック信号を発生
させる増幅器において各々の圧電結晶体は製造の目的に
応じて最大電力消費レベルが定められている。水晶が激
しく発振して電力消費が最大電力消費レベルに至ると、
基本振動メカニズムに衝撃が与えられて水晶が基本振動
数からずれるという問題があった。

【０００３】図１は従来の発振回路のブロック図を示
し、図２は図１の発振回路のうち、自己安定化高周波水
晶発振部の詳細図を示す。図１及び図２を参照すると、
従来の発振回路１００は自己安定化高周波水晶発振部１
１０とクロック論理回路１３０で構成される。自己安定
化高周波水晶発振部１１０は水晶発振器ＸＴからの発振
信号を所定の増幅度で増幅させ、増幅された発振信号を
クロック信号としてクロック論理回路１３０に印加する
発振部１１２と、発振部１１２の発振振幅を感知して予
め設定された最大電力消費レベルを超えないように調整
する自己安定化部とからなる。

【０００４】図２に示すように、発振部１１２は水晶発
振器ＸＴ１からの発振信号を入力として所定の増幅度で
反転させるＣＭＯＳインバーターからなる発振増幅器Ａ
１０と、発振増幅器Ａ１０から所定の増幅された発振波
形が出力する時、これをクロック論理回路１３０に印加
するＣＭＯＳインバーターからなる増幅器Ａ１３、Ａ１
４とからなる。自己安定化部１１１は発振部１１２から
の発振振幅を検出するための手段Ａ１１、Ａ１２と、発
振部１１２の利得を制限するための手段Ｍ１１、Ｍ１２
とを備える。前記水晶発振器ＸＴ１は１０Ωより低い直
列抵抗を有し、Ｑファクターは２０，０００以上であ
る。

【０００５】上記構造を有する従来の発振回路の動作を
説明すると、次の通りである。従来の発振回路１００で
は発振増幅器Ａ１０が水晶発振器ＸＴ１から印加される
発振信号を所定の増幅度で増幅及び反転させて出力す
る。発振検出用増幅器Ａ１１、Ａ１２は発振増幅器Ａ１
０の入出力ノードＮ００、Ｎ１０における発振信号の振
幅を検出する。即ち、発振検出用増幅器Ａ１２は発振信
号の負の振幅を検出し、発振検出用増幅器Ａ１１は発振
信号の正の振幅を検出する。検出の結果、所定のレベル
以上に水晶発振器ＸＴ１が発振すると、発振検出用増幅
器Ａ１１、Ａ１２の出力信号により電力制限用ＭＯＳト
ランジスタＭ１１、Ｍ１２はターンオンされる。よっ
て、発振増幅器Ａ１０により供給される電力がＭＯＳト
ランジスタＭ１１、Ｍ１２を通して消費される電力に水
晶発振器ＸＴ１を通して消費される電力を加えた値と同
一の場合、平衡状態に至ることになる。電力制限手段の
ＭＯＳトランジスタＭ１１、Ｍ１２がターンオンされる
と水晶発振器ＸＴ１に印加される電力が制限されるの
で、平衡状態では水晶発振器ＸＴ１の電力の消費が最大
電力消費レベルを超えない発振状態を保持することがで
きる。即ち、水晶発振器ＸＴ１には最大電力消費レベル
を超えない電力が印加されて水晶発振器ＸＴ１が発振
し、水晶発振器の出力波形がＣＭＯＳインバーターから
なる増幅器Ａ１２、Ａ１３を通して増幅されてクロック
信号としてクロック論理回路１３０に印加される。

【０００６】前記従来の発振回路は、水晶発振器からの
発振波形を検出し、それにより水晶発振器に印加される
電力を制限して水晶発振器の電力消費を減少させること
ができるという利点がある。

【０００７】

【発明が解決しようとする課題】しかし、従来の発振回
路は、回路全体に印加される電力が一定の状態で水晶発
振器に印加される電力のみを制限するので、回路全体の
電力消費を減少することはできなかった。さらに、水晶
発振器に印加される電力を制限する制限手段がＮ型ＭＯ
Ｓトランジスタで構成され、このＭＯＳトランジスタが
発振検出用増幅器から出力される正／負に振動する発振
波形により駆動される。従って、電力制限手段のＭＯＳ
トランジスタが連続的に駆動しないので、水晶発振器に
印加される電力を断続的に制限することになる。しか
も、水晶発振器の電力消費が一定以上になると、水晶発
振器に印加される電力を制限することになるので、水晶
発振器は一定以上の振動周波数を出力することができな
い。即ち、水晶発振器の振動周波数が１０乃至５０ＭＨ
ｚに制限されるという問題点があった。

【０００８】本発明はかかる従来の技術の問題点を解決
するためのもので、動作周波数の制限を受けない発振回
路を提供することを目的とする。本発明の他の目的は、
水晶発振器に印可される電力を連続的に制限できる発振
回路を提供することである。本発明の別の目的は、発振
波形の振幅の大きさに応じて水晶発振器のみではなく、
回路全体に印加される電力を制限することにより、回路
全体の電力消費を減少させることができる発振回路を提
供することである。

【０００９】

【課題を解決するための手段】上記目的を達成するため
の本発明の発振回路は、水晶発振器からの発振信号を所
定の増幅度で増幅及び反転させて出力する発振部と、発
振部から出力される増幅及び反転された発振信号を入力
とし、入力された発振信号を増幅及び反転させてクロッ
ク信号として出力する出力部と、出力部からの出力信号
を入力とし、入力された発振信号のピーク値を検出する
ピーク検出部と、ピーク検出部から印加されるピーク検
出信号を入力とし、入力されたピーク検出信号に相応す
る電力制限信号を前記発振部に出力する電力制限部とを
含む。

【００１０】前記発振部は複数の３相ＣＭＯＳインバー
ターからなり、複数の３相ＣＭＯＳインバーターは電力
制限部の電力制限信号により駆動され、水晶発振器から
印加される発振信号を電力制限部の電力制限信号に相応
する増幅度で増幅されるように構成される。ピーク検出
部は、前記出力部からのクロック信号を検出するダイオ
ード手段と、前記ダイオード手段により駆動されて充放
電動作を行うコンデンサ手段と、前記コンデンサ手段の
放電路の役割を果たす抵抗手段とから構成される。電力
制限部は前記ピーク検出部からのピーク検出信号に応じ
て駆動される並列に接続された複数のＣＭＯＳインバー
ターで構成される。電力制限部の複数のＣＭＯＳインバ
ーターは、各々互いに異なる論理しきい値電圧を有し、
この複数のＣＭＯＳインバーターはピーク検出部から出
力されるピーク検出信号に基づいて発振部の対応する３
相のＣＭＯＳインバーターを駆動する。なお、本発明の
発振回路は発振部の並列に接続された多数の３相ＣＭＯ
Ｓインバーターの使用可能信号が互いに異なる論理しき
い値電圧を持たせることにより、電力制限部を排除する
こともできる。

【００１１】

【実施例】以下、本発明の実施例による発振回路につい
て説明する。図３は本発明の第１実施例による発振回路
のブロック図であり、図４は図３の発振回路の詳細図で
ある。図３及び図４を参照すると、本発明の第１実施例
による発振回路は発振部３１０、出力部３２０、ピーク
検出部３３０及び電力制限部３４０からなる。

【００１２】発振部３１０は水晶発振器ＸＴ２と並列に
接続された抵抗Ｒ３１と、前記抵抗Ｒ３１と並列に接続
されて水晶発振器ＸＴ２から出力される発振信号を所定
の増幅度で増幅及び反転させ、増幅された発振信号を水
晶発振器ＸＴ２にフィードバックさせる発振増幅器Ａ３
０と、前記発振増幅器Ａ３０と並列に接続されて増幅器
Ａ３０に印加される電力を制限する多数の増幅器とを含
む。多数の増幅器は電力制限部３４０から出力される電
力制限信号に基づいて使用可能（イネーブル）になり、
入力される信号を所定の増幅度で増幅及び反転させる３
相ＣＭＯＳインバーターＡ３〜Ａ３ｎで構成される。発
振部の多数の３相ＣＭＯＳインバーターＡ３０〜Ａ３ｎ
は同一の論理しきい値電圧の使用可能信号により駆動さ
れるインバーターであり、発振増幅器Ａ３０及び水晶発
振器ＸＴ２と並列−多段に接続された駆動されるインバ
ーターの数によって発振部３１０の発振周波数が定めら
れる。

【００１３】出力部は、前記発振部から出力される発振
信号を入力とし、入力された発振信号を増幅及び反転さ
せてクロック信号として出力する。この出力部は発振部
３１０の出力を増幅及び反転させる３相ＣＭＯＳインバ
ーターＩＮ３１で構成されている。

【００１４】ピーク検出部３３０は出力部３２０からの
出力信号を入力して発振信号のピーク値を検出する役割
を果たすもので、出力部３２０から出力される発振信号
を検出するダイオードの役割りを果たすＮ型ＭＯＳトラ
ンジスタＭ３１と、前記Ｎ型ＭＯＳトランジスタＭ３１
により駆動されて充放電動作を行うコンデンサの役割り
を果たすＮ型ＭＯＳトランジスタＭ３３と、大きい抵抗
値を有する抵抗器としての役割を果たして前記Ｎ型ＭＯ
ＳトランジスタＭ３１の出力を大部分電力制限部３４０
に印加させるＰ型ＭＯＳトランジスタＭ３２とからな
る。これに対する等価回路を図７に示した。抵抗の役割
を果たすＰ型ＭＯＳトランジスタＭ３２の代わりにＮ型
ＭＯＳトランジスタを使用することもできるが、その場
合にはＮ型ＭＯＳトランジスタのゲートとドレーン端子
に電源電圧が印加されるように構成される。

【００１５】電力制限部３４０はピーク検出部３３０か
ら印加されるピーク検出信号に基づいて前記発振部３１
０の電力を制限するためのものであり、互いに異なる論
理しきい値電圧を有する並列に接続された複数個のＣＭ
ＯＳインバーターＢ３１〜Ｂ３ｎからなる。

【００１６】上記構造を有する本発明の発振回路の動作
を説明すると、次の通りである。発振部３１０は動作周
波数の大きさによって多数のＣＭＯＳインバーターＡ３
１〜Ａ３ｎを水晶発振器ＸＴ２と並列に接続して水晶発
振器ＸＴ２を発振させる。この際、水晶発振器ＸＴ２の
ノードＸｉｎ、Ｘｏｕｔ間の発振波形の振幅が水晶発振
器ＸＴ２の最大電力消費レベルに到達すると、水晶発振
器ＸＴ２が基本周波数では動作できないので、所定の発
振波形を出力することができない。

【００１７】しかし、本発明では発振部３１０の出力端
にピーク検出部３３０を接続して発振波形のピークを検
出して水晶発振器ＸＴ２の誤動作を防いでいる。即ち、
初期状態では出力部３２０を通して発振部３１０から印
加される発振波形の振幅が小さいので、ダイオードの役
割を果たすＮ型ＭＯＳトランジスタＭ３１がオフにな
り、抵抗の役割を果たすＰ型ＭＯＳトランジスタＭ３２
はゲート及びソース端子が接地に接続されて常にターン
オンされている。したがって、ピーク検出部３３０は初
期状態ではロー状態の信号を電力制限部３４０に加え
る。電力制限部３４０のＣＭＯＳインバーターＢ３１〜
Ｂ３ｎは全てピーク検出部３３０の出力にしたがってハ
イ状態の信号を出力し、このハイ状態の出力信号は発振
部３１０の対応する３相ＣＭＯＳインバーターＡ３１〜
Ａ３ｎの使用可能（イネーブル）端子にそれぞれ加えら
れる。したがって３相ＣＭＯＳインバーターが全て使用
可能になる。

【００１８】発振部３１０は前記３相ＣＭＯＳインバー
ターＡ３１〜Ａ３ｎの駆動でこれらにより定められた増
幅度で増幅された発振信号を出力する。このような発振
部３１０の増幅された発振信号は、出力部３２０を通し
てピーク検出部３３０に加えられる。ここで水晶発振器
ＸＴ２の電力消費が最大電力消費レベルを超えるのを防
ぐために、発振波形のピーク値が検出される。即ち、正
／負に発振する発振波形が出力部３２０を介してピーク
検出部３３０に印加されるが、正の発振信号によってピ
ーク検出部３３０のＮ型ＭＯＳトランジスタＭ３１がオ
ンとなり、これによりコンデンサの役割を果たすＮ型Ｍ
ＯＳトランジスタＭ３３は電圧を充電することになる。
この際、抵抗の役割を果たすＰ型ＭＯＳトランジスタＭ
３２はゲートとソース端子が接地に接続されているので
常にオンとなっているが、大きい抵抗値を有するように
設計されているので出力部３２０の出力は大部分電力制
限部３４０に印加される。一方、負の発振信号によりピ
ーク検出部３３０のＮ型ＭＯＳトランジスタＭ３１はオ
フになると、コンデンサの役割を果たすＮ型ＭＯＳトラ
ンジスタＭ３３に充電していた電圧は抵抗の役割を果た
すＰ型ＭＯＳトランジスタを通して放電する。

【００１９】このように出力部３２０の正及び負の発振
波形に応じてＮ型ＭＯＳトランジスタＭ３３は充放電動
作を繰り返す。この時、Ｐ型ＭＯＳトランジスタＭ３２
は充分大きい抵抗を有するように設計されているので、
Ｎ型ＭＯＳトランジスタＭ３３は充電していた電圧が完
全に放電する前に出力部３２０からの正の発振信号によ
り再び充電をする。このようにＮ型ＭＯＳトランジスタ
Ｍ３３は出力部３２０の出力信号に基づいて充放電動作
を繰り返すので、発振波形のピーク値が連続的に検出さ
れて電力制限部３４０に印加される。

【００２０】電力制限部３４０の並列に接続された互い
に異なる論理しきい値電圧を有する多数のＣＭＯＳイン
バーターＢ３１〜Ｂ３ｎのうち、ピーク検出部３３０か
ら印加されるピーク検出信号に対応する論理しきい値電
圧を有するＣＭＯＳインバーターが駆動される。即ち、
検出されたピーク値が最大電力消費レベルを超える場合
に、水晶発振器が最大電力消費レベルを超えないように
水晶発振器ＸＴ２の電力を制限するために、最大電力消
費レベルを超えるだけのピーク値を検出し、その検出さ
れたピーク値に対応して複数個のＣＭＯＳインバーター
のうち、該当するＣＭＯＳインバーターを駆動させる。
したがって、ピーク検出部３３０の出力信号によって電
力制限部３４０の駆動されたＣＭＯＳインバーターはロ
ー状態の信号を出力し、これにより発振部３１０の増幅
器Ａ３１〜Ａ３ｎのうち、電力制限部３４０中の駆動さ
れたＣＭＯＳインバーターに対応する３相ＣＭＯＳイン
バーターのみが使用禁止、すなわちディスエイブルにな
る。

【００２１】発振部３１０は多数の増幅器Ａ３１〜Ａ３
ｎのうち電力制限部３４０の出力信号に基づいて動作し
ない増幅器が存在することになりそれにより発振部の出
力は最大電力消費レベルを超えないように制限される。

【００２２】このような方法により発振部３１０の出力
波形に応じてピーク検出部３３０の出力が変わることに
なるが、発振部３１０の出力波形が相対的に大きく増加
する場合には、ピーク検出部３３０はそれに対応する信
号を出力し、電力制限部３４０の多数のインバーターＢ
３１〜Ｂ３ｎのうちロー状態の信号を出力するインバー
ターはさらに増加する。電力制限部３４０の出力信号に
基づいて発振部３１０の使用禁止される増幅器も増加す
ることになって、発振器ＸＴ２は最大消費電力レベルを
超えない状態で動作をする。この状態で出力部３２０は
発振部３１０からの出力波形をクロック信号として出力
する。

【００２３】前記本発明の発振回路は発振部３１０の並
列に接続された増幅器の数によって動作周波数が決めら
れるので、動作周波数に制限を受けない。又、電力制限
部の動作によって並列−多段に接続された発振部の増幅
器のいくつかを使用禁止して発振増幅器に印加される電
力を制限するので、水晶発振器のみではなく回路全体の
消費電力も減少させる。

【００２４】図５は本発明の他の実施例による発振回路
のブロック図であり、図６は図５の発振回路の詳細図で
ある。図５と図６を参照すると、本発明の他の実施例に
よる発振回路は発振部５１０、出力部５２０、ピーク検
出部５３０からなる。

【００２５】発振部５１０は水晶発振器ＸＴ３と並列に
接続された抵抗Ｒ５１と、前記抵抗Ｒ５１と並列に接続
されて水晶発振器ＸＴ３から出力される発振信号を所定
の増幅度で増幅及び反転させ、増幅された発振信号を水
晶発振器ＸＴ３にフィードバックさせる発振増幅器Ａ５
０と、前記発振増幅器Ａ５０と並列に接続されて発振増
幅器Ａ５０に印加される電力を制限する多数の増幅器と
を含む。多数の増幅器はピーク検出部３３０からの反転
出力信号によって使用可能になって、入力される信号を
増幅及び反転させるＣＭＯＳインバーターＡ５０〜Ａ５
ｎからなる。第１実施例の発振部３１０の多数の増幅器
Ａ３１〜Ａ３ｎは、全て同じ論理しきい値電圧の使用可
能信号により駆動されるＣＭＯＳインバーターで構成さ
れ、ピーク検出部３４０のインバーターＢ３１〜Ｂ３ｎ
の出力信号に対応してＣＭＯＳインバーターが使用可能
になったが、この実施例の発振部５１０の多数の増幅器
Ａ５１〜Ａ５ｎは互いに異なる論理しきい値電圧の使用
可能信号により駆動されるＣＭＯＳインバーターで構成
される。本実施例の発振部５１０は図３の発振部３１０
自体の機能のみではなく、電力制限部３４０の機能をと
もに行う。この実施例でも発振部５１０の多数の３相Ｃ
ＭＯＳインバーターＡ５０〜Ａ５ｎは増幅器Ａ５０及び
水晶発振器ＸＴ３と並列に接続されているので、インバ
ーターの数によって発振部５１０の発振周波数が定めら
れる。

【００２６】図６の実施例の出力部５２０及びピーク検
出部５３０の構成及び動作は図４の出力部３２０及びピ
ーク検出部３３０と同一である。即ち、出力部５２０は
発振部５１０の増幅器Ａ５０の出力を増幅及び反転させ
てクロック信号を出力するインバーターＩＮ５１で構成
され、出力部の出力信号のピーク値を検出するピーク検
出部５３０は出力部５２０の発振波形を検出するダイオ
ードの役割を果たすＮ型ＭＯＳトランジスタＭ５１と、
前記Ｎ型ＭＯＳトランジスタＭ５１によって駆動されて
充放電動作を行うコンデンサの役割を果たすＮ型ＭＯＳ
トランジスタＭ５３と、大きい抵抗値を有する抵抗器と
しての役割を果たして前記Ｎ型ＭＯＳトランジスタＭ５
１と、出力を大部分発振部５１０に印加させるＰ型ＭＯ
ＳトランジスタＭ５２とからなる。

【００２７】この等価回路が図７に示されている。抵抗
の役割を果たすＰ型ＭＯＳトランジスタＭ５２の代わり
にＮ型ＭＯＳトランジスタを使用することもできるが、
この場合にはＮ型ＭＯＳトランジスタのゲートとドレー
ン端子に電源電圧が印加されるように構成される。

【００２８】前記構成を有する本発明の発振回路の動作
を説明すると、次の通りである。発振部５１０は水晶発
振器ＸＴ３から出力される発振波形を入力として発振増
幅器Ａ５０を通して増幅及び反転させて再び水晶発振器
ＸＴ３にフィードバックさせる。初期状態ではピーク検
出部５３０の出力はロー状態になり、ピーク検出部５３
０の反転出力信号により３相ＣＭＯＳインバーターＡ５
１〜Ａ５ｎは全て使用可能になる。発振部５１０は並列
−多段に接続された増幅器により定められた増幅度で増
幅された発振波形を出力する。発振部５１０からの発振
波形は、出力部５２０を通してピーク検出部５３０に印
加されてピーク値が検出される。出力部５２０を通して
印加される正及び負に発振する発振波形がピーク検出部
５３０に印加されると、正及び負の出力信号によりピー
ク検出部５３０のＮ型ＭＯＳトランジスタＭ５１はオン
／オフ状態になって、Ｎ型ＭＯＳトランジスタは充／放
電動作を繰り返す。

【００２９】ピーク検出部５３０は第１実施例と同様
に、Ｎ型ＭＯＳトランジスタＭ５２の充／放電動作に応
じて検出されたピーク検出信号を発振部５１０に印加す
る。発振部５１０の並列−多段に接続された互いに異な
る論理しきい値電圧の使用可能信号を有する多数の３相
ＣＭＯＳインバーターＡ５１〜Ａ５ｎはピーク検出部５
３０から印加されるピーク検出信号により駆動する。前
記で説明したように、ピーク検出部５３０の出力信号に
より並列−多段に接続されたＣＭＯＳインバーターのう
ち、対応する３相ＣＭＯＳインバーターのみが駆動され
て、水晶発振器は最大電力消費レベルを超えない範囲内
で発振波形を出力することになる。即ち、発振部５１０
は多数の増幅器Ａ５１〜Ａ５ｎのうち使用禁止とされる
増幅器Ａ５１〜Ａ５ｎが存在するので、発振部５１０の
出力は制限されることになる。これにより、発振増幅器
Ａ５０に印加される電力のみではなく、水晶発振器ＸＴ
３に印加される電力も制限される。

【００３０】このような方法により発振部５１０から最
大電力消費レベルを超える発振波形が出力されると、最
大電力消費レベルを超える量に応じたピーク検出信号を
ピーク検出器５３０が出力する。最大電力消費レベルを
超えれば超える程、発振部５１０の電力制限機能及び増
幅機能を備えた多数のインバーターＡ５１〜Ａ５ｎのう
ち、使用禁止されるインバーターの数は増加する。これ
により、発振部５１０は水晶発振器ＸＴ２の最大消費電
力レベルを超えない範囲内で動作を行うことになる。

【００３１】

【発明の効果】上記本発明によれば、発振部の多数の増
幅器を並列に接続して動作周波数を設定することができ
るので、動作周波数に制限を受けない。水晶発振器の出
力波形のピーク値を検出し、検出されたピーク値によっ
て互いに異なるしきい値電圧を有する増幅器のうち該当
する増幅器を駆動させて発振増幅器に印加される電力に
制限を与えることにより、水晶発振器のみではなく回路
全体に消費される電力を減少させることができる。

【００３２】なお、本発明では水晶発振器の発振波形の
ピーク値をコンデンサ用ＭＯＳトランジスタを用いて持
続的に保持して、持続的に水晶発振器の出力を検出する
ことにより、水晶発振器に印加される電力を連続的に制
限することができる。これにより、発振器の誤動作を防
ぐことができる。

【図面の簡単な説明】

【図１】 従来の発振回路のブロック図である。

【図２】 図１の従来の発振回路の詳細図である。

【図３】 本発明の第１実施例による発振回路のブロッ
ク図である。

【図４】 図３の本発明の発振回路の詳細回路図であ
る。

【図５】 本発明の第２実施例による発振回路のブロッ
ク図である。

【図６】 図５の本発明の発振回路の詳細回路図であ
る。

【図７】 図４及び図６のピーク検出部の等価回路図で
ある。

【符号の説明】

３１０，５１０…発振部、３２０，５２０…増幅部、３
３０，５３０…ピーク検出部、３４０…電力制限部、Ａ
３１−Ａ３ｎ，Ａ５１−Ａ５ｎ…増幅器（３相ＣＭＯＳ
インバーター）、Ｂ３１−Ｂ３ｎ…増幅器（ＣＭＯＳイ
ンバーター）、ＩＮ３１，ＩＮ５１…増幅器（ＣＭＯＳ
インバーター）、ＸＴ１−ＸＴ３…水晶発振器、Ｎ１…
Ｎ型ＭＯＳトランジスタ、Ｎ２…ＭＯＳトランジスタ、
Ｐ１…Ｐ型ＭＯＳトランジスタ。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 水晶発振部からの発振信号を入力とし、
   入力された発振信号を所定の増幅度で増幅及び反転させ
   て出力する発振部と、 発振部から出力される増幅及び反転された発振信号を入
   力とし、入力された発振信号を増幅及び反転させてクロ
   ック信号として出力する出力部と、 出力部からの発振信号を入力とし、入力された発振信号
   のピーク値を検出するピーク検出部と、 ピーク検出部からのピーク検出信号を入力とし、入力さ
   れたピーク検出信号に相応する電力制限信号を前記発振
   部に出力する電力制限部とを含むことを特徴とする発振
   回路。
2. 【請求項２】 前記発振部は水晶発信器からの出力信号
   を増幅及び反転させる発振増幅器と、前記電力制限部か
   らの電力制限信号に基づいて使用可能になって前記水晶
   発信器からの発振信号を所定の増幅度で増幅するための
   並列に接続された多数の３相ＣＭＯＳインバーターとで
   構成されることを特徴とする請求項１記載の発振回路。
3. 【請求項３】 前記出力部は発振部の出力を増幅及び反
   転させるＣＭＯＳインバーターで構成されることを特徴
   とする請求項１記載の発振回路。
4. 【請求項４】 ピーク検出部は前記出力部から発振信号
   を検波するダイオード手段と、前記ダイオード手段によ
   り充放電動作を行うコンデンサ手段と、前記コンデンサ
   手段の放電通路に接続された抵抗手段とからなることを
   特徴とする請求項１記載の発振回路。
5. 【請求項５】 ダイオード手段は出力部の出力がゲート
   端子に接続されたＮ型ＭＯＳトランジスタで構成され、
   コンデンサ手段はゲートが前記Ｎ型ＭＯＳトランジスタ
   の出力端子に接続され、ソース／ドレーン端子が接地に
   接続されたＮ型ＭＯＳトランジスタで構成され、抵抗手
   段は前記Ｎ型ＭＯＳトランジスタのドレーン端子がドレ
   ーン端子に接続され、ゲートとソース端子が接地に接続
   されたＰ型ＭＯＳトランジスタとからなることを特徴と
   する請求項４記載の発振回路。
6. 【請求項６】 抵抗手段はＰ型ＭＯＳトランジスタの代
   わりに前記ゲート端子とドレーン端子が電源電圧に接続
   され、ソース端子は前記Ｎ型ＭＯＳトランジスタのドレ
   ーン端子に接続されたＮ型ＭＯＳトランジスタで構成さ
   れることを特徴とする請求項５記載の発振回路。
7. 【請求項７】 電力制限部は前記ピーク検出部からのピ
   ーク検出信号に応じて駆動される、互いに異なる論理し
   きい値電圧を有する並列に接続された複数のＣＭＯＳイ
   ンバーターで構成されることを特徴とする請求項１記載
   の発振回路。
8. 【請求項８】 水晶発振部からの発振信号を入力とし、
   入力された発振信号を所定の増幅度で増幅及び反転させ
   て出力する発振部と、 発振部から増幅及び反転された発振信号を入力とし、入
   力された発振信号を増幅及び反転させてクロック信号と
   して出力する出力部と、 出力部からの発振信号を入力としてピーク値を検出し、
   検出されたピーク信号を前記発振部の電力制限信号とし
   て出力するピーク検出部とを含むことを特徴とする発振
   回路。
9. 【請求項９】 発振部は水晶発振器からの出力信号を増
   幅及び反転させて再び水晶発振器に印加する発振増幅器
   と、前記ピーク検出部からの電力制限信号に基づいて使
   用可能になって前記水晶発振器からの発振信号を所定の
   増幅度で増幅するための、互いに異なる論理しきい値電
   圧の使用可能信号を有する並列に接続された多数の３相
   ＣＭＯＳインバーターとで構成されることを特徴とする
   請求項８記載の発振回路。