JPH0831467B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0831467B2 JPH0831467B2 JP62093922A JP9392287A JPH0831467B2 JP H0831467 B2 JPH0831467 B2 JP H0831467B2 JP 62093922 A JP62093922 A JP 62093922A JP 9392287 A JP9392287 A JP 9392287A JP H0831467 B2 JPH0831467 B2 JP H0831467B2
- Authority
- JP
- Japan
- Prior art keywords
- base region
- emitter
- region
- external base
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は、バイポーラ・トランジスタの製造方法であ
って、エミッタ領域と外部ベース領域との間隔を微細に
形成するものであり、それは、 一導電型の半導体基板に反対導電型であって高不純物
濃度の外部ベース領域を形成し、 次いで上記半導体基板に不純物導入マスクを形成した
後、上記外部ベース領域上にエミッタ窓を開口し、 次いで上記エミッタ窓より上部外部ベース領域を打消
す一導電型の不純物を導入し、 次いで上記エミッタ窓より反対導電型の不純物を導入
し、上記外部ベース領域よりも不純物濃度が低く、且つ
その厚さが上記外部ベース領域よりも薄い真性ベース領
域を形成し、 次いで上記エミッタ窓より一導電型の不純物を導入
し、上記真性ベース領域内にエミッタ領域を形成するも
のである。こうすることによって、外部ベース領域の内
縁部とエミッタ領域とをセルフアライン的に形成するこ
とが可能になる。
って、エミッタ領域と外部ベース領域との間隔を微細に
形成するものであり、それは、 一導電型の半導体基板に反対導電型であって高不純物
濃度の外部ベース領域を形成し、 次いで上記半導体基板に不純物導入マスクを形成した
後、上記外部ベース領域上にエミッタ窓を開口し、 次いで上記エミッタ窓より上部外部ベース領域を打消
す一導電型の不純物を導入し、 次いで上記エミッタ窓より反対導電型の不純物を導入
し、上記外部ベース領域よりも不純物濃度が低く、且つ
その厚さが上記外部ベース領域よりも薄い真性ベース領
域を形成し、 次いで上記エミッタ窓より一導電型の不純物を導入
し、上記真性ベース領域内にエミッタ領域を形成するも
のである。こうすることによって、外部ベース領域の内
縁部とエミッタ領域とをセルフアライン的に形成するこ
とが可能になる。
本発明は半導体装置の製造方法、時にそのバイポーラ
・トランジスタの製造方法に関する。
・トランジスタの製造方法に関する。
従来の技術を第３図を参照して説明する。第３図は、
通常のNPN型バイポーラ・トランジスタの構造を示す断
面図である。
通常のNPN型バイポーラ・トランジスタの構造を示す断
面図である。
第３図に示す様に、通常のNPN型バイポーラ・トラン
ジスタは、高濃度ｎ型の埋込層２が設けられた、例えば
ｐ型のシリコン基板１上にｎ型のシリコン層３が設けら
れており、その内部にはイオン注入或いは熱拡散などに
よって高濃度のｐ型の外部ベース領域6,p型の真性ベー
ス領域７及びｎ型のエミッタ領域８が形成されている。
〔発明が解決しようとする問題点〕 上述した様に、通常のバイポーラ・トランジスタは高
不純物濃度の外部ベース領域６を設けることによって、
高抵抗である真性ベース領域７の引出し抵抗を低減し、
素子の高速化を計るものである。
ジスタは、高濃度ｎ型の埋込層２が設けられた、例えば
ｐ型のシリコン基板１上にｎ型のシリコン層３が設けら
れており、その内部にはイオン注入或いは熱拡散などに
よって高濃度のｐ型の外部ベース領域6,p型の真性ベー
ス領域７及びｎ型のエミッタ領域８が形成されている。
〔発明が解決しようとする問題点〕 上述した様に、通常のバイポーラ・トランジスタは高
不純物濃度の外部ベース領域６を設けることによって、
高抵抗である真性ベース領域７の引出し抵抗を低減し、
素子の高速化を計るものである。
しかし、外部ベース領域６とエミッタ領域８との間に
は後の熱処理工程において外部ベース６が拡散して広が
り、エミッタ領域８に接触するのを防ぐための余裕や、
外部ベース領域６及びエミッタ領域８の位置合せ余裕な
どからなる距離ａが介在しており、これが引出し抵抗を
低減する上での障害となっていた。
は後の熱処理工程において外部ベース６が拡散して広が
り、エミッタ領域８に接触するのを防ぐための余裕や、
外部ベース領域６及びエミッタ領域８の位置合せ余裕な
どからなる距離ａが介在しており、これが引出し抵抗を
低減する上での障害となっていた。
また、真性ベース領域７は素子のしゃ断周波数FTを向
上するため薄く（シャロウ化）形成する傾向にあるが、
このために真性ベース領域７の抵抗値が更に高くなり、
その結果、引出し抵抗がますます増加するという問題点
を有していた。
上するため薄く（シャロウ化）形成する傾向にあるが、
このために真性ベース領域７の抵抗値が更に高くなり、
その結果、引出し抵抗がますます増加するという問題点
を有していた。
本発明は上述した問題点に鑑み、真性ベース領域の引
出し抵抗を低減するものであり、それは、 先ず、一導電型半導体基板に反対導電型であって、高
不純物濃度の外部ベース領域を形成し、 次いで上記外部ベース領域表面に設けられた不純物導
入マスクとエミッタ窓より、、前記外部ベース領域を打
消す一導電型の不純物を導入し、 次いで前記エミッタ窓より反対導電型の不純物を導入
して真性ベース領域を形成し、 次いで前記エミッタ窓より一導電型の不純物を導入し
てエミッタ領域を形成するものである。
出し抵抗を低減するものであり、それは、 先ず、一導電型半導体基板に反対導電型であって、高
不純物濃度の外部ベース領域を形成し、 次いで上記外部ベース領域表面に設けられた不純物導
入マスクとエミッタ窓より、、前記外部ベース領域を打
消す一導電型の不純物を導入し、 次いで前記エミッタ窓より反対導電型の不純物を導入
して真性ベース領域を形成し、 次いで前記エミッタ窓より一導電型の不純物を導入し
てエミッタ領域を形成するものである。
本発明によると外部ベース領域を形成した後、エミッ
タ窓よりこれを打消す不純物の導入を行い、次いで上記
エミッタ窓より真性ベース領域及びエミッタ領域を形成
するため、エミッタ領域と外部ベース領域との間隔を非
常に微細化でき、その結果、真性ベース領域の引出し抵
抗を大幅に低減することができる。すなわち、エミッタ
窓を介して外部ベース領域の内縁とエミッタ領域とがセ
ルフアライン的に形成されるのである。
タ窓よりこれを打消す不純物の導入を行い、次いで上記
エミッタ窓より真性ベース領域及びエミッタ領域を形成
するため、エミッタ領域と外部ベース領域との間隔を非
常に微細化でき、その結果、真性ベース領域の引出し抵
抗を大幅に低減することができる。すなわち、エミッタ
窓を介して外部ベース領域の内縁とエミッタ領域とがセ
ルフアライン的に形成されるのである。
以下、本発明に係るバイポーラ・トランジスタの製造
方法の第１の実施例を第１図を参照して詳細に説明す
る。第１図は本実施例によるNPN型バイポーラ・トラン
ジスタの製造方法を工程順に示す断面図である。
方法の第１の実施例を第１図を参照して詳細に説明す
る。第１図は本実施例によるNPN型バイポーラ・トラン
ジスタの製造方法を工程順に示す断面図である。
先ず、第１図（Ａ）に示す様に、n+型埋込層２上に設
けられたｎ型シリコン層３表面に、通常の選択酸化法に
よってフィールド酸化膜（SiO2）４を形成し、次いで、
その開口部（導入窓4a）より例えばホウ素（B+）をその
ドーズ量が１×1014cm-2、加速エネルギが30Kevにてイ
オン注入し、p+型の外部ベース領域６を形成する。
けられたｎ型シリコン層３表面に、通常の選択酸化法に
よってフィールド酸化膜（SiO2）４を形成し、次いで、
その開口部（導入窓4a）より例えばホウ素（B+）をその
ドーズ量が１×1014cm-2、加速エネルギが30Kevにてイ
オン注入し、p+型の外部ベース領域６を形成する。
次に第１図（Ｂ）に示す様に、例えばCVD法（気相成
長法）により、例えば酸化シリコン（SiO2）からなら絶
縁膜５を表面に形成した後、外部ベヒス領域６の上にエ
ミッタ窓5aを開口する。
長法）により、例えば酸化シリコン（SiO2）からなら絶
縁膜５を表面に形成した後、外部ベヒス領域６の上にエ
ミッタ窓5aを開口する。
次にエミッタ窓5aより外部ベース領域６を打消す導電
型の不純物を導入し、エミタ窓5a真下の外部ベース領域
６を打消す。本実施例では、イオン注入法により燐
（P+）をそのドーズ量が2.0×1014cm-2、加速エネルギ
が80Kevにて導入した結果、第１図（Ｃ）に示す様に外
部ベース領域６が打消された。
型の不純物を導入し、エミタ窓5a真下の外部ベース領域
６を打消す。本実施例では、イオン注入法により燐
（P+）をそのドーズ量が2.0×1014cm-2、加速エネルギ
が80Kevにて導入した結果、第１図（Ｃ）に示す様に外
部ベース領域６が打消された。
次に第１図（Ｄ）に示す様に、エミッタ窓5aより、例
えばホウ素（B+）をそのドーズ量が１×1013cm-2、加速
エネルギが10Kevにてイオン注入し、ｐ型の真性ベース
領域７を形成する。
えばホウ素（B+）をそのドーズ量が１×1013cm-2、加速
エネルギが10Kevにてイオン注入し、ｐ型の真性ベース
領域７を形成する。
次に第１図（Ｅ）に示す様に、エミッタ窓5aより、例
えば砒素（As+）をそのドーズ量が１×1016cm-2、加速
エネルギが60Kevにてイオン注入し、n+型のエミッタ領
域８を形成する。
えば砒素（As+）をそのドーズ量が１×1016cm-2、加速
エネルギが60Kevにてイオン注入し、n+型のエミッタ領
域８を形成する。
最後に第１図（Ｆ）に示す様に外部ベース領域６上に
絶縁膜５にコンタクト窓を開口した後、例えばスパッタ
成長法によってアルミニウム（Al）からなる電極材を表
面に形成し、次いでパターニングを施すことによって外
部ベース領域６にコンタクトするベース電極6a及びエミ
ッタ領域８にコンタクトするエミッタ電極8aを形成す
る。また、図示しない別の領域にはシリコン層３にコン
タクトするコレクタ領域が設けられている。
絶縁膜５にコンタクト窓を開口した後、例えばスパッタ
成長法によってアルミニウム（Al）からなる電極材を表
面に形成し、次いでパターニングを施すことによって外
部ベース領域６にコンタクトするベース電極6a及びエミ
ッタ領域８にコンタクトするエミッタ電極8aを形成す
る。また、図示しない別の領域にはシリコン層３にコン
タクトするコレクタ領域が設けられている。
以上述べた様に本実施例によると、エミッタ領域８と
外部ベース領域６との間隔ａは、第１図（Ｆ）の様に真
性ベース領域７とエミッタ領域８との拡散による横方向
広がりによって決定されるため、非常に微細に形成可能
であり、その結果、引出し抵抗を大幅に低減できる。
外部ベース領域６との間隔ａは、第１図（Ｆ）の様に真
性ベース領域７とエミッタ領域８との拡散による横方向
広がりによって決定されるため、非常に微細に形成可能
であり、その結果、引出し抵抗を大幅に低減できる。
次に本発明による第２の実施例を第２図を参照して説
明する。本実施例は、従来の自己整合法によるバイポー
ラ・トランジスタの製造方法に本発明を適用したもので
あり、第２図はそれを工程順に示す断面図である。
明する。本実施例は、従来の自己整合法によるバイポー
ラ・トランジスタの製造方法に本発明を適用したもので
あり、第２図はそれを工程順に示す断面図である。
先ず、第２図（Ａ）に示す様に、n+型埋込層２上に設
けられたｎ型シリコン層３の表面に、通常の選択酸化法
により、フィールド酸化膜（SiO2）４を形成した後、そ
の開口部（導入窓4a）より例えばホウ素（B+）からなる
不純物をドーズ量が１×1014cm-2、加速エネルギ30Kev
にてイオン注入し、p+型の外部ベース領域６を形成す
る。
けられたｎ型シリコン層３の表面に、通常の選択酸化法
により、フィールド酸化膜（SiO2）４を形成した後、そ
の開口部（導入窓4a）より例えばホウ素（B+）からなる
不純物をドーズ量が１×1014cm-2、加速エネルギ30Kev
にてイオン注入し、p+型の外部ベース領域６を形成す
る。
次に第２図（Ｂ）に示す様に、例えばCVD法（気相成
長法）により、ベース領域の引出し電極となるポリシリ
コン９を表面に形成し、そのパターンニングを行った
後、例えば通常の熱酸化法にって絶縁膜５を形成す。
長法）により、ベース領域の引出し電極となるポリシリ
コン９を表面に形成し、そのパターンニングを行った
後、例えば通常の熱酸化法にって絶縁膜５を形成す。
次に第２図（Ｃ）に示す様に、例えばCVD法により全
面に酸化シリコン（SiO2）を堆積した後、RIE（選択性
イオンエッチング）を施すことによってサイドウォール
10を絶縁膜５の側壁に形成し、次いで、このサイドウォ
ール10に囲まれたエミッタ窓10aより前記第１の実施例
と同様、例えば燐（P+）からなる不純物をドーズ量が2.
0×1014cm-2、加速エネルギが80Kevにてイオン注入し、
エミッタ窓10a真下の外部ベース領域６を打消す。
面に酸化シリコン（SiO2）を堆積した後、RIE（選択性
イオンエッチング）を施すことによってサイドウォール
10を絶縁膜５の側壁に形成し、次いで、このサイドウォ
ール10に囲まれたエミッタ窓10aより前記第１の実施例
と同様、例えば燐（P+）からなる不純物をドーズ量が2.
0×1014cm-2、加速エネルギが80Kevにてイオン注入し、
エミッタ窓10a真下の外部ベース領域６を打消す。
次に第２図（Ｄ）に示す様に、フッ酸系のエッチング
液或いは、通常のドライエッチングなどによってエミッ
タ窓内の絶縁膜５を除去した後、例えばCDV法によって
ポリシリコンを3000Å程度の厚さに形成し、そのパター
ンニングを施すことによって、エミッタ領域の引出し電
極となるポリシリコンを形成する。
液或いは、通常のドライエッチングなどによってエミッ
タ窓内の絶縁膜５を除去した後、例えばCDV法によって
ポリシリコンを3000Å程度の厚さに形成し、そのパター
ンニングを施すことによって、エミッタ領域の引出し電
極となるポリシリコンを形成する。
次に第２図（Ｅ）に示す様に、ポリシリコン11内に例
えばホウ素（B+）からなる不純物をドーズ量が５×1014
cm-2、加速エネルギが25Kevにてイオン注入した後、950
℃,30分間の熱処理を施すことによってポリシリコン11
から上記イオン注入したホウ素を拡散し、真性ベース領
域７を形成する。
えばホウ素（B+）からなる不純物をドーズ量が５×1014
cm-2、加速エネルギが25Kevにてイオン注入した後、950
℃,30分間の熱処理を施すことによってポリシリコン11
から上記イオン注入したホウ素を拡散し、真性ベース領
域７を形成する。
次に第２図（Ｆ）に示す様に、ポリシリコン11内に例
えば砒素（As+）からなる不純物をドーズ量が５×1016c
m-2、加速エネルギが100Kevにてイオン注入した後、900
℃,30分間の熱処理を施すことによって、ポリシリコン1
1から上記イオン注入した砒素を拡散し、エミッタ領域
８を形成する。
えば砒素（As+）からなる不純物をドーズ量が５×1016c
m-2、加速エネルギが100Kevにてイオン注入した後、900
℃,30分間の熱処理を施すことによって、ポリシリコン1
1から上記イオン注入した砒素を拡散し、エミッタ領域
８を形成する。
最後にポリシリコン９上に絶縁膜５にコンタクト窓を
開口した後、例えばスパッタ成長法によって表面にアル
ミニウムを形成し、次いでそのパターンニングを施すこ
とによってポリシリコン９にコンタクトするベース電極
6a及びポリシリコン11にコンタクトするエミッタ電極を
形成する。また図示しない別の領域にはシリコン層３に
コンタクトするコレクタ電極が設けられている。
開口した後、例えばスパッタ成長法によって表面にアル
ミニウムを形成し、次いでそのパターンニングを施すこ
とによってポリシリコン９にコンタクトするベース電極
6a及びポリシリコン11にコンタクトするエミッタ電極を
形成する。また図示しない別の領域にはシリコン層３に
コンタクトするコレクタ電極が設けられている。
本実施例では真性ベース領域７をポリシリコン11から
の不純物拡散によって形成している。このために、その
厚みを薄く形成でき、その結果、素子のしゃ断周波数FT
を高くすることが可能である。
の不純物拡散によって形成している。このために、その
厚みを薄く形成でき、その結果、素子のしゃ断周波数FT
を高くすることが可能である。
また、本実施例においても前記第１の実施例と同様、
第２図（Ｇ）に示す様にエミッタ領域８と外部ベース領
域６との間隔ａを真性ベース領域７とエミッタ領域８の
拡散による横方向広がりによって決定できるため、非常
に微細に形成でき、その結果、上記の様に真性ベース領
域７が薄く形成されて、その抵抗値が高くなったとして
も、引出し抵抗を低く抑えることができる。また、本実
施例ではNPN型バイポーラ・トランジスタの場合につい
てのみ説明したが、その導電型がPNP型である場合おい
ても、上記と同様の効果が得られることは明白である。
第２図（Ｇ）に示す様にエミッタ領域８と外部ベース領
域６との間隔ａを真性ベース領域７とエミッタ領域８の
拡散による横方向広がりによって決定できるため、非常
に微細に形成でき、その結果、上記の様に真性ベース領
域７が薄く形成されて、その抵抗値が高くなったとして
も、引出し抵抗を低く抑えることができる。また、本実
施例ではNPN型バイポーラ・トランジスタの場合につい
てのみ説明したが、その導電型がPNP型である場合おい
ても、上記と同様の効果が得られることは明白である。
以上、詳細に説明した様に本発明によると、エミッタ
領域と外部ベース領域との間隔を真性ベース領域とエミ
ッタ領域の拡散による横方向広がりによって決定できる
ため、非常に微細に形成でき、その結果、引出し抵抗が
低減され、素子速度が向上する。また、素子のしゃ断周
波FTを向上するために真性ベース領域が薄く（シャロウ
化）形成された結果、真性ベースの抵抗値が増加した場
合においても、本発明によれば外部ベース領域とエミッ
タ領域との間隔が狭く形成されていることから、引出し
抵抗の増加が抑えられる。
領域と外部ベース領域との間隔を真性ベース領域とエミ
ッタ領域の拡散による横方向広がりによって決定できる
ため、非常に微細に形成でき、その結果、引出し抵抗が
低減され、素子速度が向上する。また、素子のしゃ断周
波FTを向上するために真性ベース領域が薄く（シャロウ
化）形成された結果、真性ベースの抵抗値が増加した場
合においても、本発明によれば外部ベース領域とエミッ
タ領域との間隔が狭く形成されていることから、引出し
抵抗の増加が抑えられる。
第１図は本発明の第１の実施例を示す図、第２図は本発
明の第２の実施例を示す図、第３図は通常のバイポー
ラ、トランジスタの構成を示す図である。 図において、１はシリコン基板、２は埋込層、３はシリ
コン層、４はフィールド酸化膜、4aは導入窓、５は絶縁
膜、６は外部ベース領域、７は真性ベース領域、８はエ
ミッタ領域、９及び11はポリシリコン、10はサイドウォ
ール、5a及び10はエミッタ窓、6aはベース電極、8aはエ
ミッタ電極である。
明の第２の実施例を示す図、第３図は通常のバイポー
ラ、トランジスタの構成を示す図である。 図において、１はシリコン基板、２は埋込層、３はシリ
コン層、４はフィールド酸化膜、4aは導入窓、５は絶縁
膜、６は外部ベース領域、７は真性ベース領域、８はエ
ミッタ領域、９及び11はポリシリコン、10はサイドウォ
ール、5a及び10はエミッタ窓、6aはベース電極、8aはエ
ミッタ電極である。
Claims (1)
- 【請求項１】一導電型半導体基板に反対導電型であって
高不純物濃度の外部ベース領域を形成する工程と、 該半導体基板表面に不純物導入マスクを形成し、該外部
ベース領域上にエミッタ窓を開口する工程と、 該エミッタ窓より該外部ベース領域を打消す一導電型の
不純物を導入する工程と、 該エミッタ窓より反対導電型の不純物を導入し、該外部
ベース領域よりも不純物濃度が低く、且つその厚さが該
外部ベース領域よりも薄い真性ベース領域を形成する工
程と、 該エミッタ窓より一導電型の不純物を導入し、該真性ベ
ース領域内にエミッタ領域を形成する工程とが含まれて
なることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62093922A JPH0831467B2 (ja) | 1987-04-16 | 1987-04-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62093922A JPH0831467B2 (ja) | 1987-04-16 | 1987-04-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63260075A JPS63260075A (ja) | 1988-10-27 |
| JPH0831467B2 true JPH0831467B2 (ja) | 1996-03-27 |
Family
ID=14095941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62093922A Expired - Lifetime JPH0831467B2 (ja) | 1987-04-16 | 1987-04-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831467B2 (ja) |
-
1987
- 1987-04-16 JP JP62093922A patent/JPH0831467B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63260075A (ja) | 1988-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2744808B2 (ja) | 自己整合トランジスタの製造方法 | |
| JPH04283937A (ja) | 自己整合エピタキシャル・ベース・トランジスタの製造方法 | |
| US5194926A (en) | Semiconductor device having an inverse-T bipolar transistor | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JP3213549B2 (ja) | 超自己整列バイポーラトランジスタの製造方法 | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| JPH0241170B2 (ja) | ||
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| JPH0574789A (ja) | 半導体装置の製造方法 | |
| JPH0831467B2 (ja) | 半導体装置の製造方法 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JP2505159B2 (ja) | 半導体装置の製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP2532384B2 (ja) | バイポ−ラ・トランジスタとその製法 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JP2842075B2 (ja) | 半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP2918248B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3146490B2 (ja) | 半導体装置の製造方法 | |
| JPH06275633A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JP2633374B2 (ja) | 半導体装置およびその製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JP3018477B2 (ja) | バイポーラ型の半導体装置の製造方法 | |
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 |