JPH08314753A - プログラムデバック装置及びデバッグ方法 - Google Patents
プログラムデバック装置及びデバッグ方法Info
- Publication number
- JPH08314753A JPH08314753A JP7115881A JP11588195A JPH08314753A JP H08314753 A JPH08314753 A JP H08314753A JP 7115881 A JP7115881 A JP 7115881A JP 11588195 A JP11588195 A JP 11588195A JP H08314753 A JPH08314753 A JP H08314753A
- Authority
- JP
- Japan
- Prior art keywords
- error
- memory area
- exception
- stack frame
- exception stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】各々のＣＰＵでエラーが発生した時、エラーを
発生したＣＰＵの停止時の状態及びプログラム停止位置
の特定を明確にしデバックを可能にするプログラムデバ
ッグ装置及びデバッグ方法を提供する。 【構成】エラーの例外処理を行うためにスタックフレー
ムを発生する例外スタックフレーム発生手段１１と、発
生された例外スタックフレームのフォーマットを判定す
る例外スタックフレーム判定手段１３１と、判定された
フォーマットに基づき、例外スタックデータを各ＣＰＵ
の共通メモリ領域中のフォーマットに該当するメモリ領
域に転送する例外スタックデータ転送手段１５１と、Ｃ
ＰＵのエラーフラグを判定するエラーフラグ判定手段１
３２と、判定に基づき、エラー情報を共通メモリ領域中
の特定メモリ領域に転送するエラー情報転送手段１５２
と、転送されたエラー情報を表示しデバッグするエラー
情報処理手段１７で構成される
発生したＣＰＵの停止時の状態及びプログラム停止位置
の特定を明確にしデバックを可能にするプログラムデバ
ッグ装置及びデバッグ方法を提供する。 【構成】エラーの例外処理を行うためにスタックフレー
ムを発生する例外スタックフレーム発生手段１１と、発
生された例外スタックフレームのフォーマットを判定す
る例外スタックフレーム判定手段１３１と、判定された
フォーマットに基づき、例外スタックデータを各ＣＰＵ
の共通メモリ領域中のフォーマットに該当するメモリ領
域に転送する例外スタックデータ転送手段１５１と、Ｃ
ＰＵのエラーフラグを判定するエラーフラグ判定手段１
３２と、判定に基づき、エラー情報を共通メモリ領域中
の特定メモリ領域に転送するエラー情報転送手段１５２
と、転送されたエラー情報を表示しデバッグするエラー
情報処理手段１７で構成される
Description
【０００１】
【産業上の利用分野】本発明は、複数のＣＰＵで構成さ
れたプログラムデバック装置及びプログラムデバック方
法に関するものである。
れたプログラムデバック装置及びプログラムデバック方
法に関するものである。
【０００２】
【従来の技術】従来、複数のＣＰＵにより構成された情
報処理システムのプログラムのデバックは、特開平１ー
２５８１３９号公報記載のように、各ＣＰＵに共通のメ
モリ領域を設け、メインＣＰＵがサブＣＰＵ上で動作す
るデバッガに対する動作表示をメモリ領域に書き込み、
メモリ領域上に設けられた共通メモリ上に確保された各
プロセッサの動作状態を保持するメモリ情報（セマフ
ォ）を用いて、サブＣＰＵへ動作指示の通知を行うこと
で達成されていた。
報処理システムのプログラムのデバックは、特開平１ー
２５８１３９号公報記載のように、各ＣＰＵに共通のメ
モリ領域を設け、メインＣＰＵがサブＣＰＵ上で動作す
るデバッガに対する動作表示をメモリ領域に書き込み、
メモリ領域上に設けられた共通メモリ上に確保された各
プロセッサの動作状態を保持するメモリ情報（セマフ
ォ）を用いて、サブＣＰＵへ動作指示の通知を行うこと
で達成されていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記、
従来のデバッグ方法は、サブＣＰＵ側でデバッガを動作
させなければならず、本来のプログラムの他にデバッガ
が必要であった。また、プログラムがバスエラー，アド
レスエラー，不当命令エラー等の発生で停止した場合、
共通メモリに残らないデータに関してはデバック情報が
残らず、コーディングチェックをしてデバックするか、
あるいはエミュレータなどの特殊なツールを用いてデバ
ックするしかなく、電気共同研究５０巻第１号４章に述
べるような一過性の故障の場合には、その原因の特定が
できないという状況であった。
従来のデバッグ方法は、サブＣＰＵ側でデバッガを動作
させなければならず、本来のプログラムの他にデバッガ
が必要であった。また、プログラムがバスエラー，アド
レスエラー，不当命令エラー等の発生で停止した場合、
共通メモリに残らないデータに関してはデバック情報が
残らず、コーディングチェックをしてデバックするか、
あるいはエミュレータなどの特殊なツールを用いてデバ
ックするしかなく、電気共同研究５０巻第１号４章に述
べるような一過性の故障の場合には、その原因の特定が
できないという状況であった。
【０００４】特に、高度に信頼性を要求される状況にお
いては、プログラムにエラーが発生して停止した場合に
は、その状況を知り、一過性の故障か、あるいはソフト
不良なのかを判断し、直ちに恒久的対策をとる必要があ
るため、停止時のＣＰＵの状態、プログラム停止位置の
特定が必要であった。
いては、プログラムにエラーが発生して停止した場合に
は、その状況を知り、一過性の故障か、あるいはソフト
不良なのかを判断し、直ちに恒久的対策をとる必要があ
るため、停止時のＣＰＵの状態、プログラム停止位置の
特定が必要であった。
【０００５】本発明の目的は、各々のＣＰＵでエラーが
発生した時、エラーを発生したＣＰＵの停止時の状態及
びプログラム停止位置の特定を明確にしデバックを可能
にするプログラムデバッグ装置及びデバッグ方法を提供
することにある。
発生した時、エラーを発生したＣＰＵの停止時の状態及
びプログラム停止位置の特定を明確にしデバックを可能
にするプログラムデバッグ装置及びデバッグ方法を提供
することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数のＣＰＵにより構成され、プログラ
ム処理中に発生したエラーをデバッグするプログラムデ
バック装置において、前記エラーの例外処理を行うため
にスタックフレームを発生する例外スタックフレーム発
生手段と、前記発生された例外スタックフレームのフォ
ーマットを判定する例外スタックフレーム判定手段と、
前記判定されたフォーマットに基づき、例外スタックデ
ータを前記各ＣＰＵの共通メモリ領域中の前記フォーマ
ットに該当するメモリ領域に転送する例外スタックデー
タ転送手段と、前記ＣＰＵのエラーフラグを判定するエ
ラーフラグ判定手段と、前記判定に基づき、エラー情報
を共通メモリ領域中の特定メモリ領域に転送するエラー
情報転送手段と、前記転送された前記エラー情報を表示
しデバッグするエラー情報処理手段を有することを特徴
とする。
に、本発明は、複数のＣＰＵにより構成され、プログラ
ム処理中に発生したエラーをデバッグするプログラムデ
バック装置において、前記エラーの例外処理を行うため
にスタックフレームを発生する例外スタックフレーム発
生手段と、前記発生された例外スタックフレームのフォ
ーマットを判定する例外スタックフレーム判定手段と、
前記判定されたフォーマットに基づき、例外スタックデ
ータを前記各ＣＰＵの共通メモリ領域中の前記フォーマ
ットに該当するメモリ領域に転送する例外スタックデー
タ転送手段と、前記ＣＰＵのエラーフラグを判定するエ
ラーフラグ判定手段と、前記判定に基づき、エラー情報
を共通メモリ領域中の特定メモリ領域に転送するエラー
情報転送手段と、前記転送された前記エラー情報を表示
しデバッグするエラー情報処理手段を有することを特徴
とする。
【０００７】また、本発明の他の特徴は、複数のＣＰＵ
により構成され、プログラム処理中に発生したエラーを
デバッグするプログラムデバック方法において、前記エ
ラーの例外処理を行うためにスタックフレームを発生す
る例外スタックフレーム発生ステップと、前記発生され
た例外スタックフレームのフォーマットを判定する例外
スタックフレーム判定ステップと、前記判定されたフォ
ーマットに基づき、例外スタックデータを前記各ＣＰＵ
の共通メモリ領域中の前記フォーマットに該当するメモ
リ領域に転送する例外スタックデータ転送ステップと、
前記ＣＰＵのエラーフラグを判定するエラーフラグ判定
ステップと、前記判定に基づき、エラー情報を共通メモ
リ領域中の特定メモリ領域に転送するエラー情報転送ス
テップと、前記転送された前記エラー情報を表示しデバ
ッグするエラー情報処理ステップを有することにある。
により構成され、プログラム処理中に発生したエラーを
デバッグするプログラムデバック方法において、前記エ
ラーの例外処理を行うためにスタックフレームを発生す
る例外スタックフレーム発生ステップと、前記発生され
た例外スタックフレームのフォーマットを判定する例外
スタックフレーム判定ステップと、前記判定されたフォ
ーマットに基づき、例外スタックデータを前記各ＣＰＵ
の共通メモリ領域中の前記フォーマットに該当するメモ
リ領域に転送する例外スタックデータ転送ステップと、
前記ＣＰＵのエラーフラグを判定するエラーフラグ判定
ステップと、前記判定に基づき、エラー情報を共通メモ
リ領域中の特定メモリ領域に転送するエラー情報転送ス
テップと、前記転送された前記エラー情報を表示しデバ
ッグするエラー情報処理ステップを有することにある。
【０００８】
【作用】本発明によれば、例外スタックフレーム発生手
段は、エラーの例外処理を行うためにスタックフレーム
を発生し、例外スタックフレーム判定手段は、発生され
た例外スタックフレームのフォーマットを判定する。例
外スタックデータ転送手段は、判定されたフォーマット
に基づき、例外スタックデータを各ＣＰＵの共通メモリ
領域中の、判定されたフォーマットに該当するメモリ領
域に転送する。エラーフラグ判定手段は、ＣＰＵのエラ
ーフラグを判定し、エラー情報転送手段は判定に基づ
き、エラー情報を共通メモリ領域の特定メモリ領域に転
送する。エラー情報処理手段は、転送されたエラー情報
を表示しデバッグする。
段は、エラーの例外処理を行うためにスタックフレーム
を発生し、例外スタックフレーム判定手段は、発生され
た例外スタックフレームのフォーマットを判定する。例
外スタックデータ転送手段は、判定されたフォーマット
に基づき、例外スタックデータを各ＣＰＵの共通メモリ
領域中の、判定されたフォーマットに該当するメモリ領
域に転送する。エラーフラグ判定手段は、ＣＰＵのエラ
ーフラグを判定し、エラー情報転送手段は判定に基づ
き、エラー情報を共通メモリ領域の特定メモリ領域に転
送する。エラー情報処理手段は、転送されたエラー情報
を表示しデバッグする。
【０００９】これにより、特別にデバッガを使用するこ
となくエラーに関する情報が得られる。エラーによる割
り込みハンドラの処理であるため、本来のＣＰＵ処理に
対し負荷を増大させずに実施可能である。
となくエラーに関する情報が得られる。エラーによる割
り込みハンドラの処理であるため、本来のＣＰＵ処理に
対し負荷を増大させずに実施可能である。
【００１０】また一過性の不良によるものであっても、
デバッグすべきエラー情報が得られエラー発生箇所の特
定ができるので迅速な恒久対策が可能となる。
デバッグすべきエラー情報が得られエラー発生箇所の特
定ができるので迅速な恒久対策が可能となる。
【００１１】
【実施例】以下、本発明の一実施例に係るプログラムデ
バッグ装置及びデバッグ方法を、図面を用いて説明す
る。
バッグ装置及びデバッグ方法を、図面を用いて説明す
る。
【００１２】図１は、本発明の一実施例に係るプログラ
ムデバッグ装置の機能構成を示す。プログラムデバッグ
装置１は、例外スタックフレーム発生手段１１、判定手
段１３、転送手段１５、エラー情報処理手段１７で構成
されている。判定手段１３は例外スタックフレーム判定
手段１３１とエラーフラグ判定手段１３２を備え、転送
手段１５は例外スタック情報転送手段１５１とエラー情
報転送手段１５２を備えている。
ムデバッグ装置の機能構成を示す。プログラムデバッグ
装置１は、例外スタックフレーム発生手段１１、判定手
段１３、転送手段１５、エラー情報処理手段１７で構成
されている。判定手段１３は例外スタックフレーム判定
手段１３１とエラーフラグ判定手段１３２を備え、転送
手段１５は例外スタック情報転送手段１５１とエラー情
報転送手段１５２を備えている。
【００１３】例外スタックフレーム発生手段１１は、プ
ログラム処理中にエラーが発生しプログラムが停止して
しまう時に、例外処理を行うためのスタックフレームを
発生する。例外スタックフレーム判定手段１３１は、発
生された例外スタックフレームのフォーマットを判定
し、例外スタックデータ転送手段１５１は例外スタック
データを共通メモリ領域中の判定されたフォーマットに
該当するメモリ領域に転送する。
ログラム処理中にエラーが発生しプログラムが停止して
しまう時に、例外処理を行うためのスタックフレームを
発生する。例外スタックフレーム判定手段１３１は、発
生された例外スタックフレームのフォーマットを判定
し、例外スタックデータ転送手段１５１は例外スタック
データを共通メモリ領域中の判定されたフォーマットに
該当するメモリ領域に転送する。
【００１４】次に、エラーフラグ判定手段１３２はサブ
ＣＰＵのエラーフラグを判定し、判定に基づき、エラー
情報転送手段１５２はエラー情報を共通メモリのＭＭＩ
用メモリ領域に転送する。そしてエラー情報処理手段１
７は転送されたエラー情報を表示すると共にデバッグを
行う。
ＣＰＵのエラーフラグを判定し、判定に基づき、エラー
情報転送手段１５２はエラー情報を共通メモリのＭＭＩ
用メモリ領域に転送する。そしてエラー情報処理手段１
７は転送されたエラー情報を表示すると共にデバッグを
行う。
【００１５】図２は、図１のプログラムデバッグ装置を
有する情報処理システムを示す。情報処理システム２を
構成するメインＣＰＵと各サブＣＰＵは、システムバス
２７（本発明ではＶＭＥバスを使用）で接続されてい
る。
有する情報処理システムを示す。情報処理システム２を
構成するメインＣＰＵと各サブＣＰＵは、システムバス
２７（本発明ではＶＭＥバスを使用）で接続されてい
る。
【００１６】メインＣＰＵのシステム管理ユニット２１
（以下ＣＴＬ−Ｕと略す）により、サブＣＰＵのリレー
ユニット２３（Ｒｙ−Ｕ），シーケンスユニット２４
（ＳＥＱ−Ｕ），アナログ入力ユニット２５（ＡＩ−
Ｕ），表示、キー入力機能を有するマンマシン・インタ
ーフェース２２の整定表示ユニット（ＭＭＩ−Ｕ）は管
理されている。
（以下ＣＴＬ−Ｕと略す）により、サブＣＰＵのリレー
ユニット２３（Ｒｙ−Ｕ），シーケンスユニット２４
（ＳＥＱ−Ｕ），アナログ入力ユニット２５（ＡＩ−
Ｕ），表示、キー入力機能を有するマンマシン・インタ
ーフェース２２の整定表示ユニット（ＭＭＩ−Ｕ）は管
理されている。
【００１７】図５は、情報処理システム２における共通
メモリ領域１９の割り付けであり，各サブＣＰＵは、そ
れぞれ指定のメモリ領域のみアクセス可能で、メインＣ
ＰＵのみすべてのメモリ領域にアクセスできるようにな
っている。
メモリ領域１９の割り付けであり，各サブＣＰＵは、そ
れぞれ指定のメモリ領域のみアクセス可能で、メインＣ
ＰＵのみすべてのメモリ領域にアクセスできるようにな
っている。
【００１８】図３は、プログラム処理中に各々のサブＣ
ＰＵでエラーが発生した時のデバッグ処理のフローチャ
ートを示す。
ＰＵでエラーが発生した時のデバッグ処理のフローチャ
ートを示す。
【００１９】まず、始めにステップ１０１で、エラーで
プログラムが停止してしまうような場合、メインＣＰＵ
はスタックに図４に示すような例外スタックフレーム１
７を発生させる。次にサブＣＰＵは、各々のエラーに対
して割り込みの処理で例外スタックフレーム１７のフォ
ーマットを判定し（ステップ１０２）、例外スタックデ
ータを、図５の共通メモリ領域１９中の判定されたフォ
ーマットに該当するメモリ領域、すなわちＳＥＱ用領域
２１，Ｒｙ用領域２２，ＡＩ用領域２３のいずれかに転
送する（ステップ１０３）。このとき、スタックのオー
バーフロー等に関するエラーだった場合を考慮し、図４
の共通メモリ領域データ１８に示すようなフォーマット
でスタックポインタアドレスも同時に転送する。このあ
とエラーフラグをセットする（ステップ１０４）。
プログラムが停止してしまうような場合、メインＣＰＵ
はスタックに図４に示すような例外スタックフレーム１
７を発生させる。次にサブＣＰＵは、各々のエラーに対
して割り込みの処理で例外スタックフレーム１７のフォ
ーマットを判定し（ステップ１０２）、例外スタックデ
ータを、図５の共通メモリ領域１９中の判定されたフォ
ーマットに該当するメモリ領域、すなわちＳＥＱ用領域
２１，Ｒｙ用領域２２，ＡＩ用領域２３のいずれかに転
送する（ステップ１０３）。このとき、スタックのオー
バーフロー等に関するエラーだった場合を考慮し、図４
の共通メモリ領域データ１８に示すようなフォーマット
でスタックポインタアドレスも同時に転送する。このあ
とエラーフラグをセットする（ステップ１０４）。
【００２０】次にメインＣＰＵのＣＴＬ−Ｕは、サブＣ
ＰＵのエラーフラグを判定し（１０５）、エラーがある
場合は、エラーを起こしたサブＣＰＵのエラー情報を図
５の共通メモリ領域１９中のＭＭＩ用メモリ領域２０に
転送し書き込みを行う（ステップ１０６）。次にＭＭＩ
は、書き込まれたエラー情報を、ディスプレイの画面に
表示して（ステップ１０７）、他の処理へと移る。
ＰＵのエラーフラグを判定し（１０５）、エラーがある
場合は、エラーを起こしたサブＣＰＵのエラー情報を図
５の共通メモリ領域１９中のＭＭＩ用メモリ領域２０に
転送し書き込みを行う（ステップ１０６）。次にＭＭＩ
は、書き込まれたエラー情報を、ディスプレイの画面に
表示して（ステップ１０７）、他の処理へと移る。
【００２１】図６は、メインＣＰＵのＣＴＬ−Ｕ２１に
エラーが発生して停止した場合のデバッグ処理のフロー
チャートを示す。
エラーが発生して停止した場合のデバッグ処理のフロー
チャートを示す。
【００２２】まず、始めにステップ２０１で、発生され
た例外スタックフレームのフォーマットを判定し、次に
そのスタックデータを共通メモリ領域１９中のＭＭＩ用
領域２０に転送し書き込み、書き込まれたエラー情報を
ＭＭＩに転送して（２０２）、エラー発生のフラグをセ
ットする（２０３）。その後、リスタート処理２４（電
気共同研究、第５０巻第１号４章４−２−１（２）ＣＰ
Ｕリスタート処理）に入る。次にＭＭＩは、図３のステ
ップ１０７と同様に、エラー情報をディスプレイに表示
をする。
た例外スタックフレームのフォーマットを判定し、次に
そのスタックデータを共通メモリ領域１９中のＭＭＩ用
領域２０に転送し書き込み、書き込まれたエラー情報を
ＭＭＩに転送して（２０２）、エラー発生のフラグをセ
ットする（２０３）。その後、リスタート処理２４（電
気共同研究、第５０巻第１号４章４−２−１（２）ＣＰ
Ｕリスタート処理）に入る。次にＭＭＩは、図３のステ
ップ１０７と同様に、エラー情報をディスプレイに表示
をする。
【００２３】図７は、サブＣＰＵのＭＭＩ−Ｕ２２３に
エラーが発生して停止した場合のデバッグ処理のフロー
チャートを示す。
エラーが発生して停止した場合のデバッグ処理のフロー
チャートを示す。
【００２４】まず、始めにステップ３０１で、発生され
た例外スタックフレームのフォーマットを判定し、次に
そのスタックデータを共通メモリ領域１９中のＭＭＩ用
領域２０に転送し書き込む（ステップ３０２）。ＭＭＩ
−Ｕ２２３が停止した場合には、フラットディスプレイ
２２１からの操作はできなくなるので強制的にディスプ
レイに表示出力し（３０３）、終了する。
た例外スタックフレームのフォーマットを判定し、次に
そのスタックデータを共通メモリ領域１９中のＭＭＩ用
領域２０に転送し書き込む（ステップ３０２）。ＭＭＩ
−Ｕ２２３が停止した場合には、フラットディスプレイ
２２１からの操作はできなくなるので強制的にディスプ
レイに表示出力し（３０３）、終了する。
【００２５】以上の処理を行うことで、各ＣＰＵユニッ
トで突発的に発生したエラーに対し有効なデバック情報
を得ることができ、エラー発生箇所の特定が可能とな
る。
トで突発的に発生したエラーに対し有効なデバック情報
を得ることができ、エラー発生箇所の特定が可能とな
る。
【００２６】
【発明の効果】本発明によれば、特別にデバッガを使用
することなくエラーに関する情報が得られる。更に、エ
ラーによる割り込みハンドラによる処理であるため、本
来のＣＰＵ処理に対し負荷を増大させずに済む。
することなくエラーに関する情報が得られる。更に、エ
ラーによる割り込みハンドラによる処理であるため、本
来のＣＰＵ処理に対し負荷を増大させずに済む。
【００２７】また一過性の不良によるものであっても、
デバッグ情報が得られエラー発生箇所の特定が可能とな
るので迅速な恒久対策を行うことができる。
デバッグ情報が得られエラー発生箇所の特定が可能とな
るので迅速な恒久対策を行うことができる。
【図１】本発明の一実施例に係るプログラムデバッグ装
置の機能構成を示すブロック図である。
置の機能構成を示すブロック図である。
【図２】図１のプログラムデバッグ装置を有する情報処
理システムの構成図である。
理システムの構成図である。
【図３】サブＣＰＵにエラー発生時の処理を示すフロー
チャート図である。
チャート図である。
【図４】図１の例外スタックフレームのフォーマットと
共通メモリ領域に転送される共通メモリ領域データのフ
ォーマットを示す図である。
共通メモリ領域に転送される共通メモリ領域データのフ
ォーマットを示す図である。
【図５】図２の情報処理システムにおける共通メモリ領
域の割り付けを示す図である。
域の割り付けを示す図である。
【図６】ＣＴＬ−Ｕにエラーが発生して停止した場合の
デバッグ処理のフローチャート図である。
デバッグ処理のフローチャート図である。
【図７】ＭＭＩ−Ｕにエラーが発生して停止した場合の
デバッグ処理のフローチャート図である。
デバッグ処理のフローチャート図である。
１…プログラムデバッグ装置、２…情報処理システム、
１１…例外スタックフレーム発生手段、１３…判定手
段、１３１…例外スタックフレーム判定手段、１３２…
エラーフラグ判定手段、１５…転送手段、１５１…例外
スタック情報転送手段、１５２…エラー情報転送手段、
１７…エラー情報処理手段
１１…例外スタックフレーム発生手段、１３…判定手
段、１３１…例外スタックフレーム判定手段、１３２…
エラーフラグ判定手段、１５…転送手段、１５１…例外
スタック情報転送手段、１５２…エラー情報転送手段、
１７…エラー情報処理手段
Claims (3)
- 【請求項１】複数のＣＰＵにより構成され、プログラム
処理中に発生したエラーをデバッグするプログラムデバ
ック装置において、 前記エラーの例外処理を行うためにスタックフレームを
発生する例外スタックフレーム発生手段と、前記発生さ
れた例外スタックフレームのフォーマットを判定する例
外スタックフレーム判定手段と、前記判定されたフォー
マットに基づき、例外スタックデータを前記各ＣＰＵの
共通メモリ領域中の前記フォーマットに該当するメモリ
領域に転送する例外スタックデータ転送手段と、前記Ｃ
ＰＵのエラーフラグを判定するエラーフラグ判定手段
と、前記判定に基づき、エラー情報を共通メモリ領域中
の特定メモリ領域に転送するエラー情報転送手段と、前
記転送された前記エラー情報を表示しデバッグするエラ
ー情報処理手段を有することを特徴とするプログラムデ
バック装置。 - 【請求項２】請求項１において、前記複数のＣＰＵは、
メインＣＰＵと複数のサブＣＰＵにより構成され、前記
メインＣＰＵは、前期メモリ領域の全てに対しアクセス
可能であり、前記複数のサブＣＰＵは、各サブＣＰＵ毎
にそれぞれ指定のメモリ領域のみアクセス可能であるこ
とを特徴とするプログラムデバック装置。 - 【請求項３】複数のＣＰＵにより構成され、プログラム
処理中に発生したエラーをデバッグするプログラムデバ
ック方法において、 前記エラーの例外処理を行うためにスタックフレームを
発生する例外スタックフレーム発生ステップと、前記発
生された例外スタックフレームのフォーマットを判定す
る例外スタックフレーム判定ステップと、前記判定され
たフォーマットに基づき、例外スタックデータを前記各
ＣＰＵの共通メモリ領域中の前記フォーマットに該当す
るメモリ領域に転送する例外スタックデータ転送ステッ
プと、前記ＣＰＵのエラーフラグを判定するエラーフラ
グ判定ステップと、前記判定に基づき、エラー情報を共
通メモリ領域中の特定メモリ領域に転送するエラー情報
転送ステップと、前記転送された前記エラー情報を表示
しデバッグするエラー情報処理ステップを有することを
特徴とするプログラムデバック方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7115881A JPH08314753A (ja) | 1995-05-15 | 1995-05-15 | プログラムデバック装置及びデバッグ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7115881A JPH08314753A (ja) | 1995-05-15 | 1995-05-15 | プログラムデバック装置及びデバッグ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08314753A true JPH08314753A (ja) | 1996-11-29 |
Family
ID=14673492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7115881A Pending JPH08314753A (ja) | 1995-05-15 | 1995-05-15 | プログラムデバック装置及びデバッグ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08314753A (ja) |
-
1995
- 1995-05-15 JP JP7115881A patent/JPH08314753A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115658321A (zh) | 一种汽车仪表故障信息获取方法、装置、电子设备及存储介质 | |
| JPS58129568A (ja) | 補助サ−ビス計算機を備えた計算機システム | |
| US6125456A (en) | Microcomputer with self-diagnostic unit | |
| JP2000339189A (ja) | 不正なメモリアクセスを検出する方法、デバッグ装置および記録媒体 | |
| JP3339708B2 (ja) | イベント記録方式 | |
| JPS6376028A (ja) | 仮想計算機システムにおける命令ステツプ実行制御方式 | |
| JP3381756B2 (ja) | 並列プロセッサシステム | |
| JPS6111855A (ja) | デ−タ処理装置の機能診断方式 | |
| JPH0415834A (ja) | コンピュータの試験方式 | |
| CN118708437A (zh) | 用于程序运行异常识别的处理方法、装置、存储介质及电子设备 | |
| JPH04138533A (ja) | プロセッサの保守制御方式 | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JP3340284B2 (ja) | 冗長システム | |
| JPS60179847A (ja) | 実配列および仮配列間の整合性チエツク方式 | |
| JPH0540653A (ja) | デバツグ装置及びデバツグ方法 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JP3104684B2 (ja) | デバッグ方法 | |
| JPH0619720B2 (ja) | 情報処理装置 | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPH0527963A (ja) | 異種の浮動小数点演算命令の同時サポート方法 | |
| JPS59163653A (ja) | デバツグ装置 | |
| JPH10187480A (ja) | エミュレータ | |
| JPH02244232A (ja) | 情報処理装置 | |
| JP2000066923A (ja) | エミュレータにおける全命令トレースの制御方法 | |
| JPH07210423A (ja) | 計算機システム |