JPH0831480B2 - ＧａＡｓ半導体装置およびその製造方法 - Google Patents
ＧａＡｓ半導体装置およびその製造方法Info
- Publication number
- JPH0831480B2 JPH0831480B2 JP22197985A JP22197985A JPH0831480B2 JP H0831480 B2 JPH0831480 B2 JP H0831480B2 JP 22197985 A JP22197985 A JP 22197985A JP 22197985 A JP22197985 A JP 22197985A JP H0831480 B2 JPH0831480 B2 JP H0831480B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- gate electrode
- semiconductor device
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、GaAs（ガリウム・ヒ素）半導体装置および
その製造方法、より詳しくは、マイクロ波用GaAsFETの
ゲート電極用ボンディングパッドおよびその形成方法に
関するものである。
その製造方法、より詳しくは、マイクロ波用GaAsFETの
ゲート電極用ボンディングパッドおよびその形成方法に
関するものである。
GaAsFET（電界効果型トランジスタ）のマイクロ波用
デバイスは市販されるようになっており、GaAsモノシリ
ックマイクロ波ICの開発が行なわれている。このような
デバイスにおいては金配線ワイヤを接合するためのボン
ディングパッドが金（Au）でつくられている。特に、ゲ
ートのボンディングパッドは、表面の金メッキ層と、こ
の下のチタン／白金／金（Ti/Pt/Au）の三層介在膜とか
らなり、一部がゲート電極（Al）と接続して大部分はGa
As基板上に形成されている。この三層介在膜では、白金
層が金メッキ層とGaAsとの反応（合金化）を防止するバ
リアー金属層であり、その下のチタン層はGaAsと白金層
との密着性を高める密着用金属層であり、そして、上の
金属は金メッキ下地用金属層である。
デバイスは市販されるようになっており、GaAsモノシリ
ックマイクロ波ICの開発が行なわれている。このような
デバイスにおいては金配線ワイヤを接合するためのボン
ディングパッドが金（Au）でつくられている。特に、ゲ
ートのボンディングパッドは、表面の金メッキ層と、こ
の下のチタン／白金／金（Ti/Pt/Au）の三層介在膜とか
らなり、一部がゲート電極（Al）と接続して大部分はGa
As基板上に形成されている。この三層介在膜では、白金
層が金メッキ層とGaAsとの反応（合金化）を防止するバ
リアー金属層であり、その下のチタン層はGaAsと白金層
との密着性を高める密着用金属層であり、そして、上の
金属は金メッキ下地用金属層である。
ゲート電極用ボンディングパッドに金ワイヤを超音波
ボンディング法などで接合した場合に、このパットとGa
As基板との接着力（密着力）が十分でないために、パッ
ドの剥離によるワイヤボンディング不良が発生すること
がある。
ボンディング法などで接合した場合に、このパットとGa
As基板との接着力（密着力）が十分でないために、パッ
ドの剥離によるワイヤボンディング不良が発生すること
がある。
本発明の目的は、ゲート電極用ボンディングパッドの
GaAs基板との接着力を高めてパッドの剥離不良のないボ
ンディングパッドを備えたGaAs半導体装置およびその製
造方法を提供することである。
GaAs基板との接着力を高めてパッドの剥離不良のないボ
ンディングパッドを備えたGaAs半導体装置およびその製
造方法を提供することである。
従来のゲート電極用ボンディングパッドのTi/Pt/Au三
層介在膜とGaAs基板との間に、本発明にしたがって、金
層を形成し、熱処理でこの金層とGaAs基板とを合金化す
ることによってボンディングパッドとGaAs基板との接着
力（密着力）を高める。
層介在膜とGaAs基板との間に、本発明にしたがって、金
層を形成し、熱処理でこの金層とGaAs基板とを合金化す
ることによってボンディングパッドとGaAs基板との接着
力（密着力）を高める。
以下、添付図面を参照して、本発明の実施例によって
本発明をより詳しく説明する。
本発明をより詳しく説明する。
第２図に示したマイクロ波用GaAsFETは従来と同じ形
状であり、ソース電極1,ドレイン電極2,ゲート電極3,ゲ
ート電極用ボンディングパッド４および酸化膜（SiO
2膜）５がGaAs基板６（第１図および第３図）上に形成
されている。第１図および第３図は第１図での線Ｉ−Ｉ
およびIII−IIIでの断面であり、従来の金メッキ層８お
よびTi/Pt/Au三層介在膜９の下に本発明にしたがって金
属10が形成されている。
状であり、ソース電極1,ドレイン電極2,ゲート電極3,ゲ
ート電極用ボンディングパッド４および酸化膜（SiO
2膜）５がGaAs基板６（第１図および第３図）上に形成
されている。第１図および第３図は第１図での線Ｉ−Ｉ
およびIII−IIIでの断面であり、従来の金メッキ層８お
よびTi/Pt/Au三層介在膜９の下に本発明にしたがって金
属10が形成されている。
マイクロ波用GaAsFETが次のようにして製造される。
既に活性層が成長させてあるGaAs基板６の所定領域の
みをエッチングによって残し、全面に絶縁膜である酸化
膜５を形成する。この酸化膜５を化学的気相成長（CV
D）法によるSiO2で形成し、厚さは、例えば、約500nmと
する。ゲート電極３を形成するために、通常のリソグラ
フィ技術にてレジストパターンを形成し、エッチングで
酸化膜５にゲート電極パターンの窓を開ける。次に、真
空蒸着法によってゲート電極材料のアルミニウム（Al）
を全面に形成し、レジストパターンを溶剤で除去すると
同時にその上のアルミニウムを除去すること（リフトオ
フ法）によってゲート電極３をGaAs基板６上に形成す
る。このゲート電極３はGaAs活性層とショットキ接合し
ている。ソース電極１およびドレイン電極２を形成すた
めに、通常の方法でレジストパターンを形成し、エッチ
ングによって酸化膜５にこれら電極パターンの窓を開け
る。真空蒸着法にて金・ゲルマニウム（AuGe）層および
金層の２層膜を全面に形成し、レジストパターンの除去
と同時にその上の金属膜を除去して、窓内のGaAs基板上
にソース電極１およびドレイン電極２を形成する。
みをエッチングによって残し、全面に絶縁膜である酸化
膜５を形成する。この酸化膜５を化学的気相成長（CV
D）法によるSiO2で形成し、厚さは、例えば、約500nmと
する。ゲート電極３を形成するために、通常のリソグラ
フィ技術にてレジストパターンを形成し、エッチングで
酸化膜５にゲート電極パターンの窓を開ける。次に、真
空蒸着法によってゲート電極材料のアルミニウム（Al）
を全面に形成し、レジストパターンを溶剤で除去すると
同時にその上のアルミニウムを除去すること（リフトオ
フ法）によってゲート電極３をGaAs基板６上に形成す
る。このゲート電極３はGaAs活性層とショットキ接合し
ている。ソース電極１およびドレイン電極２を形成すた
めに、通常の方法でレジストパターンを形成し、エッチ
ングによって酸化膜５にこれら電極パターンの窓を開け
る。真空蒸着法にて金・ゲルマニウム（AuGe）層および
金層の２層膜を全面に形成し、レジストパターンの除去
と同時にその上の金属膜を除去して、窓内のGaAs基板上
にソース電極１およびドレイン電極２を形成する。
次に、本発明にしたがってゲート電極用ボンディング
パッド４での金層10を形成するために、第２図での斜線
部の金層10の領域を開孔部としたレジストパターンを形
成して、表出する酸化膜５をエッチング除去し、真空蒸
着法によって金層を全面に形成する。そして、レジスト
パターンを除去することでGaAs基板６上に金層10（厚
さ：約500nm）が形成できる。先に形成したソース電極
１およびドレイン電極２をGaAs活性層に対してオーミッ
ク接触となるように熱処理を施こし、この熱処理が同時
に金層10とGaAs基板６とを合金化する。この熱処理は45
0゜に加熱したヒートブロック上にGaAs基板６を２分間
載せることで行なわれる。
パッド４での金層10を形成するために、第２図での斜線
部の金層10の領域を開孔部としたレジストパターンを形
成して、表出する酸化膜５をエッチング除去し、真空蒸
着法によって金層を全面に形成する。そして、レジスト
パターンを除去することでGaAs基板６上に金層10（厚
さ：約500nm）が形成できる。先に形成したソース電極
１およびドレイン電極２をGaAs活性層に対してオーミッ
ク接触となるように熱処理を施こし、この熱処理が同時
に金層10とGaAs基板６とを合金化する。この熱処理は45
0゜に加熱したヒートブロック上にGaAs基板６を２分間
載せることで行なわれる。
ゲート電極用ボンディングパッド４形成のために、金
層10およびゲート電極３の一部をも表出させる開孔部の
あるレジストパターンを形成し、まず金層10とゲート電
極３との間の酸化膜５をエッチング除去し、イオンミリ
ングの後，真空蒸着法でTi層（厚さ：約300nm）、Pt層
（厚さ：約150nm）およびAu層（厚さ:50nm）を形成す
る。ボンディングパッド開孔部のあるレジストパターン
を形成してからメッキによって三層介在膜９のAu層上に
金メッキ層（厚さ:2〜３μｍ）を形成する。金メッキ層
形成のためのレジストパターンを除去し、メッキ層をマ
スクとしてTi/Pt/Au層をイオンミリングとドライエッチ
ングで除去し、さらにその下のレジストパターンを除去
することによって第１図〜第３図に示すようなゲート電
極用ボンディグパッド４が作られ、GaAsFETも完成す
る。
層10およびゲート電極３の一部をも表出させる開孔部の
あるレジストパターンを形成し、まず金層10とゲート電
極３との間の酸化膜５をエッチング除去し、イオンミリ
ングの後，真空蒸着法でTi層（厚さ：約300nm）、Pt層
（厚さ：約150nm）およびAu層（厚さ:50nm）を形成す
る。ボンディングパッド開孔部のあるレジストパターン
を形成してからメッキによって三層介在膜９のAu層上に
金メッキ層（厚さ:2〜３μｍ）を形成する。金メッキ層
形成のためのレジストパターンを除去し、メッキ層をマ
スクとしてTi/Pt/Au層をイオンミリングとドライエッチ
ングで除去し、さらにその下のレジストパターンを除去
することによって第１図〜第３図に示すようなゲート電
極用ボンディグパッド４が作られ、GaAsFETも完成す
る。
例および比較例 上述したように本発明にしたがって作った金層のある
ゲート電極ボンディングパッドと従来通りの金層なしの
ゲート電極ボンディングパッドとに超音波ボンディング
法で金ワイヤを接着し、この金ワイヤを10gf（9.8×10
-2N）の力で引っ張ってボンディングパッドの剥離を調
べた。
ゲート電極ボンディングパッドと従来通りの金層なしの
ゲート電極ボンディングパッドとに超音波ボンディング
法で金ワイヤを接着し、この金ワイヤを10gf（9.8×10
-2N）の力で引っ張ってボンディングパッドの剥離を調
べた。
本発明の場合には、ボンディングパッドの剥離は全く
なかった。一方、従来の場合には、30％がワイヤボンデ
ィング作業中に剥離し、20％が引っ張りテストで剥離し
て歩留りは50％であった。マイクロ波用GaAsFETでのゲ
ート電極用ボンディングパッドとして説明したが、GaAs
ICでのボンディングパッドとしても適用できる。
なかった。一方、従来の場合には、30％がワイヤボンデ
ィング作業中に剥離し、20％が引っ張りテストで剥離し
て歩留りは50％であった。マイクロ波用GaAsFETでのゲ
ート電極用ボンディングパッドとして説明したが、GaAs
ICでのボンディングパッドとしても適用できる。
従来のTi/Pt/Au介在膜とGaAs基板との間に金層を追加
してこの金層とGaAs基板とで合金化層を形成することに
よってボンディングパッドのGaAs基板への密着力（接着
力）を高めることができるので、ワイヤボンディングパ
ッド剥離不良がなくなり、歩留りが向上する。
してこの金層とGaAs基板とで合金化層を形成することに
よってボンディングパッドのGaAs基板への密着力（接着
力）を高めることができるので、ワイヤボンディングパ
ッド剥離不良がなくなり、歩留りが向上する。
第１図は、第２図中線Ｉ−Ｉでの断面図であって本発明
の製造方法にしたがって形成したゲート電極用ボンディ
ングパッドを含むマイクロ波GaAsFETの断面図であり、
第２図は、マイクロ波用GaAsFETの平面図であり、第３
図は、第２図中線III−IIIでの断面図である。 １……ソース電極、 ２……ドレイン電極、 ３……ゲート電極、 ４……ゲート電極用ボンディングパッド、 ５……酸化膜、 ６……GaAs基板、 ８……金メッキ層、 ９……Ti/Pt/Au（三層介在膜）、 10……金属。
の製造方法にしたがって形成したゲート電極用ボンディ
ングパッドを含むマイクロ波GaAsFETの断面図であり、
第２図は、マイクロ波用GaAsFETの平面図であり、第３
図は、第２図中線III−IIIでの断面図である。 １……ソース電極、 ２……ドレイン電極、 ３……ゲート電極、 ４……ゲート電極用ボンディングパッド、 ５……酸化膜、 ６……GaAs基板、 ８……金メッキ層、 ９……Ti/Pt/Au（三層介在膜）、 10……金属。
Claims (2)
- 【請求項１】GaAs半導体装置のゲート電極用ボンディン
グパッドを、 GaAs基板上に設けられた金属と、 前記GaAs基板と下記バリアー用金属層との密着性を高め
るための密着用金属層と、 前記GaAs基板と下記金メッキ層との合金化を防止するた
めのバリアー用金属層と、 金メッキ下地用金属層と、 金メッキ層と をこの順に積層して構成するGaAs半導体装置の製造方法
において、 前記金属と前記GaAs層とを合金化熱処理することを特徴
とするGaAs半導体装置の製造方法。 - 【請求項２】GaAs半導体装置のゲート電極用ボンディン
グパッドを、 GaAs基板上に設けられた金属と、 前記GaAs基板と下記バリアー用金属層との密着性を高め
るための密着用金属層と、 前記GaAs基板と下記金メッキ層との合金化を防止するた
めのバリアー用金属層と、 金メッキ下地用金属層と、 金メッキ層と をこの順に積層して構成したことを特徴とするGaAs半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22197985A JPH0831480B2 (ja) | 1985-10-07 | 1985-10-07 | ＧａＡｓ半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22197985A JPH0831480B2 (ja) | 1985-10-07 | 1985-10-07 | ＧａＡｓ半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6281768A JPS6281768A (ja) | 1987-04-15 |
| JPH0831480B2 true JPH0831480B2 (ja) | 1996-03-27 |
Family
ID=16775169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22197985A Expired - Lifetime JPH0831480B2 (ja) | 1985-10-07 | 1985-10-07 | ＧａＡｓ半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831480B2 (ja) |
-
1985
- 1985-10-07 JP JP22197985A patent/JPH0831480B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6281768A (ja) | 1987-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637937B2 (ja) | 電界効果トランジスタの製造方法 | |
| US5260603A (en) | Electrode structure of semiconductor device for use in GaAs compound substrate | |
| JPS63213943A (ja) | 三次元半導体集積回路の製造方法 | |
| JPH05275373A (ja) | 化合物半導体装置の製造方法 | |
| JPH0831480B2 (ja) | ＧａＡｓ半導体装置およびその製造方法 | |
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2792421B2 (ja) | 半導体装置の製造方法 | |
| JPS6218060A (ja) | 半導体装置 | |
| JPS6227734B2 (ja) | ||
| JPH0284725A (ja) | 半導体装置およびその製造方法 | |
| JPH0290623A (ja) | 半導体装置の製造方法 | |
| JPH02189936A (ja) | 半導体装置の製造方法 | |
| JPH06120292A (ja) | 電界効果トランジスタ | |
| JPS63318145A (ja) | 半導体装置の製造方法 | |
| JPH0439228B2 (ja) | ||
| JPS59132145A (ja) | 半導体装置の電極形成方法 | |
| JPS62165345A (ja) | 半導体装置の電極配線形成方法 | |
| JP2576462B2 (ja) | 半導体装置の製造方法 | |
| JPS6290930A (ja) | 化合物半導体素子の電極形成方法 | |
| JPS62259459A (ja) | 多層配線法 | |
| JP2928953B2 (ja) | 薄膜装置 | |
| JPH04206842A (ja) | パッド形成方法 | |
| JPH0365015B2 (ja) | ||
| JPH0530061B2 (ja) | ||
| JPH01171230A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |