JPH0284725A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0284725A JPH0284725A JP63010233A JP1023388A JPH0284725A JP H0284725 A JPH0284725 A JP H0284725A JP 63010233 A JP63010233 A JP 63010233A JP 1023388 A JP1023388 A JP 1023388A JP H0284725 A JPH0284725 A JP H0284725A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- passivation film
- layer
- electrode
- noble metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体素子技術さらには貴金属層からなる
電極上へのパッシベーション膜の形成技術に関し、特に
高周波用ＧａＡｓ ＦＥＴのパッシベーション膜の形
成に利用して効果的な技術に関する。
電極上へのパッシベーション膜の形成技術に関し、特に
高周波用ＧａＡｓ ＦＥＴのパッシベーション膜の形
成に利用して効果的な技術に関する。
［従来の技術］
一般に、半導体基板上に形成されるＦＥＴ （電界効果
型トランジスタ）のような半導体素子は、その表面の能
動層や電極の保護や電極間の絶縁のためＳ ｉ Ｏ，の
ようなパッシベーション膜で被覆される。
型トランジスタ）のような半導体素子は、その表面の能
動層や電極の保護や電極間の絶縁のためＳ ｉ Ｏ，の
ようなパッシベーション膜で被覆される。
例えば、高周波用ＧａＡｓ ＦＥＴにおいては、ゲー
ト電極のゲート長が１μｍ以下と狭くかつゲート幅がゲ
ート長に比べて非常に長いため切断され易いとともに、
ゲート電極とソース電極およびドレイン電極とは非常に
近接していてリークが生じ易い、そこで、電極間の絶縁
性を高めるとともに、ゲート電極とドレイン、ソース電
極間に露出している半導体基板の能動層の表面を保護す
るため、パッシベーション膜が形成されていた。
ト電極のゲート長が１μｍ以下と狭くかつゲート幅がゲ
ート長に比べて非常に長いため切断され易いとともに、
ゲート電極とソース電極およびドレイン電極とは非常に
近接していてリークが生じ易い、そこで、電極間の絶縁
性を高めるとともに、ゲート電極とドレイン、ソース電
極間に露出している半導体基板の能動層の表面を保護す
るため、パッシベーション膜が形成されていた。
［発明が解決しようとする課題］
ところで、ＧａＡｓ ＦＥＴにおいては、断面積の小
さなゲート電極の抵抗を下げ、またボンディングワイヤ
が接続されるゲート電極のパッド部やソース電極、ドレ
イン電極の表面に、ボンディングワイヤの接着性を良く
するため、Ａｕ等の貴金属層が形成される。
さなゲート電極の抵抗を下げ、またボンディングワイヤ
が接続されるゲート電極のパッド部やソース電極、ドレ
イン電極の表面に、ボンディングワイヤの接着性を良く
するため、Ａｕ等の貴金属層が形成される。
しかしながら、貴金属はパッシベーション膜として用い
られる５ｉｘｔｙや、５ｉｘＮｙＯｚ。
られる５ｉｘｔｙや、５ｉｘＮｙＯｚ。
Ｓ ｉ ｘＮｙ等の絶縁膜となじみにくいため、パッシ
ベーション膜が非常に剥れ易く半導体素子の信頼性や歩
留りを低下させるという欠点が有ること、が分かった。
ベーション膜が非常に剥れ易く半導体素子の信頼性や歩
留りを低下させるという欠点が有ること、が分かった。
特に高周波用ＦＥＴでは、ゲート・ドレイン間の寄生容
量が大きいと高周波特性を劣化させるという不都合があ
るので、パッジベージ３ン膜はできるだけ薄いことが望
ましい。ところが、このパッシベーション膜を薄くすれ
ばするほど貴金属層が形成された電極から剥れ易くなる
ことも実験によって確認された。
量が大きいと高周波特性を劣化させるという不都合があ
るので、パッジベージ３ン膜はできるだけ薄いことが望
ましい。ところが、このパッシベーション膜を薄くすれ
ばするほど貴金属層が形成された電極から剥れ易くなる
ことも実験によって確認された。
この発明の目的は、半導体装置において、貴金属層で被
覆された電極や配線の表面からのパッシベーション膜の
剥れを防止し、もって半導体装置の信頼性および歩留り
を向上させることができるような半導体技術を提供する
ことにある−［課題を解決するための手段］ 上記目的を達成するため、この発明は、パッシベーショ
ン膜が被着される電極（配線を含む）の貴金属層の表面
に、Ｔｉ、ＡＱ、Ｃｒのような酸化され易い金属層を形
成するようにした。
覆された電極や配線の表面からのパッシベーション膜の
剥れを防止し、もって半導体装置の信頼性および歩留り
を向上させることができるような半導体技術を提供する
ことにある−［課題を解決するための手段］ 上記目的を達成するため、この発明は、パッシベーショ
ン膜が被着される電極（配線を含む）の貴金属層の表面
に、Ｔｉ、ＡＱ、Ｃｒのような酸化され易い金属層を形
成するようにした。
また、貴金属層が表面に形成された電極のワイヤボンデ
ィング部となる部位にある酸化され易い金属層は除去し
て貴金属層を露出させておくようにした。
ィング部となる部位にある酸化され易い金属層は除去し
て貴金属層を露出させておくようにした。
［作用］
上記した手段によれば、酸化され易い金属は一般に貴金
属との密着性が良くしかも酸化され易い金属はＳｉＯの
ような絶縁膜とも密着性が良いため、電極上に形成され
たパッシベーション膜の剥離を防止することができる。
属との密着性が良くしかも酸化され易い金属はＳｉＯの
ような絶縁膜とも密着性が良いため、電極上に形成され
たパッシベーション膜の剥離を防止することができる。
また、ワイヤボンディング部等貴金属層を露出させてお
きたい部位については、パッシベーション膜もしくはパ
ッシベーション膜形成用マスクをエツチングマスクとし
て貴金属層表面の酸化され易い金属層を除去することに
より、何らマスクを追加することなくパッシベーション
膜の剥離を防止することができる。
きたい部位については、パッシベーション膜もしくはパ
ッシベーション膜形成用マスクをエツチングマスクとし
て貴金属層表面の酸化され易い金属層を除去することに
より、何らマスクを追加することなくパッシベーション
膜の剥離を防止することができる。
［実施例］
第１図には、本発明を高周波用ＧａＡｓ ＦＥＴに適
用した場合の一実施例が製造工程順に示されている。
用した場合の一実施例が製造工程順に示されている。
この実施例では、先ずＧａＡｓ半絶縁性基板１上に、気
相成長法等により能動層となるｎ型ＧａＡｓ半導体層２
を形成する。
相成長法等により能動層となるｎ型ＧａＡｓ半導体層２
を形成する。
次に、メサエッチングにより不必要な能動Ｊ１２を除去
し、ＡｕＧｅのオーミック金属層１１をパターニングし
、しかる後、Ｔ ｉ ／ Ｐ ｔ ／ Ａ ｕのような
ショットキ障壁となるゲート金属［１２を形成する。
し、ＡｕＧｅのオーミック金属層１１をパターニングし
、しかる後、Ｔ ｉ ／ Ｐ ｔ ／ Ａ ｕのような
ショットキ障壁となるゲート金属［１２を形成する。
そして、この実施例では、上記ゲート金属層１２の上に
例えばＴｉ（チタン）のような比較的酸化され易い金属
層１３を２００人程度の厚みに形成した後、ゲート金属
層１２と酸化され易い金属層１３を同時に゛パターニン
グし、ソース電極３とドレイン電極４およびゲート電極
５を形成する（第１図（Ａ））。
例えばＴｉ（チタン）のような比較的酸化され易い金属
層１３を２００人程度の厚みに形成した後、ゲート金属
層１２と酸化され易い金属層１３を同時に゛パターニン
グし、ソース電極３とドレイン電極４およびゲート電極
５を形成する（第１図（Ａ））。
次に、基板１上にフォトレジスト膜を全面的に被着して
、パッシベーション膜を残したい部分のフォトレジスト
を除去した後、５ｉｘｔｙまたは５ｉＮｙＯｚ、Ｓｉｘ
ＮｙのようなＭｌ膜を全面的に被着してから、リフトオ
フ法によって不要部分の絶縁膜を除去して、第１図（Ｂ
）のように、ゲート電極５の上方からソース、ドレイン
電極３゜４の一部にかけてパッシベーション膜１４を形
成する。
、パッシベーション膜を残したい部分のフォトレジスト
を除去した後、５ｉｘｔｙまたは５ｉＮｙＯｚ、Ｓｉｘ
ＮｙのようなＭｌ膜を全面的に被着してから、リフトオ
フ法によって不要部分の絶縁膜を除去して、第１図（Ｂ
）のように、ゲート電極５の上方からソース、ドレイン
電極３゜４の一部にかけてパッシベーション膜１４を形
成する。
しかる後、このパッシベーション膜１４をエツチングマ
スクとして、反応性イオンエツチングを行なって電極上
面の金属層（Ｔｉ）１３を除去し、貴金属層を露出させ
る（第１図（Ｃ））。
スクとして、反応性イオンエツチングを行なって電極上
面の金属層（Ｔｉ）１３を除去し、貴金属層を露出させ
る（第１図（Ｃ））。
具体的には、高周波用ＦＥＴは、ゲート・ドレイン間寄
生容量をできるだけ小さくシ、た方が高周波特性が良好
となるので、パッシベーション膜１４の最終膜厚は８０
０人程度とするのが望ましい。
生容量をできるだけ小さくシ、た方が高周波特性が良好
となるので、パッシベーション膜１４の最終膜厚は８０
０人程度とするのが望ましい。
そこで、この実施例ではパッシベーション膜１４を予め
１４００〜１５００人の厚みに形成しておくようにした
。これによって、Ｔｉの不要部分の除去の際に、マスク
を使用しないで全面エツチングを行なっても、パッシベ
ーション膜１４を所望の厚みに形成してやることができ
る。
１４００〜１５００人の厚みに形成しておくようにした
。これによって、Ｔｉの不要部分の除去の際に、マスク
を使用しないで全面エツチングを行なっても、パッシベ
ーション膜１４を所望の厚みに形成してやることができ
る。
第２図には、各電極３〜５の表面の貴金属層とパッシベ
ーション膜１４との間に酸化され易い金属膜１３を形成
する他の方法が示されている。
ーション膜１４との間に酸化され易い金属膜１３を形成
する他の方法が示されている。
この実施例における工程の前半すなわち表面に酸化され
易い金属Ｍ１３を有するゲート電極５とソース、ドレイ
ン電極３，４を形成するまでの工程は、第１の実施例の
工程と同じである。
易い金属Ｍ１３を有するゲート電極５とソース、ドレイ
ン電極３，４を形成するまでの工程は、第１の実施例の
工程と同じである。
この第２の実施例では、表面にＴｉ層を有する電極３〜
５を形成した後、ＳｉＯのようなパッシベーション膜１
４を全面的に形成する。そして、その上にフォトレジス
ト膜１５を被着してから。
５を形成した後、ＳｉＯのようなパッシベーション膜１
４を全面的に形成する。そして、その上にフォトレジス
ト膜１５を被着してから。
ワイヤボンディング部となる部位に相当するフォトレジ
ストを除去する（第２図（Ａ））。しかる後、フォトレ
ジスト膜１５をエツチングマスクとして、先ずパッシベ
ーション膜１４にボンディング用の開口部１４ａを形成
する。それから、ソース電極３とドレイン電極４の表面
の酸化され易い金属Ｍ１３を除去して電極表面の貴金属
層を露出させる（第２図（Ｂ））。
ストを除去する（第２図（Ａ））。しかる後、フォトレ
ジスト膜１５をエツチングマスクとして、先ずパッシベ
ーション膜１４にボンディング用の開口部１４ａを形成
する。それから、ソース電極３とドレイン電極４の表面
の酸化され易い金属Ｍ１３を除去して電極表面の貴金属
層を露出させる（第２図（Ｂ））。
なお、上記第１および第２の実施例のいずれにおいても
、第１図（Ｃ）、第２図（Ｂ）の工程終了後に基板１の
裏面をラッピングによって削った後、裏面全体にバック
サイドメタルを形成して、全工程が終了する。
、第１図（Ｃ）、第２図（Ｂ）の工程終了後に基板１の
裏面をラッピングによって削った後、裏面全体にバック
サイドメタルを形成して、全工程が終了する。
従来のデバイスでは、ときには３０％程度の割合でパッ
シベーション膜の剥れが生じ、またその剥れの現われる
割合に非常にバラツキが大きかったものが、上記実施例
を適用することにより、パッシベーション膜の剥れを１
００％近く防止することができるようになった。
シベーション膜の剥れが生じ、またその剥れの現われる
割合に非常にバラツキが大きかったものが、上記実施例
を適用することにより、パッシベーション膜の剥れを１
００％近く防止することができるようになった。
なお、上記実施例では、電極や配線表面の貴金属層の上
に形成する金属層としてＴｉを使用したが、その他にも
例えばＡｌｌ、Ｏｒなどの酸化され易い金属ならばどの
ような材料でも使用することができる。
に形成する金属層としてＴｉを使用したが、その他にも
例えばＡｌｌ、Ｏｒなどの酸化され易い金属ならばどの
ような材料でも使用することができる。
また、本発明は、表面に貴金属層としてＡｔ。
Ａｇその他の安定性が高くかつ低抵抗の金属が形成され
ている電極や配線の表面に絶縁膜を形成したい場合に広
く利用することができる。
ている電極や配線の表面に絶縁膜を形成したい場合に広
く利用することができる。
さらに、絶縁膜として５ｉｘｔｙ、ＳｉｘＮｙ以外、Ｓ
ｉｘＮｙ以外の例えば有機化合物を使用する場合にも適
用できる。
ｉｘＮｙ以外の例えば有機化合物を使用する場合にも適
用できる。
［発明の効果］
以上説明したようにこの発明は、パッシベーション膜が
被着される電極（配線を含む）の最上層の貴金属層の表
面に、Ｔｉのような比較的酸化され昌い金属層を形成す
るようにしたので、貴金属とパッシベーション膜の両方
に対して密着性の良い金属層が電極とパッシベーション
膜との間に介在されるため、電極の表面に貴金属層が形
成されていてもその上のパッシベーション膜の剥れを防
止することができる。
被着される電極（配線を含む）の最上層の貴金属層の表
面に、Ｔｉのような比較的酸化され昌い金属層を形成す
るようにしたので、貴金属とパッシベーション膜の両方
に対して密着性の良い金属層が電極とパッシベーション
膜との間に介在されるため、電極の表面に貴金属層が形
成されていてもその上のパッシベーション膜の剥れを防
止することができる。
その結果、半導体装置の信頼性と歩留りが向上するとい
う効果がある。
う効果がある。
また、上記第１の実施例の製造方法では、パッシベーシ
ョン膜をマスクとして、また第・２の実施例の製造方法
ではパッシベーション膜形成用のマスク（フォトレジス
ト膜）をマスクとして、各電極表面の酸化され易い金属
層をエツチングするようにしているので、何ら新たにマ
スクを追加することなく、パッシベーション膜の剥離を
防止する構造を実現することができる。つまり、剥離防
止のための製造方法が簡単で、コストアップを抑えるこ
とができるものである。
ョン膜をマスクとして、また第・２の実施例の製造方法
ではパッシベーション膜形成用のマスク（フォトレジス
ト膜）をマスクとして、各電極表面の酸化され易い金属
層をエツチングするようにしているので、何ら新たにマ
スクを追加することなく、パッシベーション膜の剥離を
防止する構造を実現することができる。つまり、剥離防
止のための製造方法が簡単で、コストアップを抑えるこ
とができるものである。
第１図（Ａ）〜（Ｃ）は、本発明を高周波用ＧａＡｓ
ＦＥＴに適用した場合の第１の実施例を工程順に示す
断面図、 第２図（Ａ）、（Ｂ）は、同じく第２の実施例の要部を
工程順に示す断面図である。 １・・・・半絶縁性基板、２・・・・能動層、３・・・
・ソース電極、４・・・・ドレイン電極、５・・・・ゲ
ート電極、１１・・・・オーミック性金属層、１２・・
・・ゲート金属層、１３・・・・酸化され易い金属層、
１４・・・・パッシベーション膜、１５・・・・レジス
ト膜。 第 図 第 ■ 図 手続補正書 平成元年１月１９日 特許庁長官 吉 １）文 毅 殿 １、事件の表示 昭和６３年特許願第１０２３３号 ２、発明の名称 半導体装置およびその製造方法 ３、補正をする者 事件との関係 特許出願人 名称 日本鉱業株式会社 ４、代理人 〒１０５ 電話 ５０５−８７３０ 住所 東京都港区虎ノ門二丁目１ｏ番１号３、補正の対
象 明細書の発明の詳細な説明の欄 ７、補正の内容 明細書第９頁、４〜５行目「貴金属層としてＡｔ、Ａｇ
その他の」を「貴金属層としてＡｕ、Ｐｔ、Ａｇその他
の」と補正する。 以上
ＦＥＴに適用した場合の第１の実施例を工程順に示す
断面図、 第２図（Ａ）、（Ｂ）は、同じく第２の実施例の要部を
工程順に示す断面図である。 １・・・・半絶縁性基板、２・・・・能動層、３・・・
・ソース電極、４・・・・ドレイン電極、５・・・・ゲ
ート電極、１１・・・・オーミック性金属層、１２・・
・・ゲート金属層、１３・・・・酸化され易い金属層、
１４・・・・パッシベーション膜、１５・・・・レジス
ト膜。 第 図 第 ■ 図 手続補正書 平成元年１月１９日 特許庁長官 吉 １）文 毅 殿 １、事件の表示 昭和６３年特許願第１０２３３号 ２、発明の名称 半導体装置およびその製造方法 ３、補正をする者 事件との関係 特許出願人 名称 日本鉱業株式会社 ４、代理人 〒１０５ 電話 ５０５−８７３０ 住所 東京都港区虎ノ門二丁目１ｏ番１号３、補正の対
象 明細書の発明の詳細な説明の欄 ７、補正の内容 明細書第９頁、４〜５行目「貴金属層としてＡｔ、Ａｇ
その他の」を「貴金属層としてＡｕ、Ｐｔ、Ａｇその他
の」と補正する。 以上
Claims (2)
- （１）貴金属層が形成されてなる電極もしくは配線の上
にパッシベーション膜が形成されるようにされた半導体
装置において、少なくとも上記貴金属層とパッシベーシ
ョン膜との間に酸化され易い金属からなる層を介在させ
たことを特徴とする半導体装置。 - （２）半導体基板上に、貴金属層を有する電極もしくは
配線となる導電層を形成した後、上記貴金属層の上に酸
化され易い金属からなる層を形成してから、所望の部位
にパッシベーション膜を形成し、しかる後上記酸化され
易い金属層の不要部分を除去するようにしたことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63010233A JPH0284725A (ja) | 1988-01-20 | 1988-01-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63010233A JPH0284725A (ja) | 1988-01-20 | 1988-01-20 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0284725A true JPH0284725A (ja) | 1990-03-26 |
Family
ID=11744576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63010233A Pending JPH0284725A (ja) | 1988-01-20 | 1988-01-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0284725A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016086A (ja) * | 2000-06-27 | 2002-01-18 | Fujitsu Ltd | 半導体装置 |
| JP2012175089A (ja) * | 2011-02-24 | 2012-09-10 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2016103646A (ja) * | 2015-12-14 | 2016-06-02 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| WO2023228899A1 (ja) * | 2022-05-27 | 2023-11-30 | ローム株式会社 | 窒化物半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50114170A (ja) * | 1974-02-15 | 1975-09-06 | ||
| JPS5754634A (en) * | 1980-09-18 | 1982-04-01 | Sanwa Eng:Kk | Direction corrector for sinking structure |
| JPS5795626A (en) * | 1980-12-05 | 1982-06-14 | Toshiba Corp | Manufacture of semiconductor device |
| JPS59139647A (ja) * | 1983-01-31 | 1984-08-10 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1988
- 1988-01-20 JP JP63010233A patent/JPH0284725A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50114170A (ja) * | 1974-02-15 | 1975-09-06 | ||
| JPS5754634A (en) * | 1980-09-18 | 1982-04-01 | Sanwa Eng:Kk | Direction corrector for sinking structure |
| JPS5795626A (en) * | 1980-12-05 | 1982-06-14 | Toshiba Corp | Manufacture of semiconductor device |
| JPS59139647A (ja) * | 1983-01-31 | 1984-08-10 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016086A (ja) * | 2000-06-27 | 2002-01-18 | Fujitsu Ltd | 半導体装置 |
| JP2012175089A (ja) * | 2011-02-24 | 2012-09-10 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| US9379229B2 (en) | 2011-02-24 | 2016-06-28 | Fujitsu Limited | Semiconductor apparatus including protective film on gate electrode and method for manufacturing the semiconductor apparatus |
| US9685547B2 (en) | 2011-02-24 | 2017-06-20 | Fujitsu Limited | Semiconductor apparatus including barrier film provided between electrode and protection film |
| JP2016103646A (ja) * | 2015-12-14 | 2016-06-02 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| WO2023228899A1 (ja) * | 2022-05-27 | 2023-11-30 | ローム株式会社 | 窒化物半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6125227B2 (ja) | ||
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| JP2637937B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0284725A (ja) | 半導体装置およびその製造方法 | |
| TW200901374A (en) | Semiconductor device and manufacturing method thereof | |
| JPH04188770A (ja) | 薄膜トランジスタ | |
| JP3219056B2 (ja) | 有機絶縁膜の加工方法 | |
| JPS6222536B2 (ja) | ||
| JP4120748B2 (ja) | ゲート電極の製造方法及びゲート電極構造 | |
| JP3324946B2 (ja) | Ｍｉｍキャパシタ及びその製造方法、並びに半導体装置及びその製造方法 | |
| JP3096461B2 (ja) | 半導体装置及びその製造方法 | |
| JP2530932B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH0439228B2 (ja) | ||
| JPH10261658A (ja) | 半導体装置の製造方法 | |
| JP2917872B2 (ja) | 半導体装置の製造方法 | |
| JPH04199681A (ja) | 半導体装置 | |
| JPH036817A (ja) | 半導体素子の多層電極の製造方法 | |
| JPS62104176A (ja) | 電界効果トランジスタ | |
| JPS60160120A (ja) | 半導体素子用電極の形成方法 | |
| JPS63318145A (ja) | 半導体装置の製造方法 | |
| JPH02189936A (ja) | 半導体装置の製造方法 | |
| JP3018677B2 (ja) | 半導体装置の製造方法 | |
| JPH04206842A (ja) | パッド形成方法 | |
| JPH03225823A (ja) | 化合物半導体装置 | |
| JPS62281356A (ja) | 半導体装置の製造方法 |