JPH08316414A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08316414A JPH08316414A JP7121863A JP12186395A JPH08316414A JP H08316414 A JPH08316414 A JP H08316414A JP 7121863 A JP7121863 A JP 7121863A JP 12186395 A JP12186395 A JP 12186395A JP H08316414 A JPH08316414 A JP H08316414A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- semiconductor substrate
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/115—Resistive field plates, e.g. semi-insulating field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体基板に直接接続されないで絶縁膜を介
して導電膜が設けられるばあいに、該導電膜に静電気な
どの高電圧が印加されても絶縁膜の絶縁破壊耐量を向上
させ、破壊しにくい半導体装置を提供する。 【構成】 半導体基板１上に絶縁膜４を介して前記半導
体基板と直接接続されない導電膜（抵抗膜）５が設けら
れる半導体装置であって、前記半導体基板に直接接続さ
れた導電膜パターン１０が設けられ、該導電膜パターン
と前記導電膜とのあいだに狭い間隙部を形成するため突
起部１０ａ、５ａが前記導電膜および前記導電膜パター
ンの少なくとも一方に設けられている。
して導電膜が設けられるばあいに、該導電膜に静電気な
どの高電圧が印加されても絶縁膜の絶縁破壊耐量を向上
させ、破壊しにくい半導体装置を提供する。 【構成】 半導体基板１上に絶縁膜４を介して前記半導
体基板と直接接続されない導電膜（抵抗膜）５が設けら
れる半導体装置であって、前記半導体基板に直接接続さ
れた導電膜パターン１０が設けられ、該導電膜パターン
と前記導電膜とのあいだに狭い間隙部を形成するため突
起部１０ａ、５ａが前記導電膜および前記導電膜パター
ンの少なくとも一方に設けられている。
Description
【０００１】
【産業上の利用分野】本発明は絶縁破壊耐量の向上が図
られた半導体装置に関する。さらに詳しくは、半導体基
板上に絶縁膜を介して導電膜が設けられる半導体装置の
絶縁膜における絶縁破壊耐量の向上に関する。
られた半導体装置に関する。さらに詳しくは、半導体基
板上に絶縁膜を介して導電膜が設けられる半導体装置の
絶縁膜における絶縁破壊耐量の向上に関する。
【０００２】
【従来の技術】半導体装置においては、半導体基板内に
トランジスタ、ダイオード、抵抗、キャパシタなどが形
成され電子回路が形成されるとともに、半導体基板表面
の絶縁膜上にも抵抗、キャパシタが形成されたり、配線
のための導電膜が形成される。
トランジスタ、ダイオード、抵抗、キャパシタなどが形
成され電子回路が形成されるとともに、半導体基板表面
の絶縁膜上にも抵抗、キャパシタが形成されたり、配線
のための導電膜が形成される。
【０００３】たとえば抵抗内蔵型トランジスタは、図２
（ａ）、（ｂ）にそれぞれ平面説明図およびそのＢ−Ｂ
線断面説明図が示されるように、たとえばｎ+型半導体
層１ａ上に形成されたｎ型エピタキシャル層１ｂからな
る半導体基板１をコレクタ領域としてエピタキシャル層
１ｂ内に形成されたｐ型領域からなるベース領域２、ベ
ース領域２内にさらに形成されたｎ+型域からなるエミ
ッタ領域３が形成され、半導体基板１の表面に、たとえ
ば酸化ケイ素膜などからなる絶縁膜４が形成されてい
る。絶縁膜４上にはポリシリコンなどからなる抵抗膜５
が形成されている。また、絶縁膜４に設けられたコンタ
クト孔４ａ、４ｂを介してアルミニウムなどからなる金
属電極膜によりベース電極６、エミッタ電極７が設けら
れ、抵抗膜５の一端はベース電極６と接続され、その他
端部には前述の金属電極膜による電極パッド８が設けら
れている。さらに、ベース電極６とエミッタ電極７との
あいだには第２の抵抗膜１５が接続されている。なお、
コレクタ電極は半導体基板の裏面に設けられるが図示さ
れていない。また、９は素子の周囲に形成された、リー
ク電流防止のための、たとえばｎ+型のチャネルストッ
パ拡散領域である。
（ａ）、（ｂ）にそれぞれ平面説明図およびそのＢ−Ｂ
線断面説明図が示されるように、たとえばｎ+型半導体
層１ａ上に形成されたｎ型エピタキシャル層１ｂからな
る半導体基板１をコレクタ領域としてエピタキシャル層
１ｂ内に形成されたｐ型領域からなるベース領域２、ベ
ース領域２内にさらに形成されたｎ+型域からなるエミ
ッタ領域３が形成され、半導体基板１の表面に、たとえ
ば酸化ケイ素膜などからなる絶縁膜４が形成されてい
る。絶縁膜４上にはポリシリコンなどからなる抵抗膜５
が形成されている。また、絶縁膜４に設けられたコンタ
クト孔４ａ、４ｂを介してアルミニウムなどからなる金
属電極膜によりベース電極６、エミッタ電極７が設けら
れ、抵抗膜５の一端はベース電極６と接続され、その他
端部には前述の金属電極膜による電極パッド８が設けら
れている。さらに、ベース電極６とエミッタ電極７との
あいだには第２の抵抗膜１５が接続されている。なお、
コレクタ電極は半導体基板の裏面に設けられるが図示さ
れていない。また、９は素子の周囲に形成された、リー
ク電流防止のための、たとえばｎ+型のチャネルストッ
パ拡散領域である。
【０００４】この抵抗内蔵型トランジスタのように、絶
縁膜４上に抵抗膜が設けられるばあい、第２の抵抗膜１
５のようにその両端が直接半導体基板１と接続されたベ
ース電極６およびエミッタ電極７に接続されておれば、
外部リードを介して静電気などが侵入しても静電気が第
２の抵抗膜１５上に帯電することはなく、半導体基板１
とのあいだに高電圧が印加されることがないが、抵抗膜
５のように、一方の電極パッドが半導体基板１に接続さ
れないで絶縁膜４を介して設けられているばあいには、
外部リードを介して電極パッド８に侵入した静電気は電
極パッド８および抵抗膜５上に帯電する。
縁膜４上に抵抗膜が設けられるばあい、第２の抵抗膜１
５のようにその両端が直接半導体基板１と接続されたベ
ース電極６およびエミッタ電極７に接続されておれば、
外部リードを介して静電気などが侵入しても静電気が第
２の抵抗膜１５上に帯電することはなく、半導体基板１
とのあいだに高電圧が印加されることがないが、抵抗膜
５のように、一方の電極パッドが半導体基板１に接続さ
れないで絶縁膜４を介して設けられているばあいには、
外部リードを介して電極パッド８に侵入した静電気は電
極パッド８および抵抗膜５上に帯電する。
【０００５】
【発明が解決しようとする課題】前述のように、半導体
基板１上に絶縁膜４を介して半導体基板１と直接接続さ
れない電極パッド８やその電極パッド８に接続される抵
抗膜５などの導電膜が存在すると、外部リードを介して
侵入した静電気が帯電し、半導体基板１とのあいだに高
電圧が印加されることになり、その高電圧により絶縁膜
４が絶縁破壊し、素子が不良になるという問題がある。
基板１上に絶縁膜４を介して半導体基板１と直接接続さ
れない電極パッド８やその電極パッド８に接続される抵
抗膜５などの導電膜が存在すると、外部リードを介して
侵入した静電気が帯電し、半導体基板１とのあいだに高
電圧が印加されることになり、その高電圧により絶縁膜
４が絶縁破壊し、素子が不良になるという問題がある。
【０００６】一方絶縁膜４を厚く形成すると絶縁破壊に
対し強くなるが、絶縁膜４を熱酸化法により形成する
と、０．９５μｍ形成するのに９時間程度要し、また、
ＣＶＤ法により形成すれば、０．６μｍ形成するのに１
５分程度で形成できるが、より緻密な膜を形成するため
に、熱酸化法により形成しようとすると、絶縁膜４を厚
く形成できないという問題がある。
対し強くなるが、絶縁膜４を熱酸化法により形成する
と、０．９５μｍ形成するのに９時間程度要し、また、
ＣＶＤ法により形成すれば、０．６μｍ形成するのに１
５分程度で形成できるが、より緻密な膜を形成するため
に、熱酸化法により形成しようとすると、絶縁膜４を厚
く形成できないという問題がある。
【０００７】本発明はこのような問題を解決するために
なされたもので、半導体基板に直接接続されないで絶縁
膜を介して導電膜が設けられるばあいに、該導電膜に静
電気などの高電圧が印加されても絶縁膜の絶縁破壊耐量
を向上させ、破壊しにくい半導体装置を提供することを
目的とする。
なされたもので、半導体基板に直接接続されないで絶縁
膜を介して導電膜が設けられるばあいに、該導電膜に静
電気などの高電圧が印加されても絶縁膜の絶縁破壊耐量
を向上させ、破壊しにくい半導体装置を提供することを
目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に絶縁膜を介して前記半導体基板と直接接
続されない導電膜が設けられる半導体装置であって、前
記半導体基板に直接接続された導電膜パターンが設けら
れ、該導電膜パターンと前記導電膜とのあいだに狭い間
隙部を形成するため突起部が前記導電膜および前記導電
膜パターンの少なくとも一方に設けられている。
半導体基板上に絶縁膜を介して前記半導体基板と直接接
続されない導電膜が設けられる半導体装置であって、前
記半導体基板に直接接続された導電膜パターンが設けら
れ、該導電膜パターンと前記導電膜とのあいだに狭い間
隙部を形成するため突起部が前記導電膜および前記導電
膜パターンの少なくとも一方に設けられている。
【０００９】ここに導電膜とは、アルミニウムやチタン
などからなる電極パッドや配線パターンのほか、ポリシ
リコンなどからなる配線、抵抗成分を有する抵抗膜など
も含む導電性を有する膜をいう。
などからなる電極パッドや配線パターンのほか、ポリシ
リコンなどからなる配線、抵抗成分を有する抵抗膜など
も含む導電性を有する膜をいう。
【００１０】前記間隙部の間隔が前記絶縁膜の厚さ以下
になるように前記突起部が設けられていることが、絶縁
膜の絶縁破壊が生じる前に突起部の間隙で放電が生じて
静電気を消滅させ、絶縁膜が保護されるため好ましい。
になるように前記突起部が設けられていることが、絶縁
膜の絶縁破壊が生じる前に突起部の間隙で放電が生じて
静電気を消滅させ、絶縁膜が保護されるため好ましい。
【００１１】前記半導体装置が抵抗内蔵型トランジスタ
であり、前記導電膜がポリシリコン抵抗膜からなり、前
記導電膜パターンは前記半導体基板に設けられたチャネ
ルストッパ拡散領域に電気的に接続されておれば、抵抗
膜先端の電極パッドに静電気が侵入しても、ポリシリコ
ン抵抗膜および突起部の間隙を介して導電膜パターンか
らチャネルストッパ拡散領域へ静電気が放電する。
であり、前記導電膜がポリシリコン抵抗膜からなり、前
記導電膜パターンは前記半導体基板に設けられたチャネ
ルストッパ拡散領域に電気的に接続されておれば、抵抗
膜先端の電極パッドに静電気が侵入しても、ポリシリコ
ン抵抗膜および突起部の間隙を介して導電膜パターンか
らチャネルストッパ拡散領域へ静電気が放電する。
【００１２】
【作用】本発明によれば、半導体基板と直接接続されな
いで半導体基板上に絶縁膜を介して電極パッドや抵抗膜
などの導電膜が設けられるばあいに、該導電膜と前記半
導体基板に接続させて設けられた導電膜とのあいだに狭
い間隙を形成するための突起部が設けられているので、
外部リードを介して電極パッドや抵抗膜などの導電膜に
静電気が侵入して帯電しても、絶縁膜を介した半導体基
板とのあいだの絶縁破壊耐量より突起部が設けられた間
隙部の絶縁破壊耐量の方が小さくなる。そのため、静電
気が放電するばあいは突起部が設けられた間隙部で起り
帯電した静電気は消滅し、導電膜の下の絶縁膜を介して
半導体基板に放電することはない。
いで半導体基板上に絶縁膜を介して電極パッドや抵抗膜
などの導電膜が設けられるばあいに、該導電膜と前記半
導体基板に接続させて設けられた導電膜とのあいだに狭
い間隙を形成するための突起部が設けられているので、
外部リードを介して電極パッドや抵抗膜などの導電膜に
静電気が侵入して帯電しても、絶縁膜を介した半導体基
板とのあいだの絶縁破壊耐量より突起部が設けられた間
隙部の絶縁破壊耐量の方が小さくなる。そのため、静電
気が放電するばあいは突起部が設けられた間隙部で起り
帯電した静電気は消滅し、導電膜の下の絶縁膜を介して
半導体基板に放電することはない。
【００１３】突起部で放電が生じたばあい、絶縁耐量が
低下しても突起部での絶縁が破壊することはなく、素子
として不良になることはない。一方、素子の動作の際に
は、導電膜と半導体基板間に印加される電圧は数Ｖ程度
で、静電気による印加電圧の1/100以下と小さいため、
狭い間隙部があっても、通常の動作時の絶縁特性には何
らの影響も生じない。
低下しても突起部での絶縁が破壊することはなく、素子
として不良になることはない。一方、素子の動作の際に
は、導電膜と半導体基板間に印加される電圧は数Ｖ程度
で、静電気による印加電圧の1/100以下と小さいため、
狭い間隙部があっても、通常の動作時の絶縁特性には何
らの影響も生じない。
【００１４】
【実施例】つぎに、図面を参照しながら本発明の半導体
装置について説明する。
装置について説明する。
【００１５】図１は本発明の半導体装置の一実施例であ
る抵抗内蔵型トランジスタの断面説明図（図１（ｂ））
およびその一部平面説明図（図１（ａ））である。
る抵抗内蔵型トランジスタの断面説明図（図１（ｂ））
およびその一部平面説明図（図１（ａ））である。
【００１６】図１において、符号１〜９は図２に基づい
て説明したものと同じ部分を示し、同じ機能を果す。す
なわち、たとえばｎ+型の半導体層１ａおよびｎ型のエ
ピタキシャル層１ｂからなる半導体基板１をコレクタ領
域とし、ｎ型のエピタキシャル層１ｂにｐ型拡散領域を
形成してベース領域２とし、ベース領域２にさらにｎ+
型の拡散領域を形成してエミッタ領域３としトランジス
タを構成するとともに、半導体基板１の表面に酸化ケイ
素などからなる絶縁膜４を介してポリシリコンなどから
なる抵抗膜５が設けられ、図２に示されるようにベース
電極６と接続されるとともに、抵抗膜５の他端にはアル
ミニウムなどからなる電極パッド８が設けられている。
ベース電極６およびエミッタ電極７はベース領域２およ
びエミッタ領域３とそれぞれ接続されるように、絶縁膜
４に設けられたコンタクト孔４ａ、４ｂを介してアルミ
ニウムなどにより電極パッド８と同時に形成される。
て説明したものと同じ部分を示し、同じ機能を果す。す
なわち、たとえばｎ+型の半導体層１ａおよびｎ型のエ
ピタキシャル層１ｂからなる半導体基板１をコレクタ領
域とし、ｎ型のエピタキシャル層１ｂにｐ型拡散領域を
形成してベース領域２とし、ベース領域２にさらにｎ+
型の拡散領域を形成してエミッタ領域３としトランジス
タを構成するとともに、半導体基板１の表面に酸化ケイ
素などからなる絶縁膜４を介してポリシリコンなどから
なる抵抗膜５が設けられ、図２に示されるようにベース
電極６と接続されるとともに、抵抗膜５の他端にはアル
ミニウムなどからなる電極パッド８が設けられている。
ベース電極６およびエミッタ電極７はベース領域２およ
びエミッタ領域３とそれぞれ接続されるように、絶縁膜
４に設けられたコンタクト孔４ａ、４ｂを介してアルミ
ニウムなどにより電極パッド８と同時に形成される。
【００１７】本発明では素子の廻りにｎ+領域として設
けられたチャネルストッパ拡散領域９にコンタクト孔４
ｃを介して接続されるようにアルミニウムなどからなる
導電膜パターン１０が設けられ、図１（ａ）に示される
ように、導電膜パターン１０とポリシリコンなどからな
る抵抗膜５（導電膜）の両方にそれぞれ設けられた突起
部１０ａおよび５ａにより狭い間隙部Ａが形成されてい
ることに特徴がある。この表面にはチッ化ケイ素膜や酸
化ケイ素膜などからなる保護膜が電極パッドの表面を除
いて設けられているが、図示されていない。
けられたチャネルストッパ拡散領域９にコンタクト孔４
ｃを介して接続されるようにアルミニウムなどからなる
導電膜パターン１０が設けられ、図１（ａ）に示される
ように、導電膜パターン１０とポリシリコンなどからな
る抵抗膜５（導電膜）の両方にそれぞれ設けられた突起
部１０ａおよび５ａにより狭い間隙部Ａが形成されてい
ることに特徴がある。この表面にはチッ化ケイ素膜や酸
化ケイ素膜などからなる保護膜が電極パッドの表面を除
いて設けられているが、図示されていない。
【００１８】突起部により形成される間隙部Ａは、電極
パッド８に静電気が帯電したばあいに間隙部Ａで放電さ
せて帯電した静電気を消滅させる役目を果す。そのた
め、広い範囲にわたって両者の間隔を狭くするのではな
く、狭い範囲（図１（ａ）の幅Ｗが通常０．５〜１μｍ
程度が好ましい）で間隔の狭いところが存在すると、電
界が集中して放電し易くなる。
パッド８に静電気が帯電したばあいに間隙部Ａで放電さ
せて帯電した静電気を消滅させる役目を果す。そのた
め、広い範囲にわたって両者の間隔を狭くするのではな
く、狭い範囲（図１（ａ）の幅Ｗが通常０．５〜１μｍ
程度が好ましい）で間隔の狭いところが存在すると、電
界が集中して放電し易くなる。
【００１９】前述のように表面には保護膜が設けられる
ため、この間隙部Ａもチッ化ケイ素などからなる保護膜
が充填されるが、突起部１０ａ、５ａの底面などの界面
を介して放電し易いことと、突起部１０ａ、５ａの幅Ｗ
が狭くなり放電し易いことなどにより、このような突起
部１０ａ、５ａで放電が起り、絶縁膜４を介しての放電
を抑制することができる。突起部１０ａと５ａの間隔Ｄ
は、半導体基板１と抵抗膜５とのあいだの絶縁膜４の厚
さ以下の間隔にすることで一層放電を突起部に集中さ
せ、絶縁膜４の絶縁破壊を防止することができる。
ため、この間隙部Ａもチッ化ケイ素などからなる保護膜
が充填されるが、突起部１０ａ、５ａの底面などの界面
を介して放電し易いことと、突起部１０ａ、５ａの幅Ｗ
が狭くなり放電し易いことなどにより、このような突起
部１０ａ、５ａで放電が起り、絶縁膜４を介しての放電
を抑制することができる。突起部１０ａと５ａの間隔Ｄ
は、半導体基板１と抵抗膜５とのあいだの絶縁膜４の厚
さ以下の間隔にすることで一層放電を突起部に集中さ
せ、絶縁膜４の絶縁破壊を防止することができる。
【００２０】本実施例では、間隙部Ａを形成するため、
導電膜パターン１０と導電膜である抵抗膜５の両方に突
起部１０ａ、５ａが設けられたが、突起部の形成はいず
れか一方でもよく、そのばあい、他方の導電膜に近接す
るように設けられておればよい。
導電膜パターン１０と導電膜である抵抗膜５の両方に突
起部１０ａ、５ａが設けられたが、突起部の形成はいず
れか一方でもよく、そのばあい、他方の導電膜に近接す
るように設けられておればよい。
【００２１】また、本実施例ではチャネルストッパ拡散
領域９と接続されたアルミニウムからなる導電膜パター
ン１０とポリシリコンからなる抵抗膜５とのあいだで突
起部が形成されたが、成膜の関係から両者が同じ高さ
（図１（ｂ）参照）に形成されているためである。しか
し、金属膜同士、ポリシリコン膜同士など他の組合せで
も、導電性を有する膜同士で、半導体基板に電気的に接
続された導電膜パターンと半導体基板上に絶縁膜を介し
て設けられた電極パッド、抵抗膜、配線膜などの導電膜
であれば、同様に突起部による狭い間隙部を形成するこ
とにより、放電のバイパスを形成することができ、絶縁
膜を保護することができる。
領域９と接続されたアルミニウムからなる導電膜パター
ン１０とポリシリコンからなる抵抗膜５とのあいだで突
起部が形成されたが、成膜の関係から両者が同じ高さ
（図１（ｂ）参照）に形成されているためである。しか
し、金属膜同士、ポリシリコン膜同士など他の組合せで
も、導電性を有する膜同士で、半導体基板に電気的に接
続された導電膜パターンと半導体基板上に絶縁膜を介し
て設けられた電極パッド、抵抗膜、配線膜などの導電膜
であれば、同様に突起部による狭い間隙部を形成するこ
とにより、放電のバイパスを形成することができ、絶縁
膜を保護することができる。
【００２２】
【発明の効果】本発明によれば、半導体基板上に絶縁膜
を介して半導体基板と直接接続されない電極パッドや該
電極パッドと接続された抵抗膜や配線膜などの導電膜が
存在するばあいに、半導体基板と接続された導電膜パタ
ーンを形成し、その少なくとも一方に突起部を設けて両
者間に狭い間隙部が形成されているため、導電膜に静電
気が帯電しても間隙部がバイパスとなって放電し、半導
体基板と導電膜とのあいだに介在する絶縁膜を介して放
電することが抑制される。その結果、絶縁膜の絶縁耐量
が向上し、厚い絶縁膜を形成する必要がなく製造工数を
削減できるとともに、半導体装置の信頼性も向上する。
を介して半導体基板と直接接続されない電極パッドや該
電極パッドと接続された抵抗膜や配線膜などの導電膜が
存在するばあいに、半導体基板と接続された導電膜パタ
ーンを形成し、その少なくとも一方に突起部を設けて両
者間に狭い間隙部が形成されているため、導電膜に静電
気が帯電しても間隙部がバイパスとなって放電し、半導
体基板と導電膜とのあいだに介在する絶縁膜を介して放
電することが抑制される。その結果、絶縁膜の絶縁耐量
が向上し、厚い絶縁膜を形成する必要がなく製造工数を
削減できるとともに、半導体装置の信頼性も向上する。
【図１】本発明の半導体装置の一実施例である抵抗内蔵
型トランジスタの説明図である。
型トランジスタの説明図である。
【図２】従来の抵抗内蔵型トランジスタの説明図であ
る。
る。
１ 半導体基板 ４ 絶縁膜 ５ 抵抗膜 ５ａ 突起部 ８ 電極パッド ９ チャネルストッパ拡散領域 １０ 導電膜パターン １０ａ 突起部 Ａ 間隙部
Claims (3)
- 【請求項１】 半導体基板上に絶縁膜を介して前記半導
体基板と直接接続されない導電膜が設けられる半導体装
置であって、前記半導体基板に直接接続された導電膜パ
ターンが設けられ、該導電膜パターンと前記導電膜との
あいだに狭い間隙部を形成するため突起部が前記導電膜
および前記導電膜パターンの少なくとも一方に設けられ
てなる半導体装置。 - 【請求項２】 前記間隙部の間隔が前記絶縁膜の厚さ以
下になるように前記突起部が設けられてなる請求項１記
載の半導体装置。 - 【請求項３】前記半導体装置が抵抗内蔵型トランジスタ
であり、前記導電膜がポリシリコン抵抗膜からなり、前
記導電膜パターンは前記半導体基板に設けられたチャネ
ルストッパ拡散領域に電気的に接続されてなる請求項１
または２記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7121863A JPH08316414A (ja) | 1995-05-19 | 1995-05-19 | 半導体装置 |
| US08/648,793 US5844293A (en) | 1995-05-19 | 1996-05-16 | Semiconductor device with improved dielectric breakdown strength |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7121863A JPH08316414A (ja) | 1995-05-19 | 1995-05-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316414A true JPH08316414A (ja) | 1996-11-29 |
Family
ID=14821803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7121863A Pending JPH08316414A (ja) | 1995-05-19 | 1995-05-19 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5844293A (ja) |
| JP (1) | JPH08316414A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5318155B2 (ja) * | 1971-12-29 | 1978-06-13 | ||
| US4430663A (en) * | 1981-03-25 | 1984-02-07 | Bell Telephone Laboratories, Incorporated | Prevention of surface channels in silicon semiconductor devices |
| US4713681A (en) * | 1985-05-31 | 1987-12-15 | Harris Corporation | Structure for high breakdown PN diode with relatively high surface doping |
-
1995
- 1995-05-19 JP JP7121863A patent/JPH08316414A/ja active Pending
-
1996
- 1996-05-16 US US08/648,793 patent/US5844293A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5844293A (en) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2971280B2 (ja) | キャパシタとその製造方法 | |
| JPS5852347B2 (ja) | 高耐圧半導体装置 | |
| JP2000286383A (ja) | 半導体装置およびその製造方法 | |
| US5808343A (en) | Input structure for digital integrated circuits | |
| EP0405501B1 (en) | Semiconductor device | |
| JP3035215B2 (ja) | 半導体装置 | |
| US5844293A (en) | Semiconductor device with improved dielectric breakdown strength | |
| JPH06120271A (ja) | 半導体装置 | |
| JP3327169B2 (ja) | 半導体装置 | |
| JPS5963772A (ja) | 半導体装置 | |
| JPH0629471A (ja) | 半導体装置 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JP3233698B2 (ja) | 半導体装置 | |
| JPS6156458A (ja) | 半導体装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JP3497608B2 (ja) | 半導体装置 | |
| JPS62237737A (ja) | 半導体集積回路装置 | |
| JPS61179576A (ja) | 半導体集積回路装置 | |
| JPH0122989B2 (ja) | ||
| JPS59154056A (ja) | 半導体装置 | |
| JPH062695U (ja) | 半導体装置 | |
| JPS5931051A (ja) | 高耐圧半導体装置 | |
| JPH1154576A (ja) | 半導体装置 | |
| JP2000333933A (ja) | 指紋検出装置 |