JPH1154576A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1154576A JPH1154576A JP9209436A JP20943697A JPH1154576A JP H1154576 A JPH1154576 A JP H1154576A JP 9209436 A JP9209436 A JP 9209436A JP 20943697 A JP20943697 A JP 20943697A JP H1154576 A JPH1154576 A JP H1154576A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pads
- semiconductor device
- electrode pad
- auxiliary electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 測定の前に、特性測定用回路の電極パッドと
測定用端子の導通状態の確認を行なうことができる半導
体装置を提供する。 【解決手段】 基板１１上に、製品としての機能を有す
る本体回路と別個に設けられ複数の素子により構成され
た特性測定用回路１２を備え、特性測定用回路１２には
基板１１と電気的に絶縁された複数個の電極パッド１
３、１４が設けられ、電極パッド１３、１４各々には、
補助電極パッド１５、１６が設けられていることを特徴
とする。
測定用端子の導通状態の確認を行なうことができる半導
体装置を提供する。 【解決手段】 基板１１上に、製品としての機能を有す
る本体回路と別個に設けられ複数の素子により構成され
た特性測定用回路１２を備え、特性測定用回路１２には
基板１１と電気的に絶縁された複数個の電極パッド１
３、１４が設けられ、電極パッド１３、１４各々には、
補助電極パッド１５、１６が設けられていることを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、製造工程における素子特性を測定するための
特性測定用回路を備えた半導体装置に関するものであ
る。
し、特に、製造工程における素子特性を測定するための
特性測定用回路を備えた半導体装置に関するものであ
る。
【０００２】
【従来の技術】図６は従来の製造工程における特性測定
用回路の１種であるショートチェックＴＥＧ（Test Ele
ment Group）を示す平面図、図７は図６のＡ−Ａ線に沿
う断面図であり、図において、１はリンが添加されたＰ
型単結晶シリコンからなるシリコン基板、２はシリコン
基板１上に設けられた櫛形状のショートチェックパター
ン、３、４はショートチェックパターン２に接続された
電極パッドである。
用回路の１種であるショートチェックＴＥＧ（Test Ele
ment Group）を示す平面図、図７は図６のＡ−Ａ線に沿
う断面図であり、図において、１はリンが添加されたＰ
型単結晶シリコンからなるシリコン基板、２はシリコン
基板１上に設けられた櫛形状のショートチェックパター
ン、３、４はショートチェックパターン２に接続された
電極パッドである。
【０００３】ショートチェックパターン２及び電極パッ
ド３、４は、リンが添加されたポリシリコン（多結晶シ
リコン）により構成されている。そして、ショートチェ
ックＴＥＧ全体、すなわちショートチェックパターン２
及び電極パッド３、４は、シリコン基板１と、絶縁膜で
あるシリコン酸化膜５により電気的に絶縁されている。
ド３、４は、リンが添加されたポリシリコン（多結晶シ
リコン）により構成されている。そして、ショートチェ
ックＴＥＧ全体、すなわちショートチェックパターン２
及び電極パッド３、４は、シリコン基板１と、絶縁膜で
あるシリコン酸化膜５により電気的に絶縁されている。
【０００４】このショートチェックＴＥＧでは、測定用
の１対の端子を電極パッド３、４にそれぞれ当接し、こ
れらの端子を介して電極パッド３、４間に５Ｖの電圧を
印加し、両端子間の電流の大きさが１ｐＡ以下であれば
合格（良品）とし、１ｐＡを超えるとショート不良と判
定して不合格（不良品）としている。
の１対の端子を電極パッド３、４にそれぞれ当接し、こ
れらの端子を介して電極パッド３、４間に５Ｖの電圧を
印加し、両端子間の電流の大きさが１ｐＡ以下であれば
合格（良品）とし、１ｐＡを超えるとショート不良と判
定して不合格（不良品）としている。
【０００５】
【発明が解決しようとする課題】従来のショートチェッ
クＴＥＧの問題点は、電極パッド３、４と測定端子との
間の導通状態を確認せずに測定を行っているために、実
際は電極パッド３、４間が導通状態にあった場合であっ
ても、誤って合格と判定する虞があるという点である。
クＴＥＧの問題点は、電極パッド３、４と測定端子との
間の導通状態を確認せずに測定を行っているために、実
際は電極パッド３、４間が導通状態にあった場合であっ
ても、誤って合格と判定する虞があるという点である。
【０００６】例えば、電極パッド３の表面に絶縁膜等の
絶縁材料が付着してしまった様な場合、電極パッド３と
端子との間が絶縁状態になってしまうために、実際は電
極パッド３、４間が導通状態になっていたにもかかわら
ず、両端子間に電圧を印加しても電流が流れず、誤って
合格と判定してしまうことがあった。シリコン基板１と
電極パッド３、４が電気的に導通した状態であれば、シ
リコン基板１と電極パッド３、４間で導通チェックを行
なえばよいが、これらの間が絶縁されているためにそれ
も不可能な状態である。
絶縁材料が付着してしまった様な場合、電極パッド３と
端子との間が絶縁状態になってしまうために、実際は電
極パッド３、４間が導通状態になっていたにもかかわら
ず、両端子間に電圧を印加しても電流が流れず、誤って
合格と判定してしまうことがあった。シリコン基板１と
電極パッド３、４が電気的に導通した状態であれば、シ
リコン基板１と電極パッド３、４間で導通チェックを行
なえばよいが、これらの間が絶縁されているためにそれ
も不可能な状態である。
【０００７】本発明は上記の事情に鑑みてなされたもの
であって、測定の前に、特性測定用回路の電極パッドと
測定用端子の導通状態の確認を行なうことができる半導
体装置を提供することにある。
であって、測定の前に、特性測定用回路の電極パッドと
測定用端子の導通状態の確認を行なうことができる半導
体装置を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明は次の様な半導体装置を採用した。すなわ
ち、請求項１記載の半導体装置は、基板上に、製品とし
ての機能を有する本体回路と別個に設けられ複数の素子
により構成された特性測定用回路を備えたもので、該特
性測定用回路に前記基板と電気的に絶縁された電極パッ
ドを複数個設け、前記電極パッド各々に補助電極パッド
を設けたものである。
に、本発明は次の様な半導体装置を採用した。すなわ
ち、請求項１記載の半導体装置は、基板上に、製品とし
ての機能を有する本体回路と別個に設けられ複数の素子
により構成された特性測定用回路を備えたもので、該特
性測定用回路に前記基板と電気的に絶縁された電極パッ
ドを複数個設け、前記電極パッド各々に補助電極パッド
を設けたものである。
【０００９】請求項２記載の半導体装置は、前記電極パ
ッド及び補助電極パッドを、絶縁膜を介して前記基板上
に設けたものである。
ッド及び補助電極パッドを、絶縁膜を介して前記基板上
に設けたものである。
【００１０】請求項３記載の半導体装置は、前記基板を
絶縁体基板とし、該絶縁体基板上に前記電極パッド及び
補助電極パッドを設けたものである。
絶縁体基板とし、該絶縁体基板上に前記電極パッド及び
補助電極パッドを設けたものである。
【００１１】請求項４記載の半導体装置は、前記特性測
定用回路を、製造工程における素子特性を測定するため
のＴＥＧとしたものである。
定用回路を、製造工程における素子特性を測定するため
のＴＥＧとしたものである。
【００１２】請求項５記載の半導体装置は、前記ＴＥＧ
を、ショートチェックＴＥＧとしたものである。
を、ショートチェックＴＥＧとしたものである。
【００１３】本発明の半導体装置では、特性測定用回路
に設けられた複数個の電極パッド各々に補助電極パッド
を設けたことにより、前記特性測定用回路の測定を行な
う前に、前記電極パッドと前記補助電極パッドそれぞれ
に測定端子を当接させ、両端子間に電圧を印加すること
により、前記電極パッドと測定端子との間の導通状態を
確認する。これにより、前記電極パッドと測定端子との
間の導通状態を確認した上で測定することが可能にな
り、正確な測定が行なわれ、不良品を誤って良品と判定
してしまう虞も無くなる。
に設けられた複数個の電極パッド各々に補助電極パッド
を設けたことにより、前記特性測定用回路の測定を行な
う前に、前記電極パッドと前記補助電極パッドそれぞれ
に測定端子を当接させ、両端子間に電圧を印加すること
により、前記電極パッドと測定端子との間の導通状態を
確認する。これにより、前記電極パッドと測定端子との
間の導通状態を確認した上で測定することが可能にな
り、正確な測定が行なわれ、不良品を誤って良品と判定
してしまう虞も無くなる。
【００１４】
【発明の実施の形態】以下、本発明の半導体装置の各実
施形態について図面に基づき説明する。
施形態について図面に基づき説明する。
【００１５】（第１の実施形態）図１は本発明の第１の
実施形態の半導体装置の特性測定用回路を示す平面図、
図２は図１のＢ−Ｂ線に沿う断面図であり、図におい
て、１１はシリコン基板、１２はシリコン基板１１上に
設けられたＴＥＧ等の特性測定用回路、１３、１４は特
性測定用回路１２に設けられた電極パッド、１５は電極
パッド１３に設けられた補助電極パッド、１６は電極パ
ッド１４に設けられた補助電極パッドである。
実施形態の半導体装置の特性測定用回路を示す平面図、
図２は図１のＢ−Ｂ線に沿う断面図であり、図におい
て、１１はシリコン基板、１２はシリコン基板１１上に
設けられたＴＥＧ等の特性測定用回路、１３、１４は特
性測定用回路１２に設けられた電極パッド、１５は電極
パッド１３に設けられた補助電極パッド、１６は電極パ
ッド１４に設けられた補助電極パッドである。
【００１６】ここでは、１つの電極パッド１３（１４）
には、ただ１つの補助電極パッド１５（１６）が設けら
れている。この特性測定用回路１２は、厚さが３００〜
７００μｍ程度のシリコン基板１１上に形成されたもの
で、厚さが３００〜２０００Å程度のシリコン酸化膜
（絶縁膜）５を介して電気的に絶縁されている。
には、ただ１つの補助電極パッド１５（１６）が設けら
れている。この特性測定用回路１２は、厚さが３００〜
７００μｍ程度のシリコン基板１１上に形成されたもの
で、厚さが３００〜２０００Å程度のシリコン酸化膜
（絶縁膜）５を介して電気的に絶縁されている。
【００１７】電極パッド１３、１４及び補助電極パッド
１５、１６は、厚さが１０００〜５０００Å程度、一辺
の長さが５０〜１００μｍ程度のもので、リンがドープ
されたポリシリコン、アルミニウム、タングステン等の
導電物質により構成されており、シリコン基板１１と
は、図２に示すように、厚さが３００〜２０００Å程度
のシリコン酸化膜５を介して電気的に絶縁されている。
１５、１６は、厚さが１０００〜５０００Å程度、一辺
の長さが５０〜１００μｍ程度のもので、リンがドープ
されたポリシリコン、アルミニウム、タングステン等の
導電物質により構成されており、シリコン基板１１と
は、図２に示すように、厚さが３００〜２０００Å程度
のシリコン酸化膜５を介して電気的に絶縁されている。
【００１８】次に、電極パッド１３、１４及び補助電極
パッド１５、１６を用いた測定方法について説明する。
まず、特性測定用回路１２の測定を行なう前に、電極パ
ッド１３と補助電極パッド１５それぞれに測定端子を当
接し、電極パッド１３と補助電極パッド１５が導通して
いるか否かを確認する。また、電極パッド１４と補助電
極パッド１６についても同様の確認をする。
パッド１５、１６を用いた測定方法について説明する。
まず、特性測定用回路１２の測定を行なう前に、電極パ
ッド１３と補助電極パッド１５それぞれに測定端子を当
接し、電極パッド１３と補助電極パッド１５が導通して
いるか否かを確認する。また、電極パッド１４と補助電
極パッド１６についても同様の確認をする。
【００１９】もし、導通していない様ならば原因を調
べ、対策を講じてから同様の導通の確認を再度行なう。
この電極パッド１３と補助電極パッド１５との導通及び
電極パッド１４と補助電極パッド１６との導通が確認で
きた後に、特性測定用回路１２の測定を行なえば、正確
な測定を行なうことができる。
べ、対策を講じてから同様の導通の確認を再度行なう。
この電極パッド１３と補助電極パッド１５との導通及び
電極パッド１４と補助電極パッド１６との導通が確認で
きた後に、特性測定用回路１２の測定を行なえば、正確
な測定を行なうことができる。
【００２０】ここで、本発明の第１の実施形態を適用し
た一例であるショートチェックＴＥＧについて説明す
る。図３はショートチェックＴＥＧを示す平面図であ
り、図において、２１、２２は、シリコン基板１１上に
設けられた櫛形状のショートチェックパターン２に接続
された電極パッド、２３は電極パッド２１に設けられた
補助電極パッド、２４は電極パッド２２に設けられた補
助電極パッドである。
た一例であるショートチェックＴＥＧについて説明す
る。図３はショートチェックＴＥＧを示す平面図であ
り、図において、２１、２２は、シリコン基板１１上に
設けられた櫛形状のショートチェックパターン２に接続
された電極パッド、２３は電極パッド２１に設けられた
補助電極パッド、２４は電極パッド２２に設けられた補
助電極パッドである。
【００２１】電極パッド２１、２２及び補助電極パッド
２３、２４は、いずれもリンが添加されたポリシリコン
により形成されており、層抵抗は６０Ω／□、厚さ４０
００Å、一辺の長さが５０μｍである。このショートチ
ェックＴＥＧは、上述した特性測定用回路１２と同様
に、厚さ７００μｍのシリコン基板１１とは、１０００
Åの厚さのシリコン酸化膜５で絶縁されている。
２３、２４は、いずれもリンが添加されたポリシリコン
により形成されており、層抵抗は６０Ω／□、厚さ４０
００Å、一辺の長さが５０μｍである。このショートチ
ェックＴＥＧは、上述した特性測定用回路１２と同様
に、厚さ７００μｍのシリコン基板１１とは、１０００
Åの厚さのシリコン酸化膜５で絶縁されている。
【００２２】次に、このショートチェックＴＥＧの測定
方法について説明する。まず、ショートチェックの測定
を行なう前に、電極パッド２１と補助電極パッド２３そ
れぞれに測定端子を当接し、電極パッド２１と補助電極
パッド２３が導通しているか否かを確認するために、両
端子間に５Ｖの電圧を印加し、電流が１０μＡ以上流れ
るか否かを確認する。また、電極パッド２２と補助電極
パッド２４についても同様の確認をする。
方法について説明する。まず、ショートチェックの測定
を行なう前に、電極パッド２１と補助電極パッド２３そ
れぞれに測定端子を当接し、電極パッド２１と補助電極
パッド２３が導通しているか否かを確認するために、両
端子間に５Ｖの電圧を印加し、電流が１０μＡ以上流れ
るか否かを確認する。また、電極パッド２２と補助電極
パッド２４についても同様の確認をする。
【００２３】もし、電流値が１０μＡ未満ならば原因を
調査し、対策を講じてから同様の導通の確認を再度行な
う。この電極パッド２１と補助電極パッド２３との間及
び電極パッド２２と補助電極パッド２４との間に電流が
１０μＡ以上流れていることが確認できた後に、ショー
トチェックを行えば、正確な測定値を得ることができ
る。
調査し、対策を講じてから同様の導通の確認を再度行な
う。この電極パッド２１と補助電極パッド２３との間及
び電極パッド２２と補助電極パッド２４との間に電流が
１０μＡ以上流れていることが確認できた後に、ショー
トチェックを行えば、正確な測定値を得ることができ
る。
【００２４】本実施形態の半導体装置の特性測定用回路
によれば、測定用の電極パッド１３、１４各々に補助電
極パッド１５、１６を設け、測定を行なう前に、電極パ
ッド１３（１４）と補助電極パッド１５（１６）との間
で導通しているか否かの確認を行ない、導通しているこ
とを確認してから測定するので、測定前に電極パッド１
３、１４と測定端子との間が確実に導通しているか否か
の確認を行うことができ、正確な測定値を得ることがで
きる。
によれば、測定用の電極パッド１３、１４各々に補助電
極パッド１５、１６を設け、測定を行なう前に、電極パ
ッド１３（１４）と補助電極パッド１５（１６）との間
で導通しているか否かの確認を行ない、導通しているこ
とを確認してから測定するので、測定前に電極パッド１
３、１４と測定端子との間が確実に導通しているか否か
の確認を行うことができ、正確な測定値を得ることがで
きる。
【００２５】なお、電極パッド１３（１４）と補助電極
パッド１５（１６）との接続は、導通チェックができ
て、しかも特性測定用回路１２に影響を及ぼさなければ
何処でも良い。また、電極パッド１３、１４と補助電極
パッド１５、１６の位置関係は、測定に影響を及ぼさな
いかぎり特に限定する必要はない。これは、ショートチ
ェックＴＥＧの電極パッド２１、２２及び補助電極パッ
ド２３、２４についても同様である。
パッド１５（１６）との接続は、導通チェックができ
て、しかも特性測定用回路１２に影響を及ぼさなければ
何処でも良い。また、電極パッド１３、１４と補助電極
パッド１５、１６の位置関係は、測定に影響を及ぼさな
いかぎり特に限定する必要はない。これは、ショートチ
ェックＴＥＧの電極パッド２１、２２及び補助電極パッ
ド２３、２４についても同様である。
【００２６】さらに、電極パッド１３（１４）に補助電
極パッド１５（１６）を設けるという本実施形態は、Ｔ
ＥＧに限らず、全ての回路の電極パッドに適用できるこ
とはいうまでもない。
極パッド１５（１６）を設けるという本実施形態は、Ｔ
ＥＧに限らず、全ての回路の電極パッドに適用できるこ
とはいうまでもない。
【００２７】（第２の実施形態）図４は本発明の第２の
実施形態の半導体装置の特性測定用回路を示す平面図、
図５は図４のＣ−Ｃ線に沿う断面図であり、図におい
て、３１は絶縁体基板である。この特性測定用回路１２
は、厚さが３００〜７００μｍ程度の絶縁体基板３１上
に直接形成されたもので電気的に絶縁されている。
実施形態の半導体装置の特性測定用回路を示す平面図、
図５は図４のＣ−Ｃ線に沿う断面図であり、図におい
て、３１は絶縁体基板である。この特性測定用回路１２
は、厚さが３００〜７００μｍ程度の絶縁体基板３１上
に直接形成されたもので電気的に絶縁されている。
【００２８】電極パッド１３、１４及び補助電極パッド
１５、１６は、上述した第１の実施形態と同様に、厚さ
が１０００〜５０００Å程度、一辺の長さが５０〜１０
０μｍ程度のもので、リンがドープされたポリシリコ
ン、アルミニウム、タングステン等の導電物質により構
成されており、絶縁体基板３１上に直接形成されてい
る。
１５、１６は、上述した第１の実施形態と同様に、厚さ
が１０００〜５０００Å程度、一辺の長さが５０〜１０
０μｍ程度のもので、リンがドープされたポリシリコ
ン、アルミニウム、タングステン等の導電物質により構
成されており、絶縁体基板３１上に直接形成されてい
る。
【００２９】この特性測定用回路１２の場合において
も、上述した第１の実施形態と同様に、補助電極パッド
１５、１６を用いて導通の確認を行い、導通しているこ
とを確認してから測定を行えば、正確な測定値が得られ
る。なお、絶縁体基板３１上に特性測定用回路１２を形
成するには、例えば、絶縁体基板３１上に半導体薄膜を
形成した後、既知の製造方法を用いて容易に形成するこ
とができる。
も、上述した第１の実施形態と同様に、補助電極パッド
１５、１６を用いて導通の確認を行い、導通しているこ
とを確認してから測定を行えば、正確な測定値が得られ
る。なお、絶縁体基板３１上に特性測定用回路１２を形
成するには、例えば、絶縁体基板３１上に半導体薄膜を
形成した後、既知の製造方法を用いて容易に形成するこ
とができる。
【００３０】
【発明の効果】以上説明した様に、本発明の半導体装置
によれば、特性測定用回路に設けられた複数個の電極パ
ッド各々に補助電極パッドを設けたので、前記特性測定
用回路の測定を行なう前に、前記電極パッドと測定端子
との間の導通状態を確認するので、前記電極パッドと測
定端子との間の導通状態を確認した上で測定することが
でき、正確な測定を行なうことができ、不良品を誤って
良品と判定してしまう虞が無くなるという効果を奏する
ことができる。
によれば、特性測定用回路に設けられた複数個の電極パ
ッド各々に補助電極パッドを設けたので、前記特性測定
用回路の測定を行なう前に、前記電極パッドと測定端子
との間の導通状態を確認するので、前記電極パッドと測
定端子との間の導通状態を確認した上で測定することが
でき、正確な測定を行なうことができ、不良品を誤って
良品と判定してしまう虞が無くなるという効果を奏する
ことができる。
【図１】 本発明の第１の実施形態の半導体装置の特性
測定用回路を示す平面図である。
測定用回路を示す平面図である。
【図２】 図１のＢ−Ｂ線に沿う断面図である。
【図３】 本発明の第１の実施形態を適用した一例であ
るショートチェックＴＥＧを示す平面図である。
るショートチェックＴＥＧを示す平面図である。
【図４】 本発明の第２の実施形態の半導体装置の特性
測定用回路を示す平面図である。
測定用回路を示す平面図である。
【図５】 図４のＣ−Ｃ線に沿う断面図である。
【図６】 従来のショートチェックＴＥＧを示す平面図
である。
である。
【図７】 図６のＡ−Ａ線に沿う断面図である。
１ シリコン基板 ２ ショートチェックパターン ３、４ 電極パッド ５ シリコン酸化膜（絶縁膜） １１ シリコン基板 １２ 特性測定用回路 １３、１４ 電極パッド １５、１６ 補助電極パッド ２１、２２ 電極パッド ２３、２４ 補助電極パッド ３１ 絶縁体基板
Claims (5)
- 【請求項１】 基板上に、製品としての機能を有する本
体回路と別個に設けられ複数の素子により構成された特
性測定用回路を備え、該特性測定用回路には前記基板と
電気的に絶縁された電極パッドが複数個設けられた半導
体装置において、 前記電極パッド各々には、補助電極パッドが設けられて
いることを特徴とする半導体装置。 - 【請求項２】 前記電極パッド及び補助電極パッドは、
絶縁膜を介して前記基板上に設けられていることを特徴
とする請求項１記載の半導体装置。 - 【請求項３】 前記基板は、絶縁体基板であり、該絶縁
体基板上に前記電極パッド及び補助電極パッドが設けら
れていることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記特性測定用回路は、製造工程におけ
る素子特性を測定するためのＴＥＧであることを特徴と
する請求項１記載の半導体装置。 - 【請求項５】 前記ＴＥＧは、ショートチェックＴＥＧ
であることを特徴とする請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9209436A JPH1154576A (ja) | 1997-08-04 | 1997-08-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9209436A JPH1154576A (ja) | 1997-08-04 | 1997-08-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154576A true JPH1154576A (ja) | 1999-02-26 |
Family
ID=16572838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9209436A Pending JPH1154576A (ja) | 1997-08-04 | 1997-08-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1154576A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112294326A (zh) * | 2020-12-01 | 2021-02-02 | 天津九安医疗电子股份有限公司 | 一种柔性血糖电化学测试探针及其组装方法 |
-
1997
- 1997-08-04 JP JP9209436A patent/JPH1154576A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112294326A (zh) * | 2020-12-01 | 2021-02-02 | 天津九安医疗电子股份有限公司 | 一种柔性血糖电化学测试探针及其组装方法 |
| CN112294326B (zh) * | 2020-12-01 | 2025-09-23 | 天津九安医疗电子股份有限公司 | 一种柔性血糖电化学测试探针及其组装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4387125B2 (ja) | 検査方法及び検査装置 | |
| JP4220094B2 (ja) | パワー半導体モジュール | |
| KR0180328B1 (ko) | 플러그 저항과 계면 저항을 분리하여 측정하는 방법과 그 테스트 패턴 | |
| JP2822951B2 (ja) | 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法 | |
| US6300647B1 (en) | Characteristic-evaluating storage capacitors | |
| JPH10125741A (ja) | 集積回路及び集積回路の製造方法及び集積回路の評価方法 | |
| CN112379245A (zh) | 金属电迁移测试结构及其测试方法 | |
| JPH10313033A (ja) | 半導体装置及びその製造方法 | |
| JPH0766263A (ja) | 多層金属配線の接触抵抗測定方法並びに半導体装置及び半導体ウェハ | |
| JPH0982714A (ja) | 半導体集積回路の入出力端子 | |
| CN120300100A (zh) | 测试结构及测试方法 | |
| KR100529453B1 (ko) | 프로브 카드용 니들과 그 제조 방법 | |
| JP2000012776A (ja) | 半導体装置の製造方法 | |
| JP3738369B2 (ja) | 半導体集積回路装置 | |
| US6163063A (en) | Semiconductor device | |
| JP3017049B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JP2973709B2 (ja) | 半導体素子の製造方法 | |
| JP2004150944A (ja) | 外力センサ | |
| CN101199059B (zh) | 带有功率器件的单片集成的半导体装置及其制造方法 | |
| JPS647499B2 (ja) | ||
| JPH01201964A (ja) | 半導体装置 | |
| JPH05267426A (ja) | 半導体装置及びその検査方法 | |
| JPS6143441A (ja) | 半導体装置のテスト方法 | |
| JPS63199437A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010814 |