JPH0832019A - ハイブリッド集積回路基板およびその製造方法 - Google Patents
ハイブリッド集積回路基板およびその製造方法Info
- Publication number
- JPH0832019A JPH0832019A JP6168309A JP16830994A JPH0832019A JP H0832019 A JPH0832019 A JP H0832019A JP 6168309 A JP6168309 A JP 6168309A JP 16830994 A JP16830994 A JP 16830994A JP H0832019 A JPH0832019 A JP H0832019A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- electrode
- circuit board
- electrodes
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 導電ペーストで、電極間をショートすること
のないハイブリッド集積回路基板およびその製造方法を
提供することを目的としている。 【構成】 凹部１ａの底部に少なくとも１個のベアチッ
プ３を実装する金属スタッドバンプ２を形成した電極１
ｃと外周に回路基板に接続する端子１ｅを設け、前記凹
部の電極と外周の端子をパターンで接続している多層基
板１と、電極３ａ以外の部分に保護絶縁ペースト４を印
刷し、電極に導電ペースト５を印刷した前記少なくとも
１個のベアチップとで構成し、前記多層基板に設けた凹
部に前記ベアチップを実装し、モールドしている。
のないハイブリッド集積回路基板およびその製造方法を
提供することを目的としている。 【構成】 凹部１ａの底部に少なくとも１個のベアチッ
プ３を実装する金属スタッドバンプ２を形成した電極１
ｃと外周に回路基板に接続する端子１ｅを設け、前記凹
部の電極と外周の端子をパターンで接続している多層基
板１と、電極３ａ以外の部分に保護絶縁ペースト４を印
刷し、電極に導電ペースト５を印刷した前記少なくとも
１個のベアチップとで構成し、前記多層基板に設けた凹
部に前記ベアチップを実装し、モールドしている。
Description
【０００１】
【産業上の利用分野】ハイブリッド集積回路基板および
その製造方法に係わり、特に、キャビティタイプの多層
基板の凹部にベアチップを実装したハイブリッド集積回
路基板およびその製造方法に関する。
その製造方法に係わり、特に、キャビティタイプの多層
基板の凹部にベアチップを実装したハイブリッド集積回
路基板およびその製造方法に関する。
【０００２】
【従来の技術】従来、ベアチップを多層基板１に設けた
凹部に実装する場合、図３に示すように、前記多層基板
１の電極１ａおよび電極１ｂに、針のように先の尖った
ピン９の先に導電性接着剤ペースト（以下導電ペースト
と略す）５を少量つけて塗布し、電極にＡｕスタッドバ
ンプ２を形成するベアチップ３を、実装する第一の方法
と、図４に示すように、予め導電ペースト５を平滑に印
刷した板１０の上に、電極３ａにＡｕスタッドバンプ２
を形成するベアチップ３の電極面を押しつけ、Ａｕスタ
ッドバンプ２に導電ペースト５を転写し、これを前記多
層基板１に実装する第二の方法があった。しかし、図５
に示すように、これらの方法では導電ペーストを電極に
塗布または転写する際、電極間をショートしてしまうと
いう問題があった。
凹部に実装する場合、図３に示すように、前記多層基板
１の電極１ａおよび電極１ｂに、針のように先の尖った
ピン９の先に導電性接着剤ペースト（以下導電ペースト
と略す）５を少量つけて塗布し、電極にＡｕスタッドバ
ンプ２を形成するベアチップ３を、実装する第一の方法
と、図４に示すように、予め導電ペースト５を平滑に印
刷した板１０の上に、電極３ａにＡｕスタッドバンプ２
を形成するベアチップ３の電極面を押しつけ、Ａｕスタ
ッドバンプ２に導電ペースト５を転写し、これを前記多
層基板１に実装する第二の方法があった。しかし、図５
に示すように、これらの方法では導電ペーストを電極に
塗布または転写する際、電極間をショートしてしまうと
いう問題があった。
【０００３】
【発明が解決しようとする課題】本発明は以上述べた問
題点を解決し、導電ペーストで、電極間をショートする
ことのないハイブリッド集積回路基板およびその製造方
法を提供することを目的としている。
題点を解決し、導電ペーストで、電極間をショートする
ことのないハイブリッド集積回路基板およびその製造方
法を提供することを目的としている。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、凹部に少なくとも１個のベアチップを実装
する金属スタッドバンプを形成した電極と外周に回路基
板に接続する端子を設け、前記凹部の電極と外周の端子
をパターンで接続している多層基板と、電極以外の部分
に保護絶縁ペーストを印刷し、電極に導電ペーストを印
刷した前記少なくとも１個のベアチップとで構成し、前
記多層基板に設けた凹部に前記ベアチップを実装し、モ
ールドしている。また、多層基板に設けた凹部に、ベア
チップを実装するものにおいて、多層基板の凹部の前記
ベアチップの電極に対応する電極に金属スタッドバンプ
を形成し、前記ベアチップの電極面の電極以外の部分に
保護絶縁ペーストを印刷し、硬化後、電極に導電ペース
トを印刷し、該ベアチップを前記多層基板の凹部に実装
するようにしている。
決するため、凹部に少なくとも１個のベアチップを実装
する金属スタッドバンプを形成した電極と外周に回路基
板に接続する端子を設け、前記凹部の電極と外周の端子
をパターンで接続している多層基板と、電極以外の部分
に保護絶縁ペーストを印刷し、電極に導電ペーストを印
刷した前記少なくとも１個のベアチップとで構成し、前
記多層基板に設けた凹部に前記ベアチップを実装し、モ
ールドしている。また、多層基板に設けた凹部に、ベア
チップを実装するものにおいて、多層基板の凹部の前記
ベアチップの電極に対応する電極に金属スタッドバンプ
を形成し、前記ベアチップの電極面の電極以外の部分に
保護絶縁ペーストを印刷し、硬化後、電極に導電ペース
トを印刷し、該ベアチップを前記多層基板の凹部に実装
するようにしている。
【０００５】
【作用】以上のように構成したので、本発明のハイブリ
ッド集積回路基板およびその製造方法によれば、多層基
板に設ける凹部の電極に、ワイヤーボンディング機等で
金属スタッドバンプを形成し、前記多層基板に電極以外
の電極面に保護絶縁ペーストを印刷し、硬化後、電極に
導電ペーストを印刷したベアチップを実装しているの
で、導電ペーストが印刷できるため電極間のショートを
防止し、さらに、保護絶縁ペーストがその信頼性を向上
している。
ッド集積回路基板およびその製造方法によれば、多層基
板に設ける凹部の電極に、ワイヤーボンディング機等で
金属スタッドバンプを形成し、前記多層基板に電極以外
の電極面に保護絶縁ペーストを印刷し、硬化後、電極に
導電ペーストを印刷したベアチップを実装しているの
で、導電ペーストが印刷できるため電極間のショートを
防止し、さらに、保護絶縁ペーストがその信頼性を向上
している。
【０００６】
【実施例】以下、図面に基づいて本発明によるハイブリ
ッド集積回路基板およびその製造方法を詳細に説明す
る。図１は本発明によるハイブリッド集積回路基板の一
実施例を示す断面図である。図において、１は凹部を２
段設ける多層基板で、最も深い２段目の凹部１ａの底に
は、電極１ｃが形成され、１段目の凹部１ｂの底に形成
する電極１ｄおよび、基板外周側面に形成する電極１ｅ
と内部パターンで接続されている。２はＡｕスタッドバ
ンプで、前記多層基板の電極１ｃおよび電極１ｄ上に、
ワイヤーボンディング機で熱圧着して形成している。３
はベアチップで、まず、電極３ａ以外の電極面に保護絶
縁樹脂ペースト４を印刷し熱を加えて硬化させ、つぎ
に、電極３ａに導電ペースト５を印刷している。６はベ
アチップ等の部品で、前記ベアチップ３と同じ処理をし
ている。７は回路基板である。８はモールド材である。
ッド集積回路基板およびその製造方法を詳細に説明す
る。図１は本発明によるハイブリッド集積回路基板の一
実施例を示す断面図である。図において、１は凹部を２
段設ける多層基板で、最も深い２段目の凹部１ａの底に
は、電極１ｃが形成され、１段目の凹部１ｂの底に形成
する電極１ｄおよび、基板外周側面に形成する電極１ｅ
と内部パターンで接続されている。２はＡｕスタッドバ
ンプで、前記多層基板の電極１ｃおよび電極１ｄ上に、
ワイヤーボンディング機で熱圧着して形成している。３
はベアチップで、まず、電極３ａ以外の電極面に保護絶
縁樹脂ペースト４を印刷し熱を加えて硬化させ、つぎ
に、電極３ａに導電ペースト５を印刷している。６はベ
アチップ等の部品で、前記ベアチップ３と同じ処理をし
ている。７は回路基板である。８はモールド材である。
【０００７】以上の構成において、つぎにハイブリッド
集積回路基板の製造方法を図２の流れ図にそって説明す
る。凹部を２段設ける多層基板１は、図２−ａのよう
に、電極１ｃ及び電極１ｄにＡｕスタッドバンプ２をワ
イヤーボンディング機により熱圧着している。ベアチッ
プ３は、まず、図２−ｂに示すように、電極３ａ以外の
電極面に保護絶縁樹脂ペースト４を印刷し熱を加えて硬
化させ、つぎに、図２−ｃに示すように、電極３ａに導
電ペースト５を印刷している。以上の加工の終わった前
記ベアチップ３を、図２−ｃに示すように、加工の終わ
った前記多層基板１の２段目の収納部に電極面を合わせ
て挿着し、所定の温度で熱処理して実装している。つぎ
に、図２−ｄに示すように、前記２段目の収納部に前記
ベアチップ３の実装の終わった多層基板１に、同様に加
工した別のベアチップ等６を実装している。全ての実装
が完了した多層基板１はモールド材８でモールド処理し
た後、図１のように、回路基板７に表面実装している。
集積回路基板の製造方法を図２の流れ図にそって説明す
る。凹部を２段設ける多層基板１は、図２−ａのよう
に、電極１ｃ及び電極１ｄにＡｕスタッドバンプ２をワ
イヤーボンディング機により熱圧着している。ベアチッ
プ３は、まず、図２−ｂに示すように、電極３ａ以外の
電極面に保護絶縁樹脂ペースト４を印刷し熱を加えて硬
化させ、つぎに、図２−ｃに示すように、電極３ａに導
電ペースト５を印刷している。以上の加工の終わった前
記ベアチップ３を、図２−ｃに示すように、加工の終わ
った前記多層基板１の２段目の収納部に電極面を合わせ
て挿着し、所定の温度で熱処理して実装している。つぎ
に、図２−ｄに示すように、前記２段目の収納部に前記
ベアチップ３の実装の終わった多層基板１に、同様に加
工した別のベアチップ等６を実装している。全ての実装
が完了した多層基板１はモールド材８でモールド処理し
た後、図１のように、回路基板７に表面実装している。
【０００８】
【発明の効果】以上説明したように、本発明によるハイ
ブリッド集積回路基板およびその製造方法によれば、多
層基板に設ける凹部の電極に、ワイヤーボンディング機
等で金属スタッドバンプを形成し、前記多層基板に電極
以外の電極面に保護絶縁ペーストを印刷し、硬化後、電
極に導電ペーストを印刷したベアチップを実装してお
り、導電ペーストを印刷しているため電極間のショート
が防止でき、さらに、保護絶縁ペーストの印刷がその信
頼性を向上している。
ブリッド集積回路基板およびその製造方法によれば、多
層基板に設ける凹部の電極に、ワイヤーボンディング機
等で金属スタッドバンプを形成し、前記多層基板に電極
以外の電極面に保護絶縁ペーストを印刷し、硬化後、電
極に導電ペーストを印刷したベアチップを実装してお
り、導電ペーストを印刷しているため電極間のショート
が防止でき、さらに、保護絶縁ペーストの印刷がその信
頼性を向上している。
【図１】本発明によるハイブリッド集積回路基板の一実
施例を示す断面図である。
施例を示す断面図である。
【図２】本発明によるハイブリッド集積回路基板の製造
方法の一実施例を示す流れ図である。
方法の一実施例を示す流れ図である。
【図３】従来のハイブリッド集積回路基板の一製造方法
の流れを示す図である。
の流れを示す図である。
【図４】従来のハイブリッド集積回路基板の別の製造方
法の流れを示す図である。
法の流れを示す図である。
【図５】従来のハイブリッド集積回路基板のショート状
況を示す図である。
況を示す図である。
１ キャビティタイプ多層基板 １ａ電極 １ｂ電極 １ｃ電極 ２ Ａｕスタッドバンプ ３ ベアチップ ３ａ電極 ４ 保護絶縁樹脂ペースト ５ 導電ペースト ６ ベアチップ等 ７ 回路基板 ８ モールド材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 Ｆ
Claims (5)
- 【請求項１】 凹部の底部に少なくとも１個のベアチッ
プを実装する金属スタッドバンプを形成した電極と外周
に回路基板に接続する端子を設け、前記凹部の電極と外
周の端子をパターンで接続している多層基板と、電極以
外の部分に保護絶縁ペーストを印刷し、電極に導電ペー
ストを印刷した前記少なくとも１個のベアチップとで構
成し、前記多層基板に設けた凹部に前記ベアチップを実
装し、モールドしていることを特徴とするハイブリッド
集積回路基板。 - 【請求項２】 多層基板に設けた凹部に、ベアチップを
実装するものにおいて、多層基板の凹部の前記ベアチッ
プの電極に対応する電極に金属スタッドバンプを形成
し、前記ベアチップの電極に導電ペーストを印刷し、該
ベアチップを前記多層基板に設けた凹部に実装するよう
にしていることを特徴とするハイブリッド集積回路基板
の製造方法。 - 【請求項３】 前記金属スタッドバンプは、ワイヤーボ
ンディング機で金属線を熱圧着していることを特徴とす
る請求項２記載のハイブリッド集積回路基板の製造方
法。 - 【請求項４】 前記ベアチップの電極への導電ペースト
の印刷は、前記ベアチップの電極面の電極以外の部分に
保護絶縁ペーストを印刷し、硬化後、行っていることを
特徴とする請求項２記載のハイブリッド集積回路基板の
製造方法。 - 【請求項５】 前記凹部を設ける多層基板は、前記ベア
チップの外形寸法より少し大き目の内形寸法としている
ことを特徴とする請求項２記載のハイブリッド集積回路
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6168309A JPH0832019A (ja) | 1994-07-20 | 1994-07-20 | ハイブリッド集積回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6168309A JPH0832019A (ja) | 1994-07-20 | 1994-07-20 | ハイブリッド集積回路基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832019A true JPH0832019A (ja) | 1996-02-02 |
Family
ID=15865642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6168309A Pending JPH0832019A (ja) | 1994-07-20 | 1994-07-20 | ハイブリッド集積回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832019A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100368607B1 (ko) * | 2000-04-17 | 2003-01-24 | 주식회사 케이이씨 | 반도체 패키지 |
-
1994
- 1994-07-20 JP JP6168309A patent/JPH0832019A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100368607B1 (ko) * | 2000-04-17 | 2003-01-24 | 주식회사 케이이씨 | 반도체 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3022393B2 (ja) | 半導体装置およびリードフレームならびに半導体装置の製造方法 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPH11354559A (ja) | ボールグリッドアレイ半導体パッケージのモールディ ング方法 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JPH0832019A (ja) | ハイブリッド集積回路基板およびその製造方法 | |
| JP4376448B2 (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JPH0563109A (ja) | モールド型ｉｃパツケージ | |
| JPH04316897A (ja) | Ｉｃカード | |
| JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPH05211280A (ja) | 混成集積回路装置 | |
| JP2000323646A (ja) | 絶縁材料ケース及び半導体装置 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPH0582596A (ja) | リードフレーム | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JP2001156208A (ja) | 半導体パッケージの製造方法 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JP3810155B2 (ja) | ワイヤボンディング方法 | |
| JPS62198143A (ja) | リ−ドフレ−ム | |
| JP2002124531A (ja) | 半導体装置の製造方法および半導体装置ならびに半導体装置の実装構造 | |
| JPH0340440A (ja) | 樹脂封止型混成集積回路及びその製造方法 | |
| JP2523209Y2 (ja) | 混成集積回路 |