JPH0832071B2 - 映像信号のクロマ位相補正方法 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、VTRやビデオディスク等の映像機器におい
て、再生映像信号に含まれるクロマ信号成分の不連続性
を検出して補正し、高品質な映像信号を得るための映像
信号のクロマ位相補正方法に関する。

従来の技術 VTRなどの磁気録画再生装置あるいはビデオディスク
などの映像再生装置等においては、ディスクなどの回転
式記録媒体の重心や偏りや、これを駆動するモータなど
の回転むらなどにより、再生映像信号のクロマ信号成分
に不連続が起こる。

また、VTRやビデオディスク等において、フィールド
メモリ等を用いて、倍速再生やスチル等の特殊再生を行
う際には、映像信号のクロマ位相の連続性に注意を払う
必要がある。このことを、NTSCの場合を例にとり第３図
を用いて説明する。

第３図はNTSC方式の映像信号のクロマの位相関係を示
したもので、４フィールドでクロマの位相が一巡するよ
うな４フィールドシーケンスの構成となっている。同図
において波形〜は、第１フィールド、第１ラインの開始
位置を基準にしてそれぞれの時点におけるクロマの位相
関係を示したものである。ここで、１フィールドメモリ
を用いてフィールドを間引くことにより倍速再生を行う
ことを考えると、同図に示す４フィールドシーケンスに
おいて、たとえば第１フィールドの次に第３フィールド
の映像信号が再生されることになる。すなわち水平同期
信号の連続性を考えると同図（ａ）における点の次に
同図（ｃ）における点の信号を再生することになり、
結局、同図において波形〜で示すようにクロマの位相が
反転してしまう。同様な不都合が、スロー再生等におい
ても起こる。このようなクロマの位相の不連続は、再生
画面の色相に大きな影響を与え、本来の色相とは異なる
色で再生されてしまう等の問題を有している。

このクロマ位相の不連続を補正する方式として（たと
えば、特開昭61-171295号公報）にも記されているよう
に、第４図および第５図に示すような、メモリを用いた
APC方式のクロマ位相補正方式が従来から知られてい
る。

第４図において、10はクロマ位相の不連続を持つ映像
信号の入力端子、20はクロマ位相の補正された映像信号
の出力端子である。また、１はアナログの入力映像信号
をディジタル信号に変換するA/D変換回路（A/D）、２は
RAMなどで構成されるメモリである。４はバースト分離
回路であり、前記バースト分離回路から抽出された不連
続を持つカラーバースト信号は書き込みクロック生成回
路（W.clk）50に入力される。

書き込みクロック生成回路50は、前記カラーバースト
信号に同期して、端子10からの入力映像信号のクロマ位
相に同期した書き込みクロックを生成する。入力端子30
は、この書き込みクロックの生成に必要となるバースト
ゲート制御信号の入力端子である。また、書き込みアド
レス制御回路60は前記書き込みクロックにより、書き込
みアドレスを出力する。

したがって、端子10から入力されたクロマ位相の不連
続を持つアナログの映像信号は、前記書き込みクロック
生成回路50から出力された書き込みクロックと同期して
A/D変換回路１でディジタル信号に変換され、書き込み
アドレス制御回路60のアドレスに応じてメモリ２に書き
込まれる。

一方、端子40からは時間軸変動のない安定した基準信
号（たとえば水平同期信号等）が入力され、読み出しク
ロック生成回路（R.clk）80からは、前記基準信号に同
期した読み出しクロックが生成される。読み出しアドレ
ス制御回路（R.add）70は、読み出しクロックに同期し
た読み出しアドレスを発生し、メモリ２の読み出しアド
レスを制御する。

このため、メモリ２に格納されていた映像信号のデー
タは、前記基準信号に同期して順次読み出され、D/A変
換回路（D/A）３で、前記読み出しクロックに同期して
アナログ信号に変換される。

したがって、書き込みクロックが入力映像信号のクロ
マ位相に同期していれば、メモリ２にはクロマ位相の連
続な映像信号として記憶されることになり、この結果、
出力端子20からは、クロマ位相の連続な映像信号が得ら
れることになる。

以上の動作説明から明らかなように、このクロマ位相
補正方式の性能は、書き込みクロックの生成方法に依存
しており、いかにして入力映像信号のクロマ位相に正確
に追従した書き込みクロックを生成するかが重要とな
る。

この書き込みクロック生成回路50の構成については、
第５図に示すいわゆるAPC回路で構成する方式が知られ
ている。以下、第４図の書き込みクロック生成回路50の
構成について示した第５図を用いて説明する。

第５図において、第４図のバースト分離回路４からの
カラーバースト信号が入力端子51を介して位相比較器53
の一方に入力される。56は電圧制御発振器（VCO）で、
その中心周波数は、第４図における読出しクロックの周
波数と同じ周波数に設定されている。第５図の電圧制御
発振器56の出力は、分周器57で分周され、入力映像信号
のカラーバースト信号と同じ周波数になり位相比較器53
に入力される。位相比較器53では、両著の位相差に応じ
た信号が出力され、バーストゲート回路54に送られる。
一方、入力端子30は第４図における入力端子30と同じ
で、入力映像信号のカラーバーストの部分のみを識別で
きるバーストゲート制御信号が入力されている。そこ
で、バーストゲート回路54では、前記位相比較器53かの
位相差信号について、入力映像信号でカラーバーストの
存在する期間のみをゲートして出力し、カラーバースト
の存在しない期間は特定の電位に固定して出力する。す
なわち、入力映像信号から分離したカラーバースト信号
と、電圧制御発振器（VCO）56の発振周波数を分周した
信号との位相比較を、入力映像信号にカラーバーストが
存在する期間でのみ行なうようにする。この後、バース
トゲート回路54の出力は低域通過フィルタ（LPF）55に
送られ、ここで、前記位相差に応じた電圧レベルに変換
され、電圧制御発振器（VCO）56の制御電圧となる。

以上の構成により、APC回路が構成され、その負帰還
制御作用によって、入力映像信号に含まれるカラーバー
スト信号の変動に追従した出力が電圧制御発振器（VC
O）56より得られ、この出力は、書き込みクロックとし
て端子52より出力される。

発明が解決しようとする問題点 この従来方式は、負帰還制御によるため、前述のよう
なクロマの位相が急激に反転してしまうような場合には
APC系の追従誤差を生じ、クロマ位相が補正されずに残
留してしまう問題がある。また、その補正能力を高める
ために、APC系の応答速度を高める試みもなされている
が、ノイズにも敏感に応答しやすくなって系の動作が不
安定になることがある。

本発明は、かかる点に鑑みてなされたもので、映像信
号に含まれるノイズ等の影響を受けることなく、クロマ
位相の不連続を安定かつ確実に除去できるクロマ位相の
補正方法を提供することにある。

問題点を解決するための手段 本発明は、前述のAPC回路等による負帰還制御は用い
ずに構成する方式で、少なくとも２以上の整数ｎに対し
て、映像信号に信号に含まれるカラーバースト信号の周
期２πに対して２π/nだけ順次遅延できる（ｎ−１）段
の遅延回路を備え、一方の位相比較器には、入力映像信
号に含まれるカラーバースト信号と、電圧制御発振器の
分周出力の位相関係に応じて前記遅延回路の出力を選択
的に制御する回路を備え、前記カラーバースト信号と前
記電圧制御発振器の分周出力との間に位相誤差が生じた
場合、すなわち、入力映像信号に含まれるカラーバース
ト信号に不連続が生じた場合には、その位相誤差をカラ
ーバースト信号の周期２πに対して２πk/n（ｋ＝0.1,
……ｎ）として検出し、この検出結果を用いて前記ｎ段
の遅延回路の出力を選択的に切り換えることにより映像
信号のクロマ位相を補正するものである。

作用 本発明は、前述のような構成により適切にクロマ位相
を補正するものである。

すなわち、入力映像信号に含まれるカラーバースト信
号に不連続が生じた場合、即座にその位相誤差を検出
し、前記（ｎ−１）段の遅延回路の出力をカラーバース
ト信号の位相が連続となるように選択的に切り換えて補
正するもので、APC回路等では残留誤差を生じてしまう
ような急激なクロマ位相の不連続に対しても、速く確実
に除去することができる。

実施例 以下本発明の一実施例の映像信号のクロマ位相補正方
法について図面を参照しながら説明する。

第１図は、本発明の一実施例の構成を示すブロック図
であり、特に、前記特許請求の範囲記載の整数ｎにおい
て、簡単のためｎ＝２の場合を示したものである。同図
において、10は映像信号の入力端子、20は映像信号の出
力端子であり、200は映像信号をカラーバースト信号の
周期２πに対して、π（180°）だけ遅延できる遅延回
路、201はセレクタである。また、４はバースト分離回
路、110および111は２値化回路、112はインバータ、113
および114は排他的論理和回路、115はスイッチ、116お
よび117はスイッチ115が解放された時に特定の電位に保
持するためのホールド回路、118および119は抵抗とコン
デンサ等で構成される積分器、120は比較器である。さ
らに、30はバーストゲート制御信号の入力端子であり、
また、100は基準のカラーバースト信号の入力端子であ
る。特に、この基準のカラーバースト信号については、
たとえばVTR時における色信号の周波数変換やビデオデ
ィスク等におけるサーボ系のコントールなどで基準のカ
ラーバースト信号を発生しているので、これを用いるこ
とができる。第１図において、第４図および第５図と同
一の番号を記した部分は同一の構成であることを示す。

第２図は、第１図に示す本発明による一実施例のクロ
マ位相補正回路において、英大文字で記した部分の信号
について、その動作を示した信号線図であり、第２図の
それぞれの信号名は、第１図における同一の英大文字で
記した部分の信号であることを示す。

以上のように構成された本発明によるクロマ位相補正
回路について以下その動作を説明する。

入力端子10からはいった映像信号は、遅延回路200や
セレクタ201に入力されるとともに、バースト分離回路
４に入力され、ここで、カラーバースト信号Ａが抽出さ
れる。このカラーバースト信号Ａは、２値化回路Ｃで論
理演算のできる２値信号Ｂとなり排他的論理和回路113
および114に送られる。また、入力端子100からはいった
基準のカラーバースト信号Ｂも同様に、２値化回路111
で２値化され信号Ｄとなり、排他的論理和回路113に送
られるととともに、インバータ112に送られて位相の反
転した信号Ｃ′となる。排他的論理和回路113では信号
Ｃと信号Ｄの排他的論理和として信号Ｅを出力する。同
様に排他的論理和回路114は、信号Ｆを出力する。一方
入力端子30には、入力映像信号のカラーバーストが存在
する期間を識別できるバーストゲート制御信号が入力さ
れており、スイッチ115は、カラーバーストの期間だけ
短絡となりそれ以外は開放となる。したがって、信号Ｅ
および信号Ｆは第２図に示す信号Ｇおよび信号Ｈのよう
な波形となる。次にホールド回路116および117は、カラ
ーバースト期間以外は、セレクタ115が開放となる直前
の値をホールドする構成となっており、第２図に示す信
号Ｇおよび信号Ｈは、それぞれ第２図に示す信号Ｉおよ
び信号Ｊのような波形となる。さらに、積分器118およ
び119は、数バースト期間の時定数をもつ構成にしてあ
り、結局、第２図に示す信号Ｉおよび信号Ｊは、それぞ
れ第２図に示す信号Ｐおよび信号Ｑのような波形とな
る。

ここで、信号Ｐおよび信号Ｑは、何れも基準のカラー
バースト信号と入力映像信号に含まれるカラーバースト
信号の排他的論理和を積分したものであるから両信号の
位相差に応じた電圧レベルになる。ところが、排他的論
理和回路113および114の入力は、基準のカラーバースト
信号が互いに反転位相で入力されており、この結果、信
号Ｐおよび信号Ｑの電圧レベルは、第２図に示すように
互いに相補的な電圧レベルとなる。そこで、入力映像信
号に含まれるカラーバースト信号が、不連続になり、π
（180°）だけの位相誤差を生じた場合には、第２図に
おける信号Ａおよび信号Ｃの波形は反転位相となる。こ
のとき、第２図に示す信号Ｅおよび信号Ｆは、丁度入れ
換えた波形となりこの結果、第２図に示す信号Ｐおよび
信号Ｑは、電圧レベルが互いに逆転する。すなわち入力
映像信号に含まれるカラーバースト信号で起こったπ
（180°）の不連続が、信号Ｐおよび信号Ｑの電圧レベ
ルの差として検出される。この後、比較器120では、第
２図に示す信号Ｐおよび信号Ｑの電圧レベルを比較し、
その大小関係によって信号Ｒを出力する。

一方、セレクタ201の一方の入力には、入力映像信号
が直接接続され、他方の入力には、カラーバースト信号
の周期でπ（180°）だけ入力映像信号を遅延した信号
が入力されている。したがって、前述の検出信号Ｒを用
いて、このセレクタを切り換えてやれば、入力映像信号
のカラーバースト信号におけるπ（180°）の位相ずれ
は、速くかつ確実に除去することができる。

また、以上の実施例では積分器118および119の時定数
を数バースト期間としたが、より高速の応答性を必要と
する場合には、この時定数を短くすることにより実現で
きる。

また、以上の実施例では、入力映像信号に含まれるカ
ラーバースト信号の不連続を、単にπ（180°）の位相
誤差で表わし、その検出結果を用いて系の入力映像信号
をカラーバースト信号の周期でπ（180°）だけ位相シ
フトするか否かを制御していたが、より安定な位相補正
を必要とする場合には、カラーバースト信号の周期２π
に対して、２π/n（ｎ＝2,3,4,……）だけ入力映像信号
を位相シフトできる遅延回路を（ｎ−１）個縦続結合
し、入力映像信号に含まれるカラーバースト信号の不連
続を２πk/n（０≦ｋ＜ｎ）の位相差として検出し、そ
の検出結果を用いて、前記（ｎ−１）個の遅延回路の出
力を選択的に切り換えることにより、より安定なクロマ
位相補正回路を構成することができる。

発明の効果 以上のように本発明によれば、入力映像信号に含まれ
るカラーバースト信号が、大きな位相誤差を起こして
も、直ちに検出し、位相補正を行なうことができる。

【図面の簡単な説明】

第１図は本発明による映像信号のクロマ位相補正方法の
一実施例の構成を示すブロック図、第２図は第１図に示
す本発明によるクロマ位相補正回路について、各部の動
作を示した信号線図、第３図は従来の技術の問題点の一
つを示す説明図、第４図は従来のクロマ位相補正方式の
構成を示すブロック図、第５図は第４図における従来の
書き込みクロック生成回路の詳細を示すブロック図であ
る。 １……A/D変換回路（A/D）、２……メモリ、３……D/A
変換回路（D/A）、４……バースト分離回路、10……回
路の入力端子、20……回路の出力端子、30……バースト
ゲート制御信号の入力端子、40……基準信号の入力端
子、50……書き込みクロック生成回路、60……書き込み
アドレス制御回路、70……読み出しアドレス制御回路、
80……読み出しクロック生成回路、51……書き込みクロ
ック生成回路の入力端子、52……書き込みクロック生成
回路の出力端子、53……位相比較器、54……バーストゲ
ート回路、55……低域通過フィルタ（LPF）、56……電
圧制御発振器（VCO）、57……分周器、100……基準のカ
ラーバースト信号の入力端子、110,111……２値化回
路、112……インバータ、113,114……排他的論理和回
路、115……スイッチ、116,117……ホールド回路、118,
119……積分器、120……比較器、200……遅延回路、201
……セレクタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 光二郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭53−60517（ＪＰ，Ａ) 特開 昭61−171295（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】複合映像信号に含まれるクロマ信号成分の
   不連続性を除去するためのクロマ位相補正回路におい
   て、前記複合映像信号に含まれるカラーバースト信号の
   周期２πについて、少なくとも２以上のｎに対して２π
   /nずつ順次、前記複合映像信号の遅延量を可変できるｎ
   −１段の遅延手段と、前記複合映像信号に含まれるクロ
   マ信号成分の位相の変化を、前記ｎに対して、２πk/n
   （１ｋ＜n,kは整数）の位相差として検出する位相差
   検出手段を備え、前記位相差検出手段の検出結果を用い
   て、前記遅延手段の遅延量を制御することを特徴とした
   映像信号のクロマ位相補正方法。