JPH0832163B2 - 共振スイッチ回路 - Google Patents
共振スイッチ回路Info
- Publication number
- JPH0832163B2 JPH0832163B2 JP1300885A JP30088589A JPH0832163B2 JP H0832163 B2 JPH0832163 B2 JP H0832163B2 JP 1300885 A JP1300885 A JP 1300885A JP 30088589 A JP30088589 A JP 30088589A JP H0832163 B2 JPH0832163 B2 JP H0832163B2
- Authority
- JP
- Japan
- Prior art keywords
- reverse current
- switching element
- resonance
- current blocking
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000903 blocking effect Effects 0.000 claims description 28
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000003071 parasitic effect Effects 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000009499 grossing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイッチング電源回路に関し、特に電流を正
弦波状にしてスイッチング損失を低減させた共振スイッ
チ回路に関する。
弦波状にしてスイッチング損失を低減させた共振スイッ
チ回路に関する。
従来のこの種の共振スイッチ回路を用いたスイッチン
グ電源回路の一例を第５図に示す。図において、直流電
圧源10の電流は、制御用IC12により制御されるFET等か
らなるスイッチング素子11で断続され、トランス13で変
圧される。変圧された電流は、整流用ダイオード14,15
で整流され、平滑用チョークコイル16,平滑用コンデン
サ17で平滑されて直流電圧として出力される。なお、18
は平滑用コンデンサである。
グ電源回路の一例を第５図に示す。図において、直流電
圧源10の電流は、制御用IC12により制御されるFET等か
らなるスイッチング素子11で断続され、トランス13で変
圧される。変圧された電流は、整流用ダイオード14,15
で整流され、平滑用チョークコイル16,平滑用コンデン
サ17で平滑されて直流電圧として出力される。なお、18
は平滑用コンデンサである。
ここで、前記スイッチング素子11には、共振用コイル
４と共振用コンデンサ５を接続し、断続化された電流を
正弦波状とし、スイッチング素子11のスイッチング動作
に同期させることで、スイッチング損失を低減させるよ
うにしている。
４と共振用コンデンサ５を接続し、断続化された電流を
正弦波状とし、スイッチング素子11のスイッチング動作
に同期させることで、スイッチング損失を低減させるよ
うにしている。
上述した従来の共振スイッチ回路は、スイッチング素
子11がオフのときには、スイッチング素子11を構成する
FETに寄生するダイオード等の逆電流阻止用一方向性素
子６を通して、スイッチング素子11がオンのときと逆方
向に電流が流れる。そして、この逆方向の電流は、逆電
流阻止用一方向性素子６に存在する大きな寄生容量によ
り、第６図に示すように、スイッチング素子11がターン
オフする際にスイッチング損失が発生することになる。
このため、スイッチング周波数を高周波化できず、しか
も効率も悪化するという問題が生じている。
子11がオフのときには、スイッチング素子11を構成する
FETに寄生するダイオード等の逆電流阻止用一方向性素
子６を通して、スイッチング素子11がオンのときと逆方
向に電流が流れる。そして、この逆方向の電流は、逆電
流阻止用一方向性素子６に存在する大きな寄生容量によ
り、第６図に示すように、スイッチング素子11がターン
オフする際にスイッチング損失が発生することになる。
このため、スイッチング周波数を高周波化できず、しか
も効率も悪化するという問題が生じている。
本発明はスイッチング損失を解消し、スイッチング周
波数の高周波化を可能にしてスイッチング効率を改善す
る共振スイッチ回路を提供することにある。
波数の高周波化を可能にしてスイッチング効率を改善す
る共振スイッチ回路を提供することにある。
本発明の共振スイッチ回路は、電界効果トランジスタ
等で構成されるスイッチング素子と、このスイッチング
素子に寄生するダイオードと逆極性に向けて直列に接続
された第１の逆電流阻止用一方向性素子と、この第１の
逆電流阻止用一方向性素子と逆極性に向けて前記スイッ
チング素子及び第１の逆電流阻止用一方向性素子と常時
並列状態にあるように接続された第２の逆電流阻止用一
方向性素子と、前記各逆電流阻止用一方向性素子と直列
に接続された共振用コイルと、この共振用コイルの他方
に接続された共振コンデンサとで構成している。
等で構成されるスイッチング素子と、このスイッチング
素子に寄生するダイオードと逆極性に向けて直列に接続
された第１の逆電流阻止用一方向性素子と、この第１の
逆電流阻止用一方向性素子と逆極性に向けて前記スイッ
チング素子及び第１の逆電流阻止用一方向性素子と常時
並列状態にあるように接続された第２の逆電流阻止用一
方向性素子と、前記各逆電流阻止用一方向性素子と直列
に接続された共振用コイルと、この共振用コイルの他方
に接続された共振コンデンサとで構成している。
この回路では、スイッチング素子がオフのときには、
スイッチング素子の寄生ダイオードを通して流れる電流
を第１の逆電流阻止用一方向性素子で阻止し、代わりに
寄生容量の小さな第２の逆電流阻止用一方向性素子を通
して通流させ、共振回路における電流の正弦波状化を保
持する一方で、スイッチング素子がターンオフされる際
の電流のクロスを防止する。
スイッチング素子の寄生ダイオードを通して流れる電流
を第１の逆電流阻止用一方向性素子で阻止し、代わりに
寄生容量の小さな第２の逆電流阻止用一方向性素子を通
して通流させ、共振回路における電流の正弦波状化を保
持する一方で、スイッチング素子がターンオフされる際
の電流のクロスを防止する。
次に、本発明を図面を参照して説明する。
第１図は本発明の共振スイッチ回路の基本回路を示す
回路図である。図において、１はFET等で構成したスイ
ッチング素子、2,3はそれぞれダイオード等で構成され
る第１及び第２の逆電流阻止用一方向性素子、４は共振
用コイル、５は共振用コンデンサである。共振用コイル
４と共振用コンデンサ５は共振回路を構成している。
回路図である。図において、１はFET等で構成したスイ
ッチング素子、2,3はそれぞれダイオード等で構成され
る第１及び第２の逆電流阻止用一方向性素子、４は共振
用コイル、５は共振用コンデンサである。共振用コイル
４と共振用コンデンサ５は共振回路を構成している。
前記スイッチング素子１は、制御信号によりスイッチ
ング動作を行う。第１の逆電流阻止用一方向性素子２
は、スイッチング素子１がオンしているときに流れる電
流の方向にむけて直列に接続され、スイッチング素子１
がオフのときに、スイッチング素子１に寄生するダイオ
ード等を通して流れる逆方向電流を阻止する。また、第
２の逆電流阻止用一方向性素子３は、前記スイッチング
素子１及び第１の逆電流阻止用一方向性素子２と逆極性
に向けて並列に接続され、スイッチング素子１がオフの
ときに、オン時と逆の電流を前記共振回路に流してい
る。
ング動作を行う。第１の逆電流阻止用一方向性素子２
は、スイッチング素子１がオンしているときに流れる電
流の方向にむけて直列に接続され、スイッチング素子１
がオフのときに、スイッチング素子１に寄生するダイオ
ード等を通して流れる逆方向電流を阻止する。また、第
２の逆電流阻止用一方向性素子３は、前記スイッチング
素子１及び第１の逆電流阻止用一方向性素子２と逆極性
に向けて並列に接続され、スイッチング素子１がオフの
ときに、オン時と逆の電流を前記共振回路に流してい
る。
第２図は、第１図の基本回路を適用した電源回路の一
実施例の回路図である。なお、同図において第５図の従
来回路と同一部分には同一符号を付してある。
実施例の回路図である。なお、同図において第５図の従
来回路と同一部分には同一符号を付してある。
この実施例では、スイッチング素子１にＮチャネルMO
SFETを使用し、かつ逆電流阻止用一方向性素子2,3には
それぞれダイオードを使用している。また、共振用コイ
ル４と共振用コンデンサ５は同一符号を付してある。
SFETを使用し、かつ逆電流阻止用一方向性素子2,3には
それぞれダイオードを使用している。また、共振用コイ
ル４と共振用コンデンサ５は同一符号を付してある。
この電源回路によれば、スイッチング素子１で断続さ
れる直流電源11の電流は、共振用コイル４と共振用コン
デンサ５の共振回路により正弦波状とされる。そして、
スイッチング素子１がオフしている状態では、このスイ
ッチング素子１に寄生するダイオード６からの逆方向電
流を第１の逆電流阻止用一方向性素子であるダイオード
２により阻止し、一方では逆方向電流を第２の逆電流阻
止用一方向性素子であるダイオード３を通して流してい
る。
れる直流電源11の電流は、共振用コイル４と共振用コン
デンサ５の共振回路により正弦波状とされる。そして、
スイッチング素子１がオフしている状態では、このスイ
ッチング素子１に寄生するダイオード６からの逆方向電
流を第１の逆電流阻止用一方向性素子であるダイオード
２により阻止し、一方では逆方向電流を第２の逆電流阻
止用一方向性素子であるダイオード３を通して流してい
る。
これにより、容量の大きな寄生ダイオード６を回避
し、容量の小さなダイオード３を通して逆方向電流を通
流することが可能となり、時間的な応答遅れを回避した
電流を流すことが可能となる。したがって、第３図に、
スイッチング素子１のスイッチング波形を示すように、
スイッチング素子１の両端の電圧VSとスイッチング素子
１に流れる電流ISが、ターンオフ時においてクロスする
ことがなく、スイッチング損失を確実に無くすことが可
能となる。
し、容量の小さなダイオード３を通して逆方向電流を通
流することが可能となり、時間的な応答遅れを回避した
電流を流すことが可能となる。したがって、第３図に、
スイッチング素子１のスイッチング波形を示すように、
スイッチング素子１の両端の電圧VSとスイッチング素子
１に流れる電流ISが、ターンオフ時においてクロスする
ことがなく、スイッチング損失を確実に無くすことが可
能となる。
なお、第４図は、本発明の基本回路の変形例を示して
おり、共振用コンデンサ５をスイッチング素子1,ダイオ
ード2,及び共振用コイル４と並列に接続している。この
回路においても、動作原理は第１図と同じである。
おり、共振用コンデンサ５をスイッチング素子1,ダイオ
ード2,及び共振用コイル４と並列に接続している。この
回路においても、動作原理は第１図と同じである。
また、ダイオード2,3の極性方向は、スイッチング素
子１の極性に応じて反対方向になることは言うまでもな
い。
子１の極性に応じて反対方向になることは言うまでもな
い。
以上説明したように本発明は、スイッチング素子と直
列に第１の逆電流阻止用一方向性素子を接続し、かつこ
れらと並列に逆極性で第２の逆電流阻止用一方向性素子
を接続しているので、スイッチング素子がオフのときに
は、スイッチング素子の寄生ダイオードを通して流れる
電流を第１の逆電流阻止用一方向性素子で阻止し、代わ
りに寄生容量の小さな第２の逆電流阻止用一方向性素子
を通して通流させることが可能となり、共振回路におけ
る電流の正弦波状化を保持する一方で、スイッチング素
子がターンオフされる際の電流のクロスを防止し、スイ
ッチング損失を解消し、その高周波化，高効率化を達成
することができる効果がある。
列に第１の逆電流阻止用一方向性素子を接続し、かつこ
れらと並列に逆極性で第２の逆電流阻止用一方向性素子
を接続しているので、スイッチング素子がオフのときに
は、スイッチング素子の寄生ダイオードを通して流れる
電流を第１の逆電流阻止用一方向性素子で阻止し、代わ
りに寄生容量の小さな第２の逆電流阻止用一方向性素子
を通して通流させることが可能となり、共振回路におけ
る電流の正弦波状化を保持する一方で、スイッチング素
子がターンオフされる際の電流のクロスを防止し、スイ
ッチング損失を解消し、その高周波化，高効率化を達成
することができる効果がある。
第１図は本発明の共振スイッチ回路の基本回路図、第２
図は第１図の回路を適用した電源回路の一実施例の回路
図、第３図は第２図のスイッチ回路におけるスイッチン
グ波形図、第４図は本発明の基本回路の変形例の回路
図、第５図は従来のスイッチ回路を使用した電源回路の
回路図、第６図は従来のスイッチ回路におけるスイッチ
ング波形図である。 １…スイッチング素子、２…第１の逆電流阻止用一方向
性素子（ダイオード）、３…第２の逆電流阻止用一方向
性素子（ダイオード）、４…共振用コイル、５…共振用
コンデンサ、６…寄生ダイオード、10…直流電源、11…
スイッチング素子、12…制御用IC、13…トランス、14,1
5…整流用ダイオード、16…平滑用チョークコイル、17
…平滑用コンデンサ、18…平滑用コンデンサ。
図は第１図の回路を適用した電源回路の一実施例の回路
図、第３図は第２図のスイッチ回路におけるスイッチン
グ波形図、第４図は本発明の基本回路の変形例の回路
図、第５図は従来のスイッチ回路を使用した電源回路の
回路図、第６図は従来のスイッチ回路におけるスイッチ
ング波形図である。 １…スイッチング素子、２…第１の逆電流阻止用一方向
性素子（ダイオード）、３…第２の逆電流阻止用一方向
性素子（ダイオード）、４…共振用コイル、５…共振用
コンデンサ、６…寄生ダイオード、10…直流電源、11…
スイッチング素子、12…制御用IC、13…トランス、14,1
5…整流用ダイオード、16…平滑用チョークコイル、17
…平滑用コンデンサ、18…平滑用コンデンサ。
フロントページの続き (56)参考文献 米国特許4720667（ＵＳ，Ａ) “Ａ ＺＥＲＯ−ＣＵＲＲＥＮＴ−ＳＷ ＩＴＣＨＥＤ ＯＦＦ−ＬＩＮＥ ＱＵＡ ＳＩ−ＲＥＳＯＮＡＮＴ ＣＯＮＶＥＲＴ ＥＲ ＷＩＴＨ ＲＥＤＵＣＥＤ ＦＲＥ ＱＵＥＮＣＹ ＲＡＮＧＥ”Ｍ．Ｍ．Ｊｏ ｖａｎｏｖｉｃ，Ｆ．Ｃ．Ｌｅｅ，Ｄ. Ｙ．Ｃｈｅｎ，ＨＦＰＣ・ＭＡＹ 1988 ＰＲＯＣＥＥＤＩＮＧＳ Ｐ．Ｐ．15−24
Claims (1)
- 【請求項１】電界効果トランジスタ等で構成されるスイ
ッチング素子と、このスイッチング素子に寄生するダイ
オードと逆極性に向けて直列に接続された第１の逆電流
阻止用一方向性素子と、この第１の逆電流阻止用一方向
性素子と逆極性に向けて前記スイッチング素子及び第１
の逆電流阻止用一方向性素子と常時並列状態にあるよう
に接続された第２の逆電流阻止用一方向性素子と、前記
各逆電流阻止用一方向性素子と直列に接続された共振用
コイルと、この共振用コイルの他方に接続された共振用
コンデンサとで構成したことを特徴とする共振スイッチ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1300885A JPH0832163B2 (ja) | 1989-11-21 | 1989-11-21 | 共振スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1300885A JPH0832163B2 (ja) | 1989-11-21 | 1989-11-21 | 共振スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03164065A JPH03164065A (ja) | 1991-07-16 |
| JPH0832163B2 true JPH0832163B2 (ja) | 1996-03-27 |
Family
ID=17890293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1300885A Expired - Lifetime JPH0832163B2 (ja) | 1989-11-21 | 1989-11-21 | 共振スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832163B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513381B2 (ja) * | 1991-09-24 | 1996-07-03 | ヤマハ株式会社 | 電源回路 |
| JP4267865B2 (ja) | 2002-04-19 | 2009-05-27 | 株式会社デンソー | 負荷駆動装置 |
| JP2014230287A (ja) * | 2013-05-17 | 2014-12-08 | 三菱電機株式会社 | スイッチング電源 |
| JP6129244B2 (ja) * | 2015-07-01 | 2017-05-17 | 三菱電機株式会社 | Ｄｃ／ｄｃコンバータ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4720667A (en) | 1986-06-20 | 1988-01-19 | Lee Fred C | Zero-current switching quasi-resonant converters operating in a full-wave mode |
-
1989
- 1989-11-21 JP JP1300885A patent/JPH0832163B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4720667A (en) | 1986-06-20 | 1988-01-19 | Lee Fred C | Zero-current switching quasi-resonant converters operating in a full-wave mode |
Non-Patent Citations (1)
| Title |
|---|
| "ＡＺＥＲＯ−ＣＵＲＲＥＮＴ−ＳＷＩＴＣＨＥＤＯＦＦ−ＬＩＮＥＱＵＡＳＩ−ＲＥＳＯＮＡＮＴＣＯＮＶＥＲＴＥＲＷＩＴＨＲＥＤＵＣＥＤＦＲＥＱＵＥＮＣＹＲＡＮＧＥ"Ｍ．Ｍ．Ｊｏｖａｎｏｖｉｃ，Ｆ．Ｃ．Ｌｅｅ，Ｄ．Ｙ．Ｃｈｅｎ，ＨＦＰＣ・ＭＡＹ１９８８ＰＲＯＣＥＥＤＩＮＧＳＰ．Ｐ．１５−２４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03164065A (ja) | 1991-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100852550B1 (ko) | 자기-구동 동기식 정류를 위한 방법 및 회로 | |
| KR100691929B1 (ko) | 플로팅 게이트를 가진 동기 정류기에 대한 일반적인 자기 구동 동기 정류 방식 | |
| US4785387A (en) | Resonant converters with secondary-side resonance | |
| US5132889A (en) | Resonant-transition DC-to-DC converter | |
| US6483724B1 (en) | DC/DC ZVS full bridge converter power supply method and apparatus | |
| EP1236265B1 (en) | Externally-driven scheme for synchronous rectification | |
| US10686361B2 (en) | Synchronous rectifier gate driver with active clamp | |
| JPH0832163B2 (ja) | 共振スイッチ回路 | |
| JP3259128B2 (ja) | 同期整流回路 | |
| JPH05199093A (ja) | Ｐ−チヤネル電界効果トランジスタ駆動回路 | |
| JPH09149635A (ja) | スイッチング電源装置 | |
| JPH07245946A (ja) | 半導体スイッチ回路 | |
| JPS63503431A (ja) | 自励発振高周波電力コンバ−タ | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JPS5875485A (ja) | 変成器 | |
| JP2001327163A (ja) | 同期整流スイッチングコンバータ | |
| JPH0748945B2 (ja) | 共振形コンバータ | |
| JP2583457B2 (ja) | スイッチング電源装置 | |
| JPH0583940A (ja) | スイツチング電源装置 | |
| JP4136349B2 (ja) | 自励発振回路 | |
| JP2858412B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JPH07312864A (ja) | 直流安定化電源装置 | |
| JPH09271167A (ja) | 同期整流回路 | |
| JP2742820B2 (ja) | 電源装置 | |
| JPH01194606A (ja) | Ｍｏｓｆｅｔのドライブ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |