JPH0832411A - 同調回路 - Google Patents
同調回路Info
- Publication number
- JPH0832411A JPH0832411A JP7186701A JP18670195A JPH0832411A JP H0832411 A JPH0832411 A JP H0832411A JP 7186701 A JP7186701 A JP 7186701A JP 18670195 A JP18670195 A JP 18670195A JP H0832411 A JPH0832411 A JP H0832411A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- analog
- stable
- integrated
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
Landscapes
- Networks Using Active Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 高精度電流基準Ｉref をアナログ・デジタル
変換器２１８と共に使用して、内部抵抗値の変動を表わ
すデジタル出力を生成する同調回路２０２を提供する。 【構成】 アナログ電圧信号をアナログ・デジタル変換
器２１８に提供するために、高精度電流基準Ｉref を内
部同調抵抗器Ｒ２１０に供給する。アナログ電圧信号
は、プロセスおよび温度による同調抵抗器の値の変動に
従って変化する。デジタル出力２２８は、同調回路２０
２および能動ＲＣフィルタ２０８に含まれるプログラマ
ブル・コンデンサ配列Ｃ２２０，Ｃ２２２を制御する。
能動ＲＣフィルタ２０８の帯域幅は、プログラマブル・
コンデンサ配列Ｃ２２０，Ｃ２２２および内部抵抗器Ｒ
２１２，Ｒ２１４，Ｒ２１６によって制御される。
変換器２１８と共に使用して、内部抵抗値の変動を表わ
すデジタル出力を生成する同調回路２０２を提供する。 【構成】 アナログ電圧信号をアナログ・デジタル変換
器２１８に提供するために、高精度電流基準Ｉref を内
部同調抵抗器Ｒ２１０に供給する。アナログ電圧信号
は、プロセスおよび温度による同調抵抗器の値の変動に
従って変化する。デジタル出力２２８は、同調回路２０
２および能動ＲＣフィルタ２０８に含まれるプログラマ
ブル・コンデンサ配列Ｃ２２０，Ｃ２２２を制御する。
能動ＲＣフィルタ２０８の帯域幅は、プログラマブル・
コンデンサ配列Ｃ２２０，Ｃ２２２および内部抵抗器Ｒ
２１２，Ｒ２１４，Ｒ２１６によって制御される。
Description
【０００１】
【産業上の利用分野】本発明は、一般にアナログ信号プ
ロセス・システムに関し、さらに詳しくはアナログ信号
プロセス・システムの同調に関する。
ロセス・システムに関し、さらに詳しくはアナログ信号
プロセス・システムの同調に関する。
【０００２】
【従来の技術】アナログ信号プロセス・システムはしば
しば、演算増幅器（オペアンプ），抵抗器，およびコン
デンサから成る能動アナログフィルタを使用する。デジ
タル相補−対称形金属酸化物半導体（complimentary-sy
mmetry metal-oxide-semiconductor：ＣＭＯＳ）など、
安価な混合信号集積回路（ＩＣ）プロセスのために、大
値集積抵抗器（large value integrated resistors）は
一般に、低劣な製造公差（約２５％）および約５０００
ｐｐｍ／℃（１℃当たり１００万分の５０００部）とい
う比較的高い温度係数を有する。
しば、演算増幅器（オペアンプ），抵抗器，およびコン
デンサから成る能動アナログフィルタを使用する。デジ
タル相補−対称形金属酸化物半導体（complimentary-sy
mmetry metal-oxide-semiconductor：ＣＭＯＳ）など、
安価な混合信号集積回路（ＩＣ）プロセスのために、大
値集積抵抗器（large value integrated resistors）は
一般に、低劣な製造公差（約２５％）および約５０００
ｐｐｍ／℃（１℃当たり１００万分の５０００部）とい
う比較的高い温度係数を有する。
【０００３】ここで添付図面の図１を参照して、二次セ
イレン−ケイ（Saylen-Keye ）能動ＲＣ低域フィルタと
して知られる先行技術の能動抵抗−容量（ＲＣ）フィル
タ１００が示される。抵抗器Ｒ１０２，Ｒ１０４，Ｒ１
０６，およびコンデンサＣ１０８，Ｃ１１０は、フィル
タ１００の−３ｄＢの帯域幅を制御し、これらの抵抗器
は一般に、マイクロプロセッサ制御下の抵抗器配列とし
て、チップ上に集積される。これらの抵抗器配列は、製
造公差が低劣であることに関連する問題を生じ、−３ｄ
Ｂの帯域幅はほぼその大きさだけ変化することがある。
このような複雑さの能動ＲＣフィルタの場合、内部拡散
抵抗の代わりに、外部高精度抵抗器を使用することは実
際的でない。これらの抵抗器配列を使用することに関連
する別の短所として、必要になるダイ空間の量や比較的
高価なアナログ・プロセスがある。セイレン−ケイ・フ
ィルタ１００のようなフィルタ回路は、プロセス特性の
変動を補償するために、通常プログラミングの形で、工
場レベルで抵抗器配列を手動で同調することがしばしば
必要になる。これは、これらの回路の生産に関わるコス
トおよび時間をさらに押し上げる。
イレン−ケイ（Saylen-Keye ）能動ＲＣ低域フィルタと
して知られる先行技術の能動抵抗−容量（ＲＣ）フィル
タ１００が示される。抵抗器Ｒ１０２，Ｒ１０４，Ｒ１
０６，およびコンデンサＣ１０８，Ｃ１１０は、フィル
タ１００の−３ｄＢの帯域幅を制御し、これらの抵抗器
は一般に、マイクロプロセッサ制御下の抵抗器配列とし
て、チップ上に集積される。これらの抵抗器配列は、製
造公差が低劣であることに関連する問題を生じ、−３ｄ
Ｂの帯域幅はほぼその大きさだけ変化することがある。
このような複雑さの能動ＲＣフィルタの場合、内部拡散
抵抗の代わりに、外部高精度抵抗器を使用することは実
際的でない。これらの抵抗器配列を使用することに関連
する別の短所として、必要になるダイ空間の量や比較的
高価なアナログ・プロセスがある。セイレン−ケイ・フ
ィルタ１００のようなフィルタ回路は、プロセス特性の
変動を補償するために、通常プログラミングの形で、工
場レベルで抵抗器配列を手動で同調することがしばしば
必要になる。これは、これらの回路の生産に関わるコス
トおよび時間をさらに押し上げる。
【０００４】
【発明が解決しようとする課題】したがって、回路がプ
ロセスや温度の変動に影響されずに維持され、手動同調
の手間が緩和されるように、能動ＲＣフィルタ１００な
どのアナログ集積回路を同調するための改良された回路
および方法が必要である。
ロセスや温度の変動に影響されずに維持され、手動同調
の手間が緩和されるように、能動ＲＣフィルタ１００な
どのアナログ集積回路を同調するための改良された回路
および方法が必要である。
【０００５】
【０００６】
【実施例】超大規模集積（ＶＬＳＩ）回路では、ＩＣの
最高８０％までをデジタルとすることができる。デジタ
ル・プロセスでは、面積抵抗などのアナログ部品の特徴
はあまりよく制御されない。したがって、可能な場合は
いつもデジタル・プロセスを使用することが望ましい。
デジタルＣＭＯＳ技術では、デジタル交換に関係するプ
ロセスだけが、最高性能を発揮するように調整（tweaki
ng）する必要がある。ＣＭＯＳデバイスは極めて小さく
する（つまり、ＩＣチップ上の小さいシリコン領域を占
める）ことができ、かつ製造工程は比較的（アナログに
比べて）単純であるので、多くのＶＬＳＩ回路はＣＭＯ
Ｓ技術を用いて作成される。
最高８０％までをデジタルとすることができる。デジタ
ル・プロセスでは、面積抵抗などのアナログ部品の特徴
はあまりよく制御されない。したがって、可能な場合は
いつもデジタル・プロセスを使用することが望ましい。
デジタルＣＭＯＳ技術では、デジタル交換に関係するプ
ロセスだけが、最高性能を発揮するように調整（tweaki
ng）する必要がある。ＣＭＯＳデバイスは極めて小さく
する（つまり、ＩＣチップ上の小さいシリコン領域を占
める）ことができ、かつ製造工程は比較的（アナログに
比べて）単純であるので、多くのＶＬＳＩ回路はＣＭＯ
Ｓ技術を用いて作成される。
【０００７】ここで説明する発明は、安定電流基準(sta
ble current reference)，アナログ・デジタル変換器
（つまり，ＡＤＣ），およびプログラマブル・コンデン
サ配列（つまり，Ｃ−ＤＡＣ）を使用して、能動ＲＣフ
ィルタの内部抵抗変動をデジタル的に校正する。本発明
に追加して、抵抗に対するフィルタの帯域幅感受性は、
ＡＤＣの分解能によってのみ制限される。
ble current reference)，アナログ・デジタル変換器
（つまり，ＡＤＣ），およびプログラマブル・コンデン
サ配列（つまり，Ｃ−ＤＡＣ）を使用して、能動ＲＣフ
ィルタの内部抵抗変動をデジタル的に校正する。本発明
に追加して、抵抗に対するフィルタの帯域幅感受性は、
ＡＤＣの分解能によってのみ制限される。
【０００８】図２は、能動ＲＣアナログ・フィルタ２０
０の自己校正(self-calibrating)抵抗回路の電気的ブロ
ック図を示す。回路２００は、ＣＭＯＳ技術を用いて設
計することが望ましく、自己校正抵抗部つまり電子同調
回路２０２およびＲＣフィルタ部２０４によって構成さ
れる。本発明の好適な実施例では、ＲＣフィルタ部２０
４は、図１の能動ＲＣフィルタに似た二次セイレン−ケ
イ能動ＲＣフィルタから成る。同調回路２０２は、安定
電流基準（Ｉref ）を実現するために使用される内部禁
制帯幅電圧基準(internal bandgap voltage reference)
２０６および単一外部高精度抵抗器（例えば１％公差）
Ｒ２０８を含む。この基準電流は内部「マスタ」同調抵
抗器Ｒ２１０に結合され、抵抗値に正比例する電圧降下
を生じる。好適な実施例では、Ｒ２１０は、能動ＲＣフ
ィルタ２０４内の他の全ての内部抵抗Ｒ２１２，Ｒ２１
４，Ｒ２１６を追跡する（つまり、温度およびプロセス
に対して）。Ｒ２１０の電圧は、フィルタのＲＣ時定数
を同調するために使用することができる。これは、アナ
ログ・デジタル変換回路（ＡＤＣ）２１８を用いて、Ｒ
２１０の電圧をｍビット・デジタル符号に変換すること
によって達成される。
０の自己校正(self-calibrating)抵抗回路の電気的ブロ
ック図を示す。回路２００は、ＣＭＯＳ技術を用いて設
計することが望ましく、自己校正抵抗部つまり電子同調
回路２０２およびＲＣフィルタ部２０４によって構成さ
れる。本発明の好適な実施例では、ＲＣフィルタ部２０
４は、図１の能動ＲＣフィルタに似た二次セイレン−ケ
イ能動ＲＣフィルタから成る。同調回路２０２は、安定
電流基準（Ｉref ）を実現するために使用される内部禁
制帯幅電圧基準(internal bandgap voltage reference)
２０６および単一外部高精度抵抗器（例えば１％公差）
Ｒ２０８を含む。この基準電流は内部「マスタ」同調抵
抗器Ｒ２１０に結合され、抵抗値に正比例する電圧降下
を生じる。好適な実施例では、Ｒ２１０は、能動ＲＣフ
ィルタ２０４内の他の全ての内部抵抗Ｒ２１２，Ｒ２１
４，Ｒ２１６を追跡する（つまり、温度およびプロセス
に対して）。Ｒ２１０の電圧は、フィルタのＲＣ時定数
を同調するために使用することができる。これは、アナ
ログ・デジタル変換回路（ＡＤＣ）２１８を用いて、Ｒ
２１０の電圧をｍビット・デジタル符号に変換すること
によって達成される。
【０００９】ＡＤＣ２１８からのデジタル出力は、電子
同調回路２０２とＲＣフィルタ部２０４の両方に共通す
るデジタル・プログラマブル・コンデンサ配列（つま
り、Ｃ−ＤＡＣ）Ｃ２２０，Ｃ２２０を駆動する。Ｃ−
ＤＡＣ（Ｃ２２０，Ｃ２２２）は、ＡＤＣ２１８の入力
電圧の増加（増加抵抗に対応する）が対応するＣ−ＤＡ
ＣのキャパシタンスＣ２２０，Ｃ２２２の低下と整合さ
れ、こうしていっそう一定したフィルタ帯域幅が維持さ
れるように構成される。ｍビット語２２８がＡＤＣ２１
８の入力電圧の変動と共に変化すると、コンデンサ配列
は同調抵抗器Ｒ２１０の変化と逆比例して変化する。例
えば、ＡＤＣ２１８の入力電圧が公称レベルより高くな
ると（例えば、Ｒ２１０が２倍になった場合）、一定の
ＲＣ積を維持するようにキャパシタンスの半分が切り換
えられ、こうしてＲＣフィルタ２０４の−３ｄＢの帯域
幅全体に対する制御が維持される。
同調回路２０２とＲＣフィルタ部２０４の両方に共通す
るデジタル・プログラマブル・コンデンサ配列（つま
り、Ｃ−ＤＡＣ）Ｃ２２０，Ｃ２２０を駆動する。Ｃ−
ＤＡＣ（Ｃ２２０，Ｃ２２２）は、ＡＤＣ２１８の入力
電圧の増加（増加抵抗に対応する）が対応するＣ−ＤＡ
ＣのキャパシタンスＣ２２０，Ｃ２２２の低下と整合さ
れ、こうしていっそう一定したフィルタ帯域幅が維持さ
れるように構成される。ｍビット語２２８がＡＤＣ２１
８の入力電圧の変動と共に変化すると、コンデンサ配列
は同調抵抗器Ｒ２１０の変化と逆比例して変化する。例
えば、ＡＤＣ２１８の入力電圧が公称レベルより高くな
ると（例えば、Ｒ２１０が２倍になった場合）、一定の
ＲＣ積を維持するようにキャパシタンスの半分が切り換
えられ、こうしてＲＣフィルタ２０４の−３ｄＢの帯域
幅全体に対する制御が維持される。
【００１０】本発明の好適な実施例では、禁制帯幅電圧
基準２０６が、供給電圧Ｖccに対して安定した禁制帯幅
電圧Ｖbgを設定するので、電圧デルタＶcc−Ｖbgは温度
およびプロセスに対して安定する。次にＶbg電圧は、そ
の負端子に同一電圧を印加するオペアンプ２２４によっ
て緩衝されることが望ましい。安定したデルタ電圧Ｖcc
−Ｖbgおよび高精度外部抵抗器Ｒ２０８は、安定基準電
流（Ｉref ）を設定する。安定基準電流および内部同調
抵抗器Ｒ２１０は、ＡＤＣ２１８の入力に結合されるア
ナログ電圧信号を生成する。
基準２０６が、供給電圧Ｖccに対して安定した禁制帯幅
電圧Ｖbgを設定するので、電圧デルタＶcc−Ｖbgは温度
およびプロセスに対して安定する。次にＶbg電圧は、そ
の負端子に同一電圧を印加するオペアンプ２２４によっ
て緩衝されることが望ましい。安定したデルタ電圧Ｖcc
−Ｖbgおよび高精度外部抵抗器Ｒ２０８は、安定基準電
流（Ｉref ）を設定する。安定基準電流および内部同調
抵抗器Ｒ２１０は、ＡＤＣ２１８の入力に結合されるア
ナログ電圧信号を生成する。
【００１１】自己校正抵抗部２０２には、禁制電圧Ｖbg
によって制御される安定基準電圧発生器２２６も含ま
れ、ＡＤＣ２１８の安定電圧基準Ｖref を提供する。Ａ
ＤＣ２１８の入力は、ＡＤＣ２１８内に配置された比較
器（図示せず）によって、Ｖref と比較される。基準電
圧Ｖref はＡＤＣ２１８の最大値を設定し、ＡＤＣ２１
８の入力はＶref によって導出することが望ましい。
によって制御される安定基準電圧発生器２２６も含ま
れ、ＡＤＣ２１８の安定電圧基準Ｖref を提供する。Ａ
ＤＣ２１８の入力は、ＡＤＣ２１８内に配置された比較
器（図示せず）によって、Ｖref と比較される。基準電
圧Ｖref はＡＤＣ２１８の最大値を設定し、ＡＤＣ２１
８の入力はＶref によって導出することが望ましい。
【００１２】本発明の好適な実施例では、同調抵抗器が
能動ＲＣフィルタ２０４の内部抵抗器と一致（同一形
状）するように、内部同調抵抗器Ｒ２１０は、他の内部
抵抗器Ｒ２１２，Ｒ２１４，Ｒ２１６と実質的に同じ種
類の抵抗器材料で形成する。また、同調抵抗器Ｒ２１０
は、内部抵抗器Ｒ２１２，Ｒ２１４，Ｒ２１６と物理的
に近いことが望ましい。Ｒ２１０はＲ２１０内に固定安
定電流（Ｉref ）を強制的に流すことによって変化する
抵抗器であるので、ＡＤＣ２１８の入力に生じる電圧
は、Ｒ２１０の変動に比例して変化する。室温における
公称面積抵抗に基づき、ＡＤＣ２１８の入力の公称電圧
を設定する。
能動ＲＣフィルタ２０４の内部抵抗器と一致（同一形
状）するように、内部同調抵抗器Ｒ２１０は、他の内部
抵抗器Ｒ２１２，Ｒ２１４，Ｒ２１６と実質的に同じ種
類の抵抗器材料で形成する。また、同調抵抗器Ｒ２１０
は、内部抵抗器Ｒ２１２，Ｒ２１４，Ｒ２１６と物理的
に近いことが望ましい。Ｒ２１０はＲ２１０内に固定安
定電流（Ｉref ）を強制的に流すことによって変化する
抵抗器であるので、ＡＤＣ２１８の入力に生じる電圧
は、Ｒ２１０の変動に比例して変化する。室温における
公称面積抵抗に基づき、ＡＤＣ２１８の入力の公称電圧
を設定する。
【００１３】好適な実施例では、ＲＣフィルタ２０４は
二次フィルタであるので、Ｃ−ＤＡＣ（Ｃ２２０，Ｃ２
２２）および抵抗器Ｒ２１２，Ｒ２１４，Ｒ２１６によ
って縦続され制御される２つの単極時定数がある。
二次フィルタであるので、Ｃ−ＤＡＣ（Ｃ２２０，Ｃ２
２２）および抵抗器Ｒ２１２，Ｒ２１４，Ｒ２１６によ
って縦続され制御される２つの単極時定数がある。
【００１４】本発明で示すような自己校正抵抗回路２０
２をＲＣフィルタ２０４に適用することによって、抵抗
の変動は比例キャパシタンスによって感知され、補償さ
れるので、ＲＣフィルタ２０４の抵抗とキャパシタンス
（時定数）の積を校正することができる。
２をＲＣフィルタ２０４に適用することによって、抵抗
の変動は比例キャパシタンスによって感知され、補償さ
れるので、ＲＣフィルタ２０４の抵抗とキャパシタンス
（時定数）の積を校正することができる。
【００１５】本発明による集積２ビット自己校正単極Ｒ
Ｃフィルタの一例を図３に示し、それに対応するフィル
タ帯域幅対ＡＤＣ入力電圧のグラフ出力を図４に示す。
抵抗器Ｒ３０２は、プロセスおよび温度変化に対してか
なり変化する内部抵抗器であり、Ｃ−ＤＡＣ（Ｃ３０
４）と結合して単極ＲＣフィルタ３０６を形成する。同
調回路３１０は図２の同調回路２０２に類似しており、
ＲＣフィルタ３０６の帯域幅を制御する。内部同調抵抗
器Ｒ３１２は、抵抗器３０２と同様の形状を持つように
設計することが望ましい。ここで、ＡＤＣ入力電圧３０
８は、公称抵抗値Ｒ３１２の２倍に対応するので、 最大ＡＤＣ入力電圧＝２×（Ｉref ×Ｒ３１２）＝Ｖre
f となる。式中、Ｖref はＶref 発生器３２０によってＡ
ＤＣ３１８のために設定された最大基準電圧である。Ａ
ＤＣ３１８の入力電圧は、基準電圧Ｖref の導関数とし
て与えられる。
Ｃフィルタの一例を図３に示し、それに対応するフィル
タ帯域幅対ＡＤＣ入力電圧のグラフ出力を図４に示す。
抵抗器Ｒ３０２は、プロセスおよび温度変化に対してか
なり変化する内部抵抗器であり、Ｃ−ＤＡＣ（Ｃ３０
４）と結合して単極ＲＣフィルタ３０６を形成する。同
調回路３１０は図２の同調回路２０２に類似しており、
ＲＣフィルタ３０６の帯域幅を制御する。内部同調抵抗
器Ｒ３１２は、抵抗器３０２と同様の形状を持つように
設計することが望ましい。ここで、ＡＤＣ入力電圧３０
８は、公称抵抗値Ｒ３１２の２倍に対応するので、 最大ＡＤＣ入力電圧＝２×（Ｉref ×Ｒ３１２）＝Ｖre
f となる。式中、Ｖref はＶref 発生器３２０によってＡ
ＤＣ３１８のために設定された最大基準電圧である。Ａ
ＤＣ３１８の入力電圧は、基準電圧Ｖref の導関数とし
て与えられる。
【００１６】この例では、完全に並列なＡＤＣ構造を前
提とし、ＡＤＣ入力比較器のしきい値を３Ｖref ／８，
５Ｖref ／８，および７Ｖref ／８に設定した。図４の
グラフに示すように、０から３Ｖref ／８までのＡＤＣ
入力電圧３０８は、Ｃ３０４＝２Ｃのコンデンサ値とプ
ログラムし（program in）、３Ｖref ／８から５Ｖref
／８までの入力電圧はＣ３０４＝Ｃのコンデンサ値にプ
ログラムする。５Ｖref ／８から７Ｖref ／８までの入
力電圧は、Ｃ３０４＝２Ｃ／３のコンデンサ値にプログ
ラムする。最後に、７Ｖref ／８からＶref までの入力
電圧３０８は、Ｃ３０４＝Ｃ／２のコンデンサ値とプロ
グラムする。この２ビットの例の場合、抵抗値Ｒ３１２
が８倍に変動しても（つまり、０．２５Ｒから２Ｒへの
変化）、のこぎり波４０２で示すように、公称フィルタ
帯域幅（ＢＷ）の変動はわずか＋／−２５％である。こ
の例は、同調回路３１０を用いてデジタル校正語３１４
を制御し、Ｃ−ＤＡＣ（Ｃ３０４）のキャパシタンスの
値を調整する、簡単な単極フィルタ３０６を説明するも
のである。内部抵抗Ｒ３０２が温度やプロセス変動のた
めに変動する間も、例えば１ＭＨｚ（メガヘルツ）の一
定帯域幅を維持するために、キャパシタンスは、時間積
が制御され続けるように、同調抵抗器Ｒ３１２を用いて
抵抗に逆比例して変化する。コンデンサが同調されなけ
れば、帯域幅の少なくとも８倍の誤差が生じる。
提とし、ＡＤＣ入力比較器のしきい値を３Ｖref ／８，
５Ｖref ／８，および７Ｖref ／８に設定した。図４の
グラフに示すように、０から３Ｖref ／８までのＡＤＣ
入力電圧３０８は、Ｃ３０４＝２Ｃのコンデンサ値とプ
ログラムし（program in）、３Ｖref ／８から５Ｖref
／８までの入力電圧はＣ３０４＝Ｃのコンデンサ値にプ
ログラムする。５Ｖref ／８から７Ｖref ／８までの入
力電圧は、Ｃ３０４＝２Ｃ／３のコンデンサ値にプログ
ラムする。最後に、７Ｖref ／８からＶref までの入力
電圧３０８は、Ｃ３０４＝Ｃ／２のコンデンサ値とプロ
グラムする。この２ビットの例の場合、抵抗値Ｒ３１２
が８倍に変動しても（つまり、０．２５Ｒから２Ｒへの
変化）、のこぎり波４０２で示すように、公称フィルタ
帯域幅（ＢＷ）の変動はわずか＋／−２５％である。こ
の例は、同調回路３１０を用いてデジタル校正語３１４
を制御し、Ｃ−ＤＡＣ（Ｃ３０４）のキャパシタンスの
値を調整する、簡単な単極フィルタ３０６を説明するも
のである。内部抵抗Ｒ３０２が温度やプロセス変動のた
めに変動する間も、例えば１ＭＨｚ（メガヘルツ）の一
定帯域幅を維持するために、キャパシタンスは、時間積
が制御され続けるように、同調抵抗器Ｒ３１２を用いて
抵抗に逆比例して変化する。コンデンサが同調されなけ
れば、帯域幅の少なくとも８倍の誤差が生じる。
【００１７】図３および図４で述べた２ビットＡＤＣは
帯域幅の変動を維持し、抵抗が９から１に変化したとき
に（Ｒｏ／４から９Ｒｏ／４への変化）、帯域幅が＋／
−２５％以上変化しないようにする。本発明の好適な実
施例は２ビットＡＤＣを説明しただけであるが、ＡＤＣ
の分解能を高くすれば、帯域幅のさらに大きい制御を達
成することができる。例えば、４ビット分解能を使用す
れば、帯域幅の変動はＢＷ＋／−６．２５％に減少し、
２ビット分解能の４倍の改良が達成される。６ビット分
解能では、ＢＷ＋／−１．５％の帯域幅制御が達成され
る。しかし、分解能を高くすることにより、誤差も増加
する（つまり、図４ののこぎり波４０２の幅が広くな
る）が、任意の分解能により、いっそう幅広い範囲の抵
抗変動を取り扱うことが可能になる。図３の例は、制御
性能の低いＩＣプロセスの場合でも適正な近似を表わす
大きさの内部抵抗の変動を示す。
帯域幅の変動を維持し、抵抗が９から１に変化したとき
に（Ｒｏ／４から９Ｒｏ／４への変化）、帯域幅が＋／
−２５％以上変化しないようにする。本発明の好適な実
施例は２ビットＡＤＣを説明しただけであるが、ＡＤＣ
の分解能を高くすれば、帯域幅のさらに大きい制御を達
成することができる。例えば、４ビット分解能を使用す
れば、帯域幅の変動はＢＷ＋／−６．２５％に減少し、
２ビット分解能の４倍の改良が達成される。６ビット分
解能では、ＢＷ＋／−１．５％の帯域幅制御が達成され
る。しかし、分解能を高くすることにより、誤差も増加
する（つまり、図４ののこぎり波４０２の幅が広くな
る）が、任意の分解能により、いっそう幅広い範囲の抵
抗変動を取り扱うことが可能になる。図３の例は、制御
性能の低いＩＣプロセスの場合でも適正な近似を表わす
大きさの内部抵抗の変動を示す。
【００１８】本発明で述べる同調回路は、第一に安定基
準電流を設定し、この安定基準電流および内部抵抗変動
に応答してアナログ電圧信号を提供することによって、
能動集積回路の内部抵抗変動をデジタル的に校正する方
法を提供する。次に、このアナログ電圧信号を、内部抵
抗変動を表わすデジタル符号語に変換することによっ
て、キャパシタンスの値をデジタル符号語に基づいて変
動することができ、これによって内部抵抗の変動をデジ
タル的に校正する。
準電流を設定し、この安定基準電流および内部抵抗変動
に応答してアナログ電圧信号を提供することによって、
能動集積回路の内部抵抗変動をデジタル的に校正する方
法を提供する。次に、このアナログ電圧信号を、内部抵
抗変動を表わすデジタル符号語に変換することによっ
て、キャパシタンスの値をデジタル符号語に基づいて変
動することができ、これによって内部抵抗の変動をデジ
タル的に校正する。
【００１９】本発明で説明した同調回路つまり自己校正
抵抗回路は、アナログ・デジタル変換器と共に高精度電
流基準を使用して、抵抗の公称設計値からの変動を基本
的に表わすデジタル出力符号を生成する。このデジタル
出力は、総ＲＣ時定数が変化しないようにコンデンサ配
列をプログラムする。こうして抵抗器の変動に対する単
純な開ループ校正が実行される。
抵抗回路は、アナログ・デジタル変換器と共に高精度電
流基準を使用して、抵抗の公称設計値からの変動を基本
的に表わすデジタル出力符号を生成する。このデジタル
出力は、総ＲＣ時定数が変化しないようにコンデンサ配
列をプログラムする。こうして抵抗器の変動に対する単
純な開ループ校正が実行される。
【００２０】さらに、本発明で説明した自己校正抵抗回
路は、ＲＣフィルタを使用するどのようなアナログ信号
プロセス回路でも使用することができる。これは基本的
に、内部抵抗器の数が２個または３個を超える高次フィ
ルタに有用である。例えば、現在のベースバンド・パル
ス整形変調回路は、スイッチド・キャパシタ・サンプル
・データ・フィルタ(switched capacitor sampled data
filter)を主パルス整形低域フィルタとして使用する。
この種のフィルタは、その後に「連続時間(continuous
time) 」（つまり、非サンプル・データ）低域フィルタ
を設けて、サンプル・データ・スペクトル・イメージを
除去しなければならない。この機能のために、三次また
は四次の能動ＲＣバタワース・フィルタ（Butterworth
filter）が使用される。厳密な−３ｄＢコーナ周波数は
このフィルタにとって重要ではないので、本発明で説明
したような２ビット校正回路が適する。
路は、ＲＣフィルタを使用するどのようなアナログ信号
プロセス回路でも使用することができる。これは基本的
に、内部抵抗器の数が２個または３個を超える高次フィ
ルタに有用である。例えば、現在のベースバンド・パル
ス整形変調回路は、スイッチド・キャパシタ・サンプル
・データ・フィルタ(switched capacitor sampled data
filter)を主パルス整形低域フィルタとして使用する。
この種のフィルタは、その後に「連続時間(continuous
time) 」（つまり、非サンプル・データ）低域フィルタ
を設けて、サンプル・データ・スペクトル・イメージを
除去しなければならない。この機能のために、三次また
は四次の能動ＲＣバタワース・フィルタ（Butterworth
filter）が使用される。厳密な−３ｄＢコーナ周波数は
このフィルタにとって重要ではないので、本発明で説明
したような２ビット校正回路が適する。
【００２１】本発明で述べた同調回路は、フィルタ回路
だけに限定されず、抵抗器を使用するその他の混合信号
集積回路に適用することができる。この自己校正抵抗
は、集積回路に搭載されたアナログ信号プロセス回路を
内部的に自己同調する自動校正方法を提供する。これに
より、工場でこれらの回路を手動的に同調する手間が省
け、アナログ信号プロセス回路を開発する時間と費用が
削減される。この自己校正抵抗回路は、抵抗器の変動に
同調してその影響を回避させ、集積回路の内部抵抗変動
をデジタル的に校正する方法を提供する。
だけに限定されず、抵抗器を使用するその他の混合信号
集積回路に適用することができる。この自己校正抵抗
は、集積回路に搭載されたアナログ信号プロセス回路を
内部的に自己同調する自動校正方法を提供する。これに
より、工場でこれらの回路を手動的に同調する手間が省
け、アナログ信号プロセス回路を開発する時間と費用が
削減される。この自己校正抵抗回路は、抵抗器の変動に
同調してその影響を回避させ、集積回路の内部抵抗変動
をデジタル的に校正する方法を提供する。
【図１】従来技術のセイレン−ケイ・フィルタの回路図
である。
である。
【図２】本発明による回路図である。
【図３】本発明による別の回路図である。
【図４】図３の回路による帯域幅の変動を表わすグラフ
である。
である。
２００ 能動ＲＣアナログフィルタ ２０２ 電子同調回路 ２０４ ＲＣフィルタ部 ２０６ 禁制帯幅電圧基準 ２１８ アナログ・デジタル変換回路 ３０６ 単極ＲＣフィルタ ３１０ 同調回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジーザス・ペナ・フィノル アメリカ合衆国アリゾナ州チャンドラー、 アパートメント222、ビルディング４、ノ ース・アルマ・スクール・ロード1400 (72)発明者 ジェームス・ブラフォード・フィリップス アメリカ合衆国フロリダ州プランテーショ ン、ノース・ウエスト・89ス・アベニュー 954
Claims (10)
- 【請求項１】 安定基準電流源；前記安定基準電流源を
電圧信号に変換する内部抵抗器；前記電圧信号を受け取
り、デジタル出力を提供するアナログ・デジタル変換
器；および前記デジタル出力を受け取り、前記集積抵抗
器に反比例するキャパシタンスを生成するプログラマブ
ル・コンデンサ配列；によって構成されることを特徴と
する電子同調回路。 - 【請求項２】 禁制帯幅電圧を提供する禁制帯幅基準；
および前記禁制帯幅電圧を前記安定基準電流源に変換す
る外部抵抗器；によってさらに構成されることを特徴と
する請求項１記載の電子同調回路。 - 【請求項３】 能動集積回路の内部抵抗器の変動をデジ
タル的に校正する方法であって：安定基準電流を設定す
る段階；前記安定基準電流および前記内部抵抗器の変動
に応答して、アナログ電圧信号を提供する段階；前記ア
ナログ電圧信号をデジタル符号語に変換する段階；前記
内部抵抗器の変動を前記デジタル符号語によって表わす
段階；および前記デジタル符号語に基づいてキャパシタ
ンス値を変化させ、それによって前記内部抵抗器の変動
をデジタル的に校正する段階；によって構成されること
を特徴とする方法。 - 【請求項４】 能動ＲＣ集積フィルタの帯域幅を制御す
る方法において：安定電流基準を生成する段階；前記安
定電流基準に応答して抵抗値を同調する段階；前記同調
抵抗値および前記安定電流基準に基づいて、アナログ電
圧信号を提供する段階；前記アナログ電圧信号をデジタ
ル符号語に変換する段階；前記デジタル符号語に基づい
てキャパシタンス値を変化させる段階；および前記キャ
パシタンス値を変化させることによって帯域幅を制御す
る段階；によって構成されることを特徴とする方法。 - 【請求項５】 禁制帯幅電圧を生成する段階；高精度抵
抗を提供する段階；および前記禁制帯幅電圧および前記
高精度抵抗に基づいて前記安定電流基準を生成する段
階；によってさらに構成されることを特徴とする請求項
４記載の方法。 - 【請求項６】 能動集積フィルタ回路のＲＣ時定数を制
御する電子回路において、前記能動集積フィルタ回路は
抵抗器を含み、前記電子回路は：安定電流基準源；前記
集積フィルタ回路の前記抵抗器に実質的に一致し、前記
安定電流基準源に基づいてアナログ電圧信号を提供する
内部同調抵抗器；前記アナログ電圧信号を受け取り、前
記内部同調抵抗器の変化と共に変化する前記デジタル出
力を生成するアナログ・デジタル変換器；および前記デ
ジタル出力を受け取り、前記内部同調抵抗器に基づいて
キャパシタンス値を生成するコンデンサ配列；によって
構成されることを特徴とする電子回路。 - 【請求項７】 高精度外部抵抗器；安定禁制帯幅電圧を
提供する禁制帯幅基準；および前記安定禁制帯幅電圧を
緩衝するバッファ回路であって、前記安定禁制帯幅電圧
および前記高精度抵抗器が前記安定電流基準源を提供す
るように構成された前記バッファ回路；によってさらに
構成されることを特徴とする請求項６記載の電子回路。 - 【請求項８】 前記安定禁制帯幅電圧を受け取り、最大
基準限界を前記アナログ・デジタル変化器に提供する基
準生成器によってさらに構成されることを特徴とする請
求項７記載の電子回路。 - 【請求項９】 集積能動ＲＣアナログ・フィルタであっ
て：集積プログラマブル・コンデンサ配列；および集積
抵抗器；から成る前記集積能動ＲＣアナログ・フィル
タ；高精度電流基準信号を提供する電流基準源；前記高
精度電流基準信号に基づいてアナログ電圧信号を設定す
る集積同調抵抗器であって、前記集積抵抗器に実質的に
一致する前記集積同調抵抗器；および前記アナログ電圧
信号を受け取り、デジタル符号語を生成する集積アナロ
グ・デジタル変換器であって、前記集積プログラマブル
・コンデンサ配列は、前記デジタル符号語に基づいてキ
ャパシタンス値を生成し、前記プログラマブル・コンデ
ンサ配列は前記集積抵抗器と協働して安定ＲＣ時定数を
前記集積能動ＲＣアナログ・フィルタに提供するように
構成された前記集積アナログ・デジタル変換器；によっ
て構成されることを特徴とする自己校正能動アナログ・
フィルタ回路。 - 【請求項１０】 前記電流基準源であって：外部抵抗
器；禁制帯幅電圧信号を提供する禁制帯幅電圧基準；前
記禁制帯幅電圧基準に結合された入力，および前記禁制
帯幅電圧信号を前記外部抵抗器に提供する出力を有し、
それによって前記高精度電流基準信号を提供する演算増
幅器；から成ることを特徴とする請求項９記載の自己構
成能動アナログ・フィルタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/269,509 US5625316A (en) | 1994-07-01 | 1994-07-01 | Tuning circuit for an RC filter |
| US269509 | 1994-07-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0832411A true JPH0832411A (ja) | 1996-02-02 |
| JP3087817B2 JP3087817B2 (ja) | 2000-09-11 |
Family
ID=23027568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07186701A Expired - Fee Related JP3087817B2 (ja) | 1994-07-01 | 1995-06-30 | 同調回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5625316A (ja) |
| JP (1) | JP3087817B2 (ja) |
| CN (1) | CN1120267A (ja) |
| DE (1) | DE19523182A1 (ja) |
| FR (1) | FR2722040B1 (ja) |
| GB (1) | GB2290917B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0915453B1 (en) * | 1997-11-07 | 2004-02-04 | Canon Kabushiki Kaisha | Liquid crystal display apparatus with polarity inversion |
| KR100767166B1 (ko) * | 2000-07-21 | 2007-10-15 | 세미컨덕터 아이디어스 투 더 마켓트(아이톰) 비.브이. | 디지털적으로 제어되는 캐패시터 뱅크를 포함하는 수신기 |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19623441C2 (de) * | 1996-06-12 | 2000-05-04 | Telefunken Microelectron | Elektronische Meßschaltung, insbesondere zum Messen von Strömen, mit einem integrierten Meßwiderstand |
| US5998275A (en) | 1997-10-17 | 1999-12-07 | California Micro Devices, Inc. | Method for programmable integrated passive devices |
| USRE38550E1 (en) | 1996-10-18 | 2004-07-06 | California Micro Devices, Inc. | Method for programmable integrated passive devices |
| AU4995497A (en) * | 1996-10-18 | 1998-05-15 | California Micro Devices Corporation | Programmable integrated passive devices and methods therefor |
| US5781456A (en) * | 1997-07-11 | 1998-07-14 | Space Systems/Loral, Inc. | Software select and test |
| US6014554A (en) * | 1997-09-30 | 2000-01-11 | Lucent Technologies, Inc. | Method and apparatus for tuning analog filters |
| DE69920273T2 (de) * | 1998-11-12 | 2005-09-22 | Broadcom Corp., Irvine | Integrierte tunerarchitektur |
| US6701340B1 (en) | 1999-09-22 | 2004-03-02 | Lattice Semiconductor Corp. | Double differential comparator and programmable analog block architecture using same |
| US6362684B1 (en) | 2000-02-17 | 2002-03-26 | Lattice Semiconductor Corporation | Amplifier having an adjust resistor network |
| US6424209B1 (en) | 2000-02-18 | 2002-07-23 | Lattice Semiconductor Corporation | Integrated programmable continuous time filter with programmable capacitor arrays |
| TW518825B (en) | 2000-10-05 | 2003-01-21 | Benq Corp | System to correct the resistance error due to IC process |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US6452444B1 (en) | 2001-02-13 | 2002-09-17 | Analog Devices, Inc. | Method and apparatus for background calibration of active RC filters |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US6646498B2 (en) * | 2001-12-18 | 2003-11-11 | Texas Instruments Incorporated | High frequency tunable filter |
| US6677814B2 (en) * | 2002-01-17 | 2004-01-13 | Microtune (San Diego), Inc. | Method and apparatus for filter tuning |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US6842710B1 (en) * | 2002-08-22 | 2005-01-11 | Cypress Semiconductor Corporation | Calibration of integrated circuit time constants |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US7095345B2 (en) * | 2004-06-29 | 2006-08-22 | Analog Devices, Inc. | Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US20060092067A1 (en) * | 2004-10-29 | 2006-05-04 | Don Liu | Front end circuit of voltage regulator |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| EP1980021B1 (en) * | 2006-01-25 | 2009-12-02 | Nxp B.V. | Continuous-time sigma-delta analog-to-digital converter with capacitor and/or resistance digital self-calibration means for rc spread compensation |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US7660566B2 (en) * | 2006-09-29 | 2010-02-09 | Visteon Global Technologies, Inc. | System for creating a programmable tuning voltage |
| US7937058B2 (en) * | 2006-10-18 | 2011-05-03 | Freescale Semiconductor, Inc. | Controlling the bandwidth of an analog filter |
| US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| US20090108858A1 (en) * | 2007-10-24 | 2009-04-30 | Industrial Technology Research Institute | Methods and systems for calibrating rc circuits |
| US7804356B2 (en) | 2008-04-21 | 2010-09-28 | Broadcom Corporation | Amplifier with automatic gain profile control and calibration |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US8411877B2 (en) * | 2009-10-13 | 2013-04-02 | Conexant Systems, Inc. | Tuning and DAC selection of high-pass filters for audio codecs |
| CN102064800B (zh) * | 2010-11-24 | 2013-09-11 | 成都纽斯达电子有限责任公司 | 一种自动实现电子调谐收音机调谐的方法 |
| US20120280828A1 (en) * | 2011-05-02 | 2012-11-08 | Kim Moon J | Rfid-based electricity metering system |
| CN103675394B (zh) * | 2012-08-31 | 2015-11-25 | 紘康科技股份有限公司 | 用于交流电压测量并具有可编程化电容阵列的补偿电路 |
| US9500552B2 (en) | 2014-05-22 | 2016-11-22 | Motorola Solutions, Inc. | Method for calibrating and manufacturing a force-sensing touch screen panel |
| US9258153B1 (en) * | 2014-11-28 | 2016-02-09 | Keysight Technologies, Inc. | Inter-symbol interference (ISI) loss filter device |
| US10097192B2 (en) * | 2016-12-12 | 2018-10-09 | Mediatek Inc. | Circuits for current recycling and related methods |
| US10270416B2 (en) * | 2017-01-20 | 2019-04-23 | Arm Limited | Electronic filter circuit |
| US10833631B2 (en) | 2018-01-26 | 2020-11-10 | Mediatek Inc. | Amplifier bandwidth calibration of continuous time circuit |
| CN114337599B (zh) * | 2022-03-04 | 2022-06-03 | 华南理工大学 | 一种可变带宽有源rc滤波器及其rc阵列设置方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117323A (en) * | 1979-03-02 | 1980-09-09 | Matsushita Electric Ind Co Ltd | Filter |
| JPS60229418A (ja) * | 1984-04-27 | 1985-11-14 | Hitachi Ltd | フイルタ回路 |
| US4691121A (en) * | 1985-11-29 | 1987-09-01 | Tektronix, Inc. | Digital free-running clock synchronizer |
| JPS6335006A (ja) * | 1986-07-30 | 1988-02-15 | Toshiba Corp | 自動調整フイルタ |
| JP3019340B2 (ja) * | 1989-12-05 | 2000-03-13 | セイコーエプソン株式会社 | 可変容量装置 |
| JP3067286B2 (ja) * | 1991-06-19 | 2000-07-17 | ソニー株式会社 | モノリシックフィルタ回路 |
| DE59108383D1 (de) * | 1991-09-18 | 1997-01-09 | Siemens Ag | Integrierbare Schaltungsanordnung mit einem analogen Netzwerk |
| US5268871A (en) * | 1991-10-03 | 1993-12-07 | International Business Machines Corporation | Power supply tracking regulator for a memory array |
| DE69204655T2 (de) * | 1992-03-20 | 1996-02-22 | Sgs Thomson Microelectronics | Schaltungsanordnung zur Abhängigkeitsunterdrückung vom Temperatur und von Herstellungsvariabelen der Steilheit einer differentiellen Transkonduktanzstufe. |
| US5331217A (en) * | 1992-06-18 | 1994-07-19 | Hughes Aircraft Company | Low power integrated circuit white noise source |
-
1994
- 1994-07-01 US US08/269,509 patent/US5625316A/en not_active Expired - Lifetime
-
1995
- 1995-06-09 FR FR9506851A patent/FR2722040B1/fr not_active Expired - Fee Related
- 1995-06-13 GB GB9511973A patent/GB2290917B/en not_active Expired - Lifetime
- 1995-06-26 DE DE19523182A patent/DE19523182A1/de not_active Ceased
- 1995-06-29 CN CN95108179A patent/CN1120267A/zh active Pending
- 1995-06-30 JP JP07186701A patent/JP3087817B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0915453B1 (en) * | 1997-11-07 | 2004-02-04 | Canon Kabushiki Kaisha | Liquid crystal display apparatus with polarity inversion |
| KR100767166B1 (ko) * | 2000-07-21 | 2007-10-15 | 세미컨덕터 아이디어스 투 더 마켓트(아이톰) 비.브이. | 디지털적으로 제어되는 캐패시터 뱅크를 포함하는 수신기 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19523182A1 (de) | 1996-01-11 |
| GB9511973D0 (en) | 1995-08-09 |
| GB2290917B (en) | 1998-08-26 |
| CN1120267A (zh) | 1996-04-10 |
| FR2722040B1 (fr) | 1997-05-16 |
| FR2722040A1 (fr) | 1996-01-05 |
| US5625316A (en) | 1997-04-29 |
| GB2290917A (en) | 1996-01-10 |
| JP3087817B2 (ja) | 2000-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3087817B2 (ja) | 同調回路 | |
| US5914633A (en) | Method and apparatus for tuning a continuous time filter | |
| EP0191529B1 (en) | Electrical filter | |
| US6111467A (en) | Circuit for time constant tuning of gm-C filters | |
| US6885181B1 (en) | Calibration circuit | |
| EP0739549B1 (en) | Method and apparatus for calibrating a gain control circuit | |
| JPH0560687B2 (ja) | ||
| US5281866A (en) | Reference voltage circuit allowing fast power up from low power standby condition | |
| US7050781B2 (en) | Self-calibrating tunable filter | |
| WO2001041306A1 (en) | Method and circuit for automatically tuning filter circuits over process, voltage, and temperature | |
| JPH04282912A (ja) | 同調回路 | |
| US5530399A (en) | Transconductance scaling circuit and method responsive to a received digital code word for use with an operational transconductance circuit | |
| US6600373B1 (en) | Method and circuit for tuning a transconductance amplifier | |
| EP3624345B1 (en) | Digital-to-analog converter transfer function modification | |
| US5297179A (en) | Doubling circuit | |
| US4859955A (en) | Apparatus for smoothing an abrupt change in signal level | |
| JPH01265619A (ja) | 積分直線性エラーを補償したアナログ・ディジタル変換器およびその動作方法 | |
| US5923203A (en) | CMOS soft clipper | |
| US6140867A (en) | Transconductance control circuit, particularly for continuous-time circuits | |
| US7078960B2 (en) | Method and system for filter tuning using a digital trim value | |
| JPS59128806A (ja) | Ａｇｃ回路 | |
| US6118265A (en) | Reference voltage stabilization system and method for fixing reference voltages, independent of sampling rate | |
| EP3278457B1 (en) | Sigma-delta modulator arrangement, method and control apparatus for calibrating a continuous-time sigma-delta modulator | |
| US5666083A (en) | Discrete programming methodology and circuit for an active transconductance-C filter | |
| US20140176233A1 (en) | Bandwidth Calibration for Filters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |