JPH0832431A - 信号切換器 - Google Patents
信号切換器Info
- Publication number
- JPH0832431A JPH0832431A JP6158997A JP15899794A JPH0832431A JP H0832431 A JPH0832431 A JP H0832431A JP 6158997 A JP6158997 A JP 6158997A JP 15899794 A JP15899794 A JP 15899794A JP H0832431 A JPH0832431 A JP H0832431A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- impedance
- input
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 電界効果トランジスタ（ＦＥＴ）等の半導体
素子を用いた信号切換器において、そのゲート端子に印
加するための負極性電圧を別途生成する必要を無くし、
構成の簡略化と省電力化を図る。 【構成】 ＦＥＴ３のドレイン側に直流電圧印加端子１
０を設け、これにショットキー接合の逆耐圧電圧以下の
正極性電圧（例えば３Ｖ）を印加しておく。高周波信号
入力端１と高周波信号出力端２とを導通させるときは、
制御信号入力端４からＦＥＴ３のゲート端子Ｇに印加す
る電圧を３Ｖとして空乏層を狭める。他方、遮断させる
ときはゲート端子Ｇに印加する電圧を０Ｖに切り換えて
上記空乏層を拡げ、チャネル抵抗を増加させる。
素子を用いた信号切換器において、そのゲート端子に印
加するための負極性電圧を別途生成する必要を無くし、
構成の簡略化と省電力化を図る。 【構成】 ＦＥＴ３のドレイン側に直流電圧印加端子１
０を設け、これにショットキー接合の逆耐圧電圧以下の
正極性電圧（例えば３Ｖ）を印加しておく。高周波信号
入力端１と高周波信号出力端２とを導通させるときは、
制御信号入力端４からＦＥＴ３のゲート端子Ｇに印加す
る電圧を３Ｖとして空乏層を狭める。他方、遮断させる
ときはゲート端子Ｇに印加する電圧を０Ｖに切り換えて
上記空乏層を拡げ、チャネル抵抗を増加させる。
Description
【０００１】
【産業上の利用分野】本発明は、ＵＨＦ帯、マイクロ波
帯、及び、ミリ波帯において、信号の通過又は遮断の切
換、あるいは信号接続経路の変更などに用いられる信号
切換器に関し、特に、切換素子としてＦＥＴ（field ef
fect transistor）を用いた信号切換器に関する。
帯、及び、ミリ波帯において、信号の通過又は遮断の切
換、あるいは信号接続経路の変更などに用いられる信号
切換器に関し、特に、切換素子としてＦＥＴ（field ef
fect transistor）を用いた信号切換器に関する。
【０００２】
【従来の技術】図６は、切換素子としてＦＥＴを用いた
従来の単極単投切換器（ＳＰＳＴ切換器）の基本構成図
であり、符号１は高周波信号入力端、２は高周波信号出
力端、３はＦＥＴ、４は制御信号入力端である。ＦＥＴ
３のゲート端子Ｇは、コンデンサＣGを介して高周波的
に短絡されており、そのコンデンサＣGの接続点と制御
信号入力端４との間には、高周波阻止用のインダクタＬ
Gが接続されている。また、ドレイン端子Ｄ及びソース
端子Ｓには、それぞれ直流阻止用のコンデンサＣD，ＣS
が接続されている。
従来の単極単投切換器（ＳＰＳＴ切換器）の基本構成図
であり、符号１は高周波信号入力端、２は高周波信号出
力端、３はＦＥＴ、４は制御信号入力端である。ＦＥＴ
３のゲート端子Ｇは、コンデンサＣGを介して高周波的
に短絡されており、そのコンデンサＣGの接続点と制御
信号入力端４との間には、高周波阻止用のインダクタＬ
Gが接続されている。また、ドレイン端子Ｄ及びソース
端子Ｓには、それぞれ直流阻止用のコンデンサＣD，ＣS
が接続されている。
【０００３】このＳＰＳＴ切換器の切換動作は、ＦＥＴ
３のドレイン端子Ｄとソース端子Ｓ間のチャネル抵抗
を、ゲート端子Ｇに導かれる制御信号で制御することに
より実現する。この制御信号としては、従来、当該ＦＥ
Ｔ３が許容できるレベルの負極性電圧（直流電圧）と０
Ｖが選択的に用いられていた。即ち、制御信号が負極性
電圧のときは、ゲート端子Ｇ直下の空乏層が拡がり、チ
ャネル抵抗が大きくなるので、ドレイン端子Ｄとソース
端子Ｓ間は遮断状態となる。一方、制御信号が０Ｖのと
きは、上記チャネル抵抗は小さくなるので、ドレイン端
子Ｄとソース端子Ｓ間が導通し、高周波信号が通過状態
となる。
３のドレイン端子Ｄとソース端子Ｓ間のチャネル抵抗
を、ゲート端子Ｇに導かれる制御信号で制御することに
より実現する。この制御信号としては、従来、当該ＦＥ
Ｔ３が許容できるレベルの負極性電圧（直流電圧）と０
Ｖが選択的に用いられていた。即ち、制御信号が負極性
電圧のときは、ゲート端子Ｇ直下の空乏層が拡がり、チ
ャネル抵抗が大きくなるので、ドレイン端子Ｄとソース
端子Ｓ間は遮断状態となる。一方、制御信号が０Ｖのと
きは、上記チャネル抵抗は小さくなるので、ドレイン端
子Ｄとソース端子Ｓ間が導通し、高周波信号が通過状態
となる。
【０００４】また、図７は、従来の単極双投切換器（Ｓ
ＰＤＴ切換器）の基本構成図であり、上記ＳＰＳＴ切換
器を２組配置してそれぞれの入力端に導かれる高周波信
号を所定タイミングで切換えて出力する場合の例を示し
てある。このＳＰＤＴ切換器は、第１のＦＥＴ３Ａと、
第２のＦＥＴ３Ｂとを図示のように配置し、互いのソー
ス端子Ｓを接続して共通の高周波信号出力端２としてい
る。また、各々のドレイン端子ＤにコンデンサＣDを介
して高周波信号入力端１Ａ，１Ｂを配置するとともに、
各々のゲート端子ＧをコンデンサＣGを介して高周波的
に短絡し、更に、そのコンデンサＣGの接続点に、高周
波阻止用インダクタＬGを介して制御信号入力端４Ａ，
４Ｂを配置している。
ＰＤＴ切換器）の基本構成図であり、上記ＳＰＳＴ切換
器を２組配置してそれぞれの入力端に導かれる高周波信
号を所定タイミングで切換えて出力する場合の例を示し
てある。このＳＰＤＴ切換器は、第１のＦＥＴ３Ａと、
第２のＦＥＴ３Ｂとを図示のように配置し、互いのソー
ス端子Ｓを接続して共通の高周波信号出力端２としてい
る。また、各々のドレイン端子ＤにコンデンサＣDを介
して高周波信号入力端１Ａ，１Ｂを配置するとともに、
各々のゲート端子ＧをコンデンサＣGを介して高周波的
に短絡し、更に、そのコンデンサＣGの接続点に、高周
波阻止用インダクタＬGを介して制御信号入力端４Ａ，
４Ｂを配置している。
【０００５】このＳＰＤＴ切換器の切換動作は、第１の
ＦＥＴ３Ａ及び第２のＦＥＴの各ゲート端子Ｇに０Ｖと
上記負極性電圧とを交互に印加することで実現する。例
えば第１のＦＥＴ３Ａのゲート端子Ｇに０Ｖ、第２のＦ
ＥＴ３Ｂのゲート端子Ｇに負極性電圧を印加すると、第
１のＦＥＴ３Ａのドレイン端子Ｄとソース端子Ｓ間のチ
ャネル抵抗は小さく、逆に第２のＦＥＴ３Ｂのチャネル
抵抗は電位差に応じて大きくなる。この結果、高周波信
号は、高周波入力端１Ａから高周波出力端２に導かれ、
他方の高周波入力端子１Ｂの高周波信号は遮断される。
ＦＥＴ３Ａ及び第２のＦＥＴの各ゲート端子Ｇに０Ｖと
上記負極性電圧とを交互に印加することで実現する。例
えば第１のＦＥＴ３Ａのゲート端子Ｇに０Ｖ、第２のＦ
ＥＴ３Ｂのゲート端子Ｇに負極性電圧を印加すると、第
１のＦＥＴ３Ａのドレイン端子Ｄとソース端子Ｓ間のチ
ャネル抵抗は小さく、逆に第２のＦＥＴ３Ｂのチャネル
抵抗は電位差に応じて大きくなる。この結果、高周波信
号は、高周波入力端１Ａから高周波出力端２に導かれ、
他方の高周波入力端子１Ｂの高周波信号は遮断される。
【０００６】
【発明が解決しようとする課題】上述のように、ＦＥＴ
のような半導体素子を用いた従来のＳＰＳＴ切換器及び
ＳＰＤＴ切換器では、制御信号として負極性電圧が必要
不可欠となる。しかしながら、この種の高周波用途にお
いては、他の能動回路用電源として所定レベルの正極性
電圧を用いているのが通常なので、上記負極性電圧を生
成するためには別途専用の電源回路を設ける必要があっ
た。特に、ＳＰＳＴ切換器又はＳＰＤＴ切換器を電池で
駆動させる場合には、この電源回路の消費電力、切換遅
延時間などが問題になる他、回路構成が複雑になること
から、小型化、コスト低減化にも一定の限界があり、改
善が望まれていた。本発明は、かかる問題点に鑑み、既
存の電圧と異なる極性の電圧を生成する必要のない信号
切換器を提供することを目的とする。
のような半導体素子を用いた従来のＳＰＳＴ切換器及び
ＳＰＤＴ切換器では、制御信号として負極性電圧が必要
不可欠となる。しかしながら、この種の高周波用途にお
いては、他の能動回路用電源として所定レベルの正極性
電圧を用いているのが通常なので、上記負極性電圧を生
成するためには別途専用の電源回路を設ける必要があっ
た。特に、ＳＰＳＴ切換器又はＳＰＤＴ切換器を電池で
駆動させる場合には、この電源回路の消費電力、切換遅
延時間などが問題になる他、回路構成が複雑になること
から、小型化、コスト低減化にも一定の限界があり、改
善が望まれていた。本発明は、かかる問題点に鑑み、既
存の電圧と異なる極性の電圧を生成する必要のない信号
切換器を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成する第１
発明の信号切換器は、半導体素子のゲート端子に二値レ
ベルの直流電圧を選択的に印加して入出力端子間を導通
又は遮断する信号切換器において、前記半導体素子の入
力端子又は出力端子に所定レベルの第１の直流電圧を印
加するとともに、前記ゲート端子に前記第１の直流電圧
と同極性且つ同レベルの第２の直流電圧及びゼロレベル
の第３の直流電圧を選択的に印加する構成としたことを
特徴とする。
発明の信号切換器は、半導体素子のゲート端子に二値レ
ベルの直流電圧を選択的に印加して入出力端子間を導通
又は遮断する信号切換器において、前記半導体素子の入
力端子又は出力端子に所定レベルの第１の直流電圧を印
加するとともに、前記ゲート端子に前記第１の直流電圧
と同極性且つ同レベルの第２の直流電圧及びゼロレベル
の第３の直流電圧を選択的に印加する構成としたことを
特徴とする。
【０００８】第２発明の信号切換器は、その出力端子同
士を接続した第１及び第２の半導体素子のゲート端子の
電圧レベルを変えて各々の入出力端子間を交互に導通さ
せ、各半導体素子の入力端子に導かれた高周波信号を選
択的に前記出力端子に導く信号切換器において、前記出
力端子に所定レベルの第１の直流電圧を印加するととも
に、各ゲート端子に前記第１の直流電圧と同極性且つ同
レベルの第２の直流電圧を交互に印加する構成としたこ
とを特徴とする。
士を接続した第１及び第２の半導体素子のゲート端子の
電圧レベルを変えて各々の入出力端子間を交互に導通さ
せ、各半導体素子の入力端子に導かれた高周波信号を選
択的に前記出力端子に導く信号切換器において、前記出
力端子に所定レベルの第１の直流電圧を印加するととも
に、各ゲート端子に前記第１の直流電圧と同極性且つ同
レベルの第２の直流電圧を交互に印加する構成としたこ
とを特徴とする。
【０００９】第３発明の信号切換器は、半導体素子のゲ
ート端子に二値レベルの直流電圧を選択的に印加して入
出力端子間を導通又は遮断する信号切換器において、前
記半導体素子の入力端子及び出力端子に、各々、導通時
のインピーダンスが前記入力端子及び出力端子の特性イ
ンピーダンスより大となり遮断時のインピーダンスが前
記特性インピーダンスと整合するインピーダンス切換回
路を接続するとともに、その接続点に所定レベルの第１
の直流電圧を印加し、前記ゲート端子に前記第１の直流
電圧と同極性且つ同レベルの第２の直流電圧を印加する
とともに、前記ゲート端子に前記第１の直流電圧と同極
性且つ同レベルの第２の直流電圧及びゼロレベルの第３
の直流電圧を選択的に印加する構成としたことを特徴と
する。
ート端子に二値レベルの直流電圧を選択的に印加して入
出力端子間を導通又は遮断する信号切換器において、前
記半導体素子の入力端子及び出力端子に、各々、導通時
のインピーダンスが前記入力端子及び出力端子の特性イ
ンピーダンスより大となり遮断時のインピーダンスが前
記特性インピーダンスと整合するインピーダンス切換回
路を接続するとともに、その接続点に所定レベルの第１
の直流電圧を印加し、前記ゲート端子に前記第１の直流
電圧と同極性且つ同レベルの第２の直流電圧を印加する
とともに、前記ゲート端子に前記第１の直流電圧と同極
性且つ同レベルの第２の直流電圧及びゼロレベルの第３
の直流電圧を選択的に印加する構成としたことを特徴と
する。
【００１０】第４発明の信号切換器は、その出力端子同
士を導通接続した第１及び第２の半導体素子のゲート端
子を変えて各々の入出力端子間を交互に導通させ、各半
導体素子の入力端子に導かれた高周波信号を選択的に前
記出力端子に導く信号切換器において、各半導体素子の
入力端子に、各々、導通時のインピーダンスが前記入力
端子の特性インピーダンスより大となり、遮断時のイン
ピーダンスが前記特性インピーダンスと整合するインピ
ーダンス切換回路を接続するとともに、その接続点及び
出力端子に所定レベルの第１の直流電圧を印加して成
り、各ゲート端子に前記第１の直流電圧と同極性且つ同
レベルの第２の直流電圧を交互に印加する構成としたこ
とを特徴とする。
士を導通接続した第１及び第２の半導体素子のゲート端
子を変えて各々の入出力端子間を交互に導通させ、各半
導体素子の入力端子に導かれた高周波信号を選択的に前
記出力端子に導く信号切換器において、各半導体素子の
入力端子に、各々、導通時のインピーダンスが前記入力
端子の特性インピーダンスより大となり、遮断時のイン
ピーダンスが前記特性インピーダンスと整合するインピ
ーダンス切換回路を接続するとともに、その接続点及び
出力端子に所定レベルの第１の直流電圧を印加して成
り、各ゲート端子に前記第１の直流電圧と同極性且つ同
レベルの第２の直流電圧を交互に印加する構成としたこ
とを特徴とする。
【００１１】なお、第３又は第４発明の信号切換器に使
用するインピーダンス切換回路は、その入力端子を前記
接続点と導通接続するとともに出力端子を抵抗器を介し
て接地した半導体素子を含んで成り、該半導体素子のゲ
ート端子に前記第１の直流電圧と同極性且つ同レベルの
第２の直流電圧を印加したときに前記接続点におけるイ
ンピーダンスが前記特性インピーダンスより大となり、
前記ゲート端子にゼロレベルの第３の直流電圧を印加し
たときに前記接続点におけるインピーダンスが前記特性
インピーダンスと整合する構成であることを特徴とす
る。
用するインピーダンス切換回路は、その入力端子を前記
接続点と導通接続するとともに出力端子を抵抗器を介し
て接地した半導体素子を含んで成り、該半導体素子のゲ
ート端子に前記第１の直流電圧と同極性且つ同レベルの
第２の直流電圧を印加したときに前記接続点におけるイ
ンピーダンスが前記特性インピーダンスより大となり、
前記ゲート端子にゼロレベルの第３の直流電圧を印加し
たときに前記接続点におけるインピーダンスが前記特性
インピーダンスと整合する構成であることを特徴とす
る。
【００１２】
【作用】第１発明の信号切換器では、半導体素子の入力
端子又は出力端子に所定レベルの第１の直流電圧、例え
ば他の省電力型能動素子の電源電圧として多用される正
極性の３Ｖの電圧を印加しておく。この状態でゲート端
子に第１の直流電圧と同極性且つ同レベルの第２の直流
電圧（上記３Ｖ）を印加すると、ゲート端子と入出力端
子との間の電位差がなくなり、チャネルの空乏層が小さ
くなるので、入出力端子間は導通状態となる。これによ
り、入力端子の高周波信号が出力端子に導かれる。他
方、ゲート端子にゼロレベルの第３の直流電圧（０Ｖ）
を印加すると、ゲート端子は入出力端子よりも相対的に
３Ｖ低くなる。従って、チャネルの空乏層が拡がり、半
導体素子は遮断状態となる。
端子又は出力端子に所定レベルの第１の直流電圧、例え
ば他の省電力型能動素子の電源電圧として多用される正
極性の３Ｖの電圧を印加しておく。この状態でゲート端
子に第１の直流電圧と同極性且つ同レベルの第２の直流
電圧（上記３Ｖ）を印加すると、ゲート端子と入出力端
子との間の電位差がなくなり、チャネルの空乏層が小さ
くなるので、入出力端子間は導通状態となる。これによ
り、入力端子の高周波信号が出力端子に導かれる。他
方、ゲート端子にゼロレベルの第３の直流電圧（０Ｖ）
を印加すると、ゲート端子は入出力端子よりも相対的に
３Ｖ低くなる。従って、チャネルの空乏層が拡がり、半
導体素子は遮断状態となる。
【００１３】第２発明の信号切換器では、互いに導通接
続された第１及び第２の半導体素子の出力端子に、例え
ば正極性の３Ｖの電圧を印加しておき、更に、各ゲート
端子に上記正極性の３Ｖの電圧を交互に印加する。この
とき、ゲート端子に上記電圧が印加された側の半導体素
子は導通状態になり、入力端子の高周波信号が出力端子
に導かれる。他方、ゲート端子に電圧が印加されない側
の半導体素子は、ゲート端子が０Ｖとなるので入出力端
子よりも相対的に３Ｖ低くなり、空乏層が拡がり、その
入出力端子間が遮断される。
続された第１及び第２の半導体素子の出力端子に、例え
ば正極性の３Ｖの電圧を印加しておき、更に、各ゲート
端子に上記正極性の３Ｖの電圧を交互に印加する。この
とき、ゲート端子に上記電圧が印加された側の半導体素
子は導通状態になり、入力端子の高周波信号が出力端子
に導かれる。他方、ゲート端子に電圧が印加されない側
の半導体素子は、ゲート端子が０Ｖとなるので入出力端
子よりも相対的に３Ｖ低くなり、空乏層が拡がり、その
入出力端子間が遮断される。
【００１４】第３発明の信号切換器では、半導体素子の
入力端子及び出力端子に、各々、インピーダンス切換回
路を接続するとともに、その接続点に第１の直流電圧、
例えば３Ｖの電圧を印加しておく。このインピーダンス
切換回路は、導通時のインピーダンスを接続点の特性イ
ンピーダンスより大きくするので、あたかも回路側が開
放された状態となり、高周波信号を通過させる際の影響
が無くなる。他方、遮断時には特性インピーダンスと整
合する値となるので、半導体素子の入力端子又は出力端
子に終端抵抗が分岐接続された状態となり、高周波信号
の反射が回避される。なお、半導体素子の導通状態及び
遮断状態の切換原理は、第１発明の場合と同様となる。
入力端子及び出力端子に、各々、インピーダンス切換回
路を接続するとともに、その接続点に第１の直流電圧、
例えば３Ｖの電圧を印加しておく。このインピーダンス
切換回路は、導通時のインピーダンスを接続点の特性イ
ンピーダンスより大きくするので、あたかも回路側が開
放された状態となり、高周波信号を通過させる際の影響
が無くなる。他方、遮断時には特性インピーダンスと整
合する値となるので、半導体素子の入力端子又は出力端
子に終端抵抗が分岐接続された状態となり、高周波信号
の反射が回避される。なお、半導体素子の導通状態及び
遮断状態の切換原理は、第１発明の場合と同様となる。
【００１５】第４発明の信号切換器では、第１及び第２
の半導体素子の入力端子に、上述のように作用するイン
ピーダンス切換回路を接続し、更に各接続及び出力端子
に第１の直流電圧、例えば正極性の３Ｖの電圧を印加し
ておく。この状態で各ゲート端子に上記３Ｖの電圧を交
互に印加すると、第２発明の信号切換器のように、各半
導体素子の入出力端子間が交互に導通及び遮断する。遮
断時に入力端子に終端抵抗が分岐接続され、導通時にイ
ンピーダンス切換回路の接続点が開放された状態になる
原理は、第３発明の信号切換器と同様となる。
の半導体素子の入力端子に、上述のように作用するイン
ピーダンス切換回路を接続し、更に各接続及び出力端子
に第１の直流電圧、例えば正極性の３Ｖの電圧を印加し
ておく。この状態で各ゲート端子に上記３Ｖの電圧を交
互に印加すると、第２発明の信号切換器のように、各半
導体素子の入出力端子間が交互に導通及び遮断する。遮
断時に入力端子に終端抵抗が分岐接続され、導通時にイ
ンピーダンス切換回路の接続点が開放された状態になる
原理は、第３発明の信号切換器と同様となる。
【００１６】
【実施例】次に、図１〜図５を参照して本発明の実施例
を詳細に説明する。 （第１実施例）図１は本発明の第１実施例に係るＳＰＳ
Ｔ切換器の基本構成図であり、図６に対応するものであ
る。なお、本実施例を特徴付けるため、図６と同一機能
の部品については同一符号を付してある。
を詳細に説明する。 （第１実施例）図１は本発明の第１実施例に係るＳＰＳ
Ｔ切換器の基本構成図であり、図６に対応するものであ
る。なお、本実施例を特徴付けるため、図６と同一機能
の部品については同一符号を付してある。
【００１７】本実施例では、ＦＥＴ３のドレイン端子Ｄ
に、高周波阻止用インダクタＬDを介して直流電圧印加
端子１０を配置するとともに、この直流電圧印加端子１
０に例えば正極性の３Ｖの直流電圧を印加する。この場
合、ＦＥＴ３のドレイン端子Ｄとゲート端子Ｇ間、及
び、ソース端子Ｓとゲート端子Ｇ間はショットキー接合
のため、印加した上記直流電圧は逆方向電圧となり、電
流は流れない。但し、ショットキー接合の逆耐電圧を超
える正電圧を印加した場合は、ＦＥＴ３の破壊につなが
るので許容範囲内の電圧を設定する。
に、高周波阻止用インダクタＬDを介して直流電圧印加
端子１０を配置するとともに、この直流電圧印加端子１
０に例えば正極性の３Ｖの直流電圧を印加する。この場
合、ＦＥＴ３のドレイン端子Ｄとゲート端子Ｇ間、及
び、ソース端子Ｓとゲート端子Ｇ間はショットキー接合
のため、印加した上記直流電圧は逆方向電圧となり、電
流は流れない。但し、ショットキー接合の逆耐電圧を超
える正電圧を印加した場合は、ＦＥＴ３の破壊につなが
るので許容範囲内の電圧を設定する。
【００１８】また、制御信号入力端４に、上記直流電圧
印加端子１０に印加した正極性電圧と同じ電圧（３Ｖ）
及び０Ｖを選択的に印加する。３Ｖを印加したときは、
ドレイン端子Ｄとゲート端子Ｇ間の電位差はなく、チャ
ネルの空乏層は極めて小さくなるので、ドレイン端子Ｄ
とソース端子Ｓ間が導通状態となる。他方、０Ｖのとき
は、ドレイン端子Ｄに対しゲート端子Ｇが相対的に３Ｖ
低い電位となるため、チャネルの空乏層が拡大し、高抵
抗となってドレイン端子Ｄとソース端子Ｓ間が遮断状態
となる。
印加端子１０に印加した正極性電圧と同じ電圧（３Ｖ）
及び０Ｖを選択的に印加する。３Ｖを印加したときは、
ドレイン端子Ｄとゲート端子Ｇ間の電位差はなく、チャ
ネルの空乏層は極めて小さくなるので、ドレイン端子Ｄ
とソース端子Ｓ間が導通状態となる。他方、０Ｖのとき
は、ドレイン端子Ｄに対しゲート端子Ｇが相対的に３Ｖ
低い電位となるため、チャネルの空乏層が拡大し、高抵
抗となってドレイン端子Ｄとソース端子Ｓ間が遮断状態
となる。
【００１９】このように、３Ｖと０Ｖの電圧を選択的に
使用することで、ＦＥＴ３の導通状態及び遮断状態が形
成されるＳＰＳＴ切換器が得られる。従って、従来必要
とした負極性電圧は不要となり、専用の電源回路の削減
が可能になるので、消費電力が低減する効果がある。ま
た、回路構成が簡略することからコスト的にも有利とな
る効果がある。
使用することで、ＦＥＴ３の導通状態及び遮断状態が形
成されるＳＰＳＴ切換器が得られる。従って、従来必要
とした負極性電圧は不要となり、専用の電源回路の削減
が可能になるので、消費電力が低減する効果がある。ま
た、回路構成が簡略することからコスト的にも有利とな
る効果がある。
【００２０】（第２実施例）図２は、本発明の第２実施
例に係るＳＰＤＴ切換器の基本構成図であり、図７に対
応するものである。なお、本実施例を特徴付けるため、
図７と同一機能の部品については同一符号を付してあ
る。本実施例では、互いのソース端子Ｓを接続して成る
共通の高周波信号出力端子２に、高周波阻止用のインダ
クタＬDを介して直流電圧印加端子１０を配置するとと
もに、例えば正極性の直流電圧、例えば上述の３Ｖの電
圧を印加しておく。また、各制御信号入力端４Ａ，４Ｂ
には、上記直流電圧印加端子１０と同じ電圧（３Ｖ）と
０Ｖの電圧を交互に印加する。例えば第１のＦＥＴ３Ａ
側に３Ｖ、第２のＦＥＴ３Ｂ側に０Ｖを印加すると、第
１のＦＥＴ３Ａ側のチャネル抵抗は小さく、第２のＦＥ
Ｔ３Ｂ側のチャネル抵抗は非常に大きくなる。その結
果、第１のＦＥＴ３Ａは導通、第２のＦＥＴ３Ｂは遮断
状態となり、高周波入力端１Ａの高周波信号のみが高周
波出力端２に導かれる。制御信号の電圧レベルを逆にし
たときは、第１のＦＥＴ３Ａは遮断、第２のＦＥＴ３Ｂ
は導通状態となり、高周波入力端１Ｂの高周波信号のみ
が高周波出力端２に導かれる。このように、３Ｖと０Ｖ
の電圧のみで信号切換が可能となるＳＰＤＴ切換器が得
られる。従って、従来必要とした負極性電圧は不要とな
り、専用の電源回路の削減が可能になるので、消費電力
が低減する効果がある。また、回路構成が簡略すること
からコスト的にも有利となる効果がある。
例に係るＳＰＤＴ切換器の基本構成図であり、図７に対
応するものである。なお、本実施例を特徴付けるため、
図７と同一機能の部品については同一符号を付してあ
る。本実施例では、互いのソース端子Ｓを接続して成る
共通の高周波信号出力端子２に、高周波阻止用のインダ
クタＬDを介して直流電圧印加端子１０を配置するとと
もに、例えば正極性の直流電圧、例えば上述の３Ｖの電
圧を印加しておく。また、各制御信号入力端４Ａ，４Ｂ
には、上記直流電圧印加端子１０と同じ電圧（３Ｖ）と
０Ｖの電圧を交互に印加する。例えば第１のＦＥＴ３Ａ
側に３Ｖ、第２のＦＥＴ３Ｂ側に０Ｖを印加すると、第
１のＦＥＴ３Ａ側のチャネル抵抗は小さく、第２のＦＥ
Ｔ３Ｂ側のチャネル抵抗は非常に大きくなる。その結
果、第１のＦＥＴ３Ａは導通、第２のＦＥＴ３Ｂは遮断
状態となり、高周波入力端１Ａの高周波信号のみが高周
波出力端２に導かれる。制御信号の電圧レベルを逆にし
たときは、第１のＦＥＴ３Ａは遮断、第２のＦＥＴ３Ｂ
は導通状態となり、高周波入力端１Ｂの高周波信号のみ
が高周波出力端２に導かれる。このように、３Ｖと０Ｖ
の電圧のみで信号切換が可能となるＳＰＤＴ切換器が得
られる。従って、従来必要とした負極性電圧は不要とな
り、専用の電源回路の削減が可能になるので、消費電力
が低減する効果がある。また、回路構成が簡略すること
からコスト的にも有利となる効果がある。
【００２１】（第３実施例）図３は本発明の第３実施例
の基本構成図であり、ＦＥＴ３の遮断時においても高周
波信号入出力端１，２が整合状態となる吸収形ＳＰＳＴ
切換器の例を示す。本実施例では、図１の構成におい
て、ＦＥＴ３のドレイン端子Ｄ及びソース端子Ｓに高周
波阻止用インダクタＬD，ＬSを介して直流電圧印加端子
１０を配置し、更に、ドレイン端子Ｄ側とソース端子Ｓ
側に、各々、インピーダンス切換回路６，７を接続した
ものである。
の基本構成図であり、ＦＥＴ３の遮断時においても高周
波信号入出力端１，２が整合状態となる吸収形ＳＰＳＴ
切換器の例を示す。本実施例では、図１の構成におい
て、ＦＥＴ３のドレイン端子Ｄ及びソース端子Ｓに高周
波阻止用インダクタＬD，ＬSを介して直流電圧印加端子
１０を配置し、更に、ドレイン端子Ｄ側とソース端子Ｓ
側に、各々、インピーダンス切換回路６，７を接続した
ものである。
【００２２】各インピーダンス切換回路６，７は、例え
ば導通時のインピーダンスが高周波信号入出力端１，２
における特性インピーダンスＺoより大となり遮断時の
インピーダンスが前記特性インピーダンスＺoと整合す
るＳＰＳＴ切換器で構成する。即ち、ＦＥＴ６０，７０
のドレイン端子Ｄを上記ＦＥＴ３のドレイン端子Ｄ及び
ソ−ス端子Ｓにそれぞれ接続するとともに、そのソース
端子Ｓを抵抗器ＲSを介して接地する。更に、各ゲート
端子ＧをコンデンサＣGにより高周波的に短絡するとと
もに、このコンデンサＣGの接続点にインダクタＬGを介
して制御信号入力端６１，７１を配置している。上記構
成の吸収型ＳＰＳＴ切換器において、ＦＥＴ３のチャネ
ル抵抗と制御信号入力端４に印加される直流電圧及びゼ
ロレベルの電圧との関係は、第１実施例のＳＰＳＴ切換
器と同様である。
ば導通時のインピーダンスが高周波信号入出力端１，２
における特性インピーダンスＺoより大となり遮断時の
インピーダンスが前記特性インピーダンスＺoと整合す
るＳＰＳＴ切換器で構成する。即ち、ＦＥＴ６０，７０
のドレイン端子Ｄを上記ＦＥＴ３のドレイン端子Ｄ及び
ソ−ス端子Ｓにそれぞれ接続するとともに、そのソース
端子Ｓを抵抗器ＲSを介して接地する。更に、各ゲート
端子ＧをコンデンサＣGにより高周波的に短絡するとと
もに、このコンデンサＣGの接続点にインダクタＬGを介
して制御信号入力端６１，７１を配置している。上記構
成の吸収型ＳＰＳＴ切換器において、ＦＥＴ３のチャネ
ル抵抗と制御信号入力端４に印加される直流電圧及びゼ
ロレベルの電圧との関係は、第１実施例のＳＰＳＴ切換
器と同様である。
【００２３】以下、切換動作が遮断時においても高周波
信号入出力端１，２が整合状態となる理由を、ドレイン
端子Ｄ側のインピーダンス切換回路６を例に挙げて説明
する。図示のように、ＦＥＴ６０のソース端子Ｓを抵抗
器ＲSを介して接地し、該ＦＥＴ６０のチャネル抵抗が
小さくなる制御信号、即ち直流電圧印加端子１０に印加
される直流電圧（例えば３Ｖ）をその制御信号入力端６
１に印加すると、ＦＥＴ３のドレイン端子Ｄ側は、ＦＥ
Ｔ６０のチャネル抵抗と抵抗器ＲS から成る直列回路が
分岐接続された場合と等価になる。ＦＥＴ３が遮断状態
（チャネル抵抗が大）のとき、上記分岐接続回路のイン
ピーダンスは終端抵抗とみなせるので、このインピーダ
ンスを高周波信号入出力端１，２での特性インピーダン
スＺoに等しく設定すれば、遮断時においても整合状態
が保たれる。
信号入出力端１，２が整合状態となる理由を、ドレイン
端子Ｄ側のインピーダンス切換回路６を例に挙げて説明
する。図示のように、ＦＥＴ６０のソース端子Ｓを抵抗
器ＲSを介して接地し、該ＦＥＴ６０のチャネル抵抗が
小さくなる制御信号、即ち直流電圧印加端子１０に印加
される直流電圧（例えば３Ｖ）をその制御信号入力端６
１に印加すると、ＦＥＴ３のドレイン端子Ｄ側は、ＦＥ
Ｔ６０のチャネル抵抗と抵抗器ＲS から成る直列回路が
分岐接続された場合と等価になる。ＦＥＴ３が遮断状態
（チャネル抵抗が大）のとき、上記分岐接続回路のイン
ピーダンスは終端抵抗とみなせるので、このインピーダ
ンスを高周波信号入出力端１，２での特性インピーダン
スＺoに等しく設定すれば、遮断時においても整合状態
が保たれる。
【００２４】他方、ＦＥＴ３が導通状態のときは、イン
ピーダンス切換回路６のＦＥＴ６０のチャネル抵抗が大
きくなる制御信号、即ち０Ｖの電圧をその制御信号入力
端６１に印加すれば、分岐接続回路は開放とみなされ、
高周波信号の通過に影響を与えない。以上の動作は、ソ
ース端子Ｓ側のインピーダンス切換回路７の場合も全く
同様となる。
ピーダンス切換回路６のＦＥＴ６０のチャネル抵抗が大
きくなる制御信号、即ち０Ｖの電圧をその制御信号入力
端６１に印加すれば、分岐接続回路は開放とみなされ、
高周波信号の通過に影響を与えない。以上の動作は、ソ
ース端子Ｓ側のインピーダンス切換回路７の場合も全く
同様となる。
【００２５】このように、３Ｖと０Ｖの電圧を選択的に
用いることでインピーダンス切換が可能となる。従っ
て、インピーダンスの切換タイミングをＦＥＴ３の導通
／遮断の切換タイミングに合わせることにより、正極性
の直流電圧とゼロレベルの電圧のみで吸収形ＳＰＳＴを
駆動させることができ、第１実施例と同様の効果が得ら
れる。
用いることでインピーダンス切換が可能となる。従っ
て、インピーダンスの切換タイミングをＦＥＴ３の導通
／遮断の切換タイミングに合わせることにより、正極性
の直流電圧とゼロレベルの電圧のみで吸収形ＳＰＳＴを
駆動させることができ、第１実施例と同様の効果が得ら
れる。
【００２６】（第４実施例）図４は、本発明の第４実施
例の基本構成図であり、第１のＦＥＴ３Ａ又は第２のＦ
ＥＴ３Ｂが遮断状態のときでも各高周波信号入力端１
Ａ，１Ｂが整合状態となる吸収形ＳＰＤＴ切換器の例を
示す。本実施例では、図２の構成において、ＦＥＴ３
Ａ，３Ｂのドレイン端子Ｄ及びソース端子Ｓに高周波阻
止用インダクタＬD，ＬSを介して直流電圧印加端子１０
を配置し、これに正極性の直流電圧、例えば３Ｖの電圧
を印加するとともに、各ＦＥＴ３Ａ，３Ｂのドレイン端
子Ｄ側に、各々、第３実施例で説明したインピーダンス
切換回路６，７を接続したものである。各ＦＥＴ３Ａ，
３Ｂの遮断時における高周波信号入力端１Ａ，１Ｂの整
合状態は、第３実施例で説明したように、各インピーダ
ンス切換回路６，７と等価な分岐接続回路の効果によっ
て実現される。結局、この吸収型ＳＰＤＴ切換器もま
た、正極性の直流電圧とゼロレベルの電圧のみによって
吸収形ＳＰＤＴ切換器を駆動させることができ、第２実
施例と同様の効果が得られる。
例の基本構成図であり、第１のＦＥＴ３Ａ又は第２のＦ
ＥＴ３Ｂが遮断状態のときでも各高周波信号入力端１
Ａ，１Ｂが整合状態となる吸収形ＳＰＤＴ切換器の例を
示す。本実施例では、図２の構成において、ＦＥＴ３
Ａ，３Ｂのドレイン端子Ｄ及びソース端子Ｓに高周波阻
止用インダクタＬD，ＬSを介して直流電圧印加端子１０
を配置し、これに正極性の直流電圧、例えば３Ｖの電圧
を印加するとともに、各ＦＥＴ３Ａ，３Ｂのドレイン端
子Ｄ側に、各々、第３実施例で説明したインピーダンス
切換回路６，７を接続したものである。各ＦＥＴ３Ａ，
３Ｂの遮断時における高周波信号入力端１Ａ，１Ｂの整
合状態は、第３実施例で説明したように、各インピーダ
ンス切換回路６，７と等価な分岐接続回路の効果によっ
て実現される。結局、この吸収型ＳＰＤＴ切換器もま
た、正極性の直流電圧とゼロレベルの電圧のみによって
吸収形ＳＰＤＴ切換器を駆動させることができ、第２実
施例と同様の効果が得られる。
【００２７】（第５実施例）図５は、本発明の第５実施
例の基本構成図であり、上述の応用例となる単極多投切
換器（ＳＰＭＴ切換器）の例を示す。この図において、
図１〜図４と同一機能の部品については同一符号を付し
てある。
例の基本構成図であり、上述の応用例となる単極多投切
換器（ＳＰＭＴ切換器）の例を示す。この図において、
図１〜図４と同一機能の部品については同一符号を付し
てある。
【００２８】本実施例においては、各ＦＥＴ５Ａ〜５Ｍ
の各ドレイン端子Ｄに直流阻止用のコンデンサＣDを介
して個別の高周波信号入力端５１Ａ〜５１Ｍを配置する
とともに、各ソース端子Ｓの共通接続点から直流阻止用
のコンデンサＣSを介して共通の高周波信号出力端２を
配置し、更に、上記共通接続点に高周波阻止用のインダ
クタＬS を介して直流電圧印加端子１０を配置してい
る。この直流電圧印加端子１０には、例えば３Ｖの直流
電圧を印加する。また、各ＦＥＴ５Ａ〜５Ｍのゲート端
子ＧをコンデンサＣGにより高周波的に短絡するととも
に、これらコンデンサＣGの接続点にそれぞれインダク
タＬGを介して制御信号入力端５４Ａ〜５４Ｍを配置
し、直流電圧印加端子１０に印加した電圧と同一の３Ｖ
及び０Ｖの電圧を選択的に印加する。
の各ドレイン端子Ｄに直流阻止用のコンデンサＣDを介
して個別の高周波信号入力端５１Ａ〜５１Ｍを配置する
とともに、各ソース端子Ｓの共通接続点から直流阻止用
のコンデンサＣSを介して共通の高周波信号出力端２を
配置し、更に、上記共通接続点に高周波阻止用のインダ
クタＬS を介して直流電圧印加端子１０を配置してい
る。この直流電圧印加端子１０には、例えば３Ｖの直流
電圧を印加する。また、各ＦＥＴ５Ａ〜５Ｍのゲート端
子ＧをコンデンサＣGにより高周波的に短絡するととも
に、これらコンデンサＣGの接続点にそれぞれインダク
タＬGを介して制御信号入力端５４Ａ〜５４Ｍを配置
し、直流電圧印加端子１０に印加した電圧と同一の３Ｖ
及び０Ｖの電圧を選択的に印加する。
【００２９】上記構成のＳＰＭＴ切換器において、各Ｆ
ＥＴ５Ａ〜５Ｍのチャネル抵抗と制御信号入力端５４Ａ
〜５４Ｍに印加される３Ｖ及び０Ｖの電圧との関係は、
第１実施例のＳＰＳＴ切換器と同様であり、例えば第１
のＦＥＴ５Ａが導通状態のときは、高周波信号入力端５
１Ａの高周波信号のみが高周波信号出力端２に導かれ、
他の高周波信号入力端５１Ｂ〜５１Ｍと高周波信号出力
端２との間は全て遮断状態となる。このように、本実施
例のＳＰＭＴ切換器もまた、正極性の直流電圧とゼロレ
ベル電圧のみで駆動することができ、各実施例と同様の
効果が得られる。
ＥＴ５Ａ〜５Ｍのチャネル抵抗と制御信号入力端５４Ａ
〜５４Ｍに印加される３Ｖ及び０Ｖの電圧との関係は、
第１実施例のＳＰＳＴ切換器と同様であり、例えば第１
のＦＥＴ５Ａが導通状態のときは、高周波信号入力端５
１Ａの高周波信号のみが高周波信号出力端２に導かれ、
他の高周波信号入力端５１Ｂ〜５１Ｍと高周波信号出力
端２との間は全て遮断状態となる。このように、本実施
例のＳＰＭＴ切換器もまた、正極性の直流電圧とゼロレ
ベル電圧のみで駆動することができ、各実施例と同様の
効果が得られる。
【００３０】なお、上記各実施例において、高周波阻止
用の素子としてインダクタＬD、ＬS、ＬGを採用してい
るが、これに代えて、高周波信号入出力端の特性インピ
ーダンス（通常５０オーム）よりも十分大きなインピー
ダンスの抵抗器を採用してもよい。また、本発明は、ド
レイン端子Ｄ又はソース端子Ｓとゲート端子Ｇとの間の
電位差を同一極性の直流電圧とゼロレベルの電圧のみで
形成すれば良いので、直流電圧印加端子１０に印加する
電圧は、正極性の直流電圧に限定されず、ＦＥＴのチャ
ネルの種類に応じて極性を変えることもできる。
用の素子としてインダクタＬD、ＬS、ＬGを採用してい
るが、これに代えて、高周波信号入出力端の特性インピ
ーダンス（通常５０オーム）よりも十分大きなインピー
ダンスの抵抗器を採用してもよい。また、本発明は、ド
レイン端子Ｄ又はソース端子Ｓとゲート端子Ｇとの間の
電位差を同一極性の直流電圧とゼロレベルの電圧のみで
形成すれば良いので、直流電圧印加端子１０に印加する
電圧は、正極性の直流電圧に限定されず、ＦＥＴのチャ
ネルの種類に応じて極性を変えることもできる。
【００３１】
【発明の効果】以上の説明から明らかなように、本発明
の信号切換器によれば、半導体素子の入出力端子とゲー
ト端子との間の電位差を、同一極性の直流電圧とゼロレ
ベルの電圧のみで形成できるので、例えば従来のように
負極性の直流電圧を別途生成するための電源回路が不要
となる効果がある。これにより回路構成が簡略化され、
更に消費電力がほぼゼロとなる利点がある。また、ゲー
ト端子の制御信号としてＴＴＬ（transistor transisto
r logic）などのロジック信号を直接印加し駆動するよ
うにすれば回路構成がより簡略化され、コストも大幅に
低減させることができる。更に、ＭＭＩＣ（モノリシッ
クマイクロ波集積回路）などの実現が容易となるなどの
利点もある。
の信号切換器によれば、半導体素子の入出力端子とゲー
ト端子との間の電位差を、同一極性の直流電圧とゼロレ
ベルの電圧のみで形成できるので、例えば従来のように
負極性の直流電圧を別途生成するための電源回路が不要
となる効果がある。これにより回路構成が簡略化され、
更に消費電力がほぼゼロとなる利点がある。また、ゲー
ト端子の制御信号としてＴＴＬ（transistor transisto
r logic）などのロジック信号を直接印加し駆動するよ
うにすれば回路構成がより簡略化され、コストも大幅に
低減させることができる。更に、ＭＭＩＣ（モノリシッ
クマイクロ波集積回路）などの実現が容易となるなどの
利点もある。
【図１】本発明の第１実施例となるＳＰＳＴ切換器の基
本構成図。
本構成図。
【図２】本発明の第２実施例となるＳＰＤＴ切換器の基
本構成図。
本構成図。
【図３】本発明の第３実施例となる吸収形ＳＰＳＴ切換
器の基本構成図。
器の基本構成図。
【図４】本発明の第４実施例となる吸収形ＳＰＤＴ切換
器の基本構成図。
器の基本構成図。
【図５】本発明の第５の実施例となるＳＰＭＴ切換器の
基本構成図。
基本構成図。
【図６】従来のＳＰＳＴ切換器の基本構成図。
【図７】従来のＳＰＤＴ切換器の基本構成図。
１ 高周波信号入力端 ２ 高周波信号出力端 3,3A,3B,5A〜5M ＦＥＴ 4,4A,4B,54A〜54M 制御信号入力端 6,7 インピーダンス切換回路 10 直流電圧印加端子
Claims (5)
- 【請求項１】 半導体素子のゲート端子に二値レベルの
直流電圧を選択的に印加してその入出力端子間を導通又
は遮断する信号切換器において、 前記半導体素子の入力端子又は出力端子に所定レベルの
第１の直流電圧を印加するとともに、前記ゲート端子に
前記第１の直流電圧と同極性且つ同レベルの第２の直流
電圧及びゼロレベルの第３の直流電圧を選択的に印加す
る構成としたことを特徴とする信号切換器。 - 【請求項２】 その出力端子同士を接続した第１及び第
２の半導体素子のゲート端子の電圧レベルを変えて各々
の入出力端子間を交互に導通させ、各半導体素子の入力
端子に導かれた高周波信号を選択的に前記出力端子に導
く信号切換器において、 前記出力端子に所定レベルの第１の直流電圧を印加する
とともに、各ゲート端子に前記第１の直流電圧と同極性
且つ同レベルの第２の直流電圧を交互に印加する構成と
したことを特徴とする信号切換器。 - 【請求項３】 半導体素子のゲート端子に二値レベルの
直流電圧を選択的に印加してその入出力端子間を導通又
は遮断する信号切換器において、 前記半導体素子の入力端子及び出力端子に、各々、導通
時のインピーダンスが前記入力端子及び出力端子の特性
インピーダンスより大となり遮断時のインピーダンスが
前記特性インピーダンスと整合するインピーダンス切換
回路を接続するとともに、その接続点に所定レベルの第
１の直流電圧を印加し、前記ゲート端子に前記第１の直
流電圧と同極性且つ同レベルの第２の直流電圧を印加す
るとともに、前記ゲート端子に前記第１の直流電圧と同
極性且つ同レベルの第２の直流電圧及びゼロレベルの第
３の直流電圧を選択的に印加する構成としたことを特徴
とする信号切換器。 - 【請求項４】 その出力端子同士を導通接続した第１及
び第２の半導体素子のゲート端子の電圧レベルを変えて
各々の入出力端子間を交互に導通させ、各半導体素子の
入力端子に導かれた高周波信号を選択的に前記出力端子
に導く信号切換器において、 各半導体素子の入力端子に、各々、導通時のインピーダ
ンスが前記入力端子の特性インピーダンスより大とな
り、遮断時のインピーダンスが前記特性インピーダンス
と整合するインピーダンス切換回路を接続するととも
に、その接続点及び出力端子に所定レベルの第１の直流
電圧を印加して成り、各ゲート端子に前記第１の直流電
圧と同極性且つ同レベルの第２の直流電圧を交互に印加
する構成としたことを特徴とする信号切換器。 - 【請求項５】 前記インピーダンス切換回路は、 その入力端子を前記接続点と導通接続するとともに出力
端子を抵抗器を介して接地した半導体素子を含んで成
り、該半導体素子のゲート端子に前記第１の直流電圧と
同極性且つ同レベルの第２の直流電圧を印加したときに
前記接続点におけるインピーダンスが前記特性インピー
ダンスより大となり、前記ゲート端子にゼロレベルの第
３の直流電圧を印加したときに前記接続点におけるイン
ピーダンスが前記特性インピーダンスと整合する構成で
あることを特徴とする請求項３又は４記載の信号切換
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6158997A JPH0832431A (ja) | 1994-07-11 | 1994-07-11 | 信号切換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6158997A JPH0832431A (ja) | 1994-07-11 | 1994-07-11 | 信号切換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832431A true JPH0832431A (ja) | 1996-02-02 |
Family
ID=15683976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6158997A Pending JPH0832431A (ja) | 1994-07-11 | 1994-07-11 | 信号切換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832431A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007129583A1 (ja) * | 2006-05-10 | 2007-11-15 | Advantest Corporation | スイッチ回路、フィルタ回路及び試験装置 |
| JP4859841B2 (ja) * | 2004-11-16 | 2012-01-25 | マーベル ヒスパニア エス．エル． | ２倍のダイナミックレンジを得るために用いられるスイッチング回路 |
| JP2012199710A (ja) * | 2011-03-18 | 2012-10-18 | Fujitsu Ltd | 無線端末装置 |
| JP2013009138A (ja) * | 2011-06-24 | 2013-01-10 | Hitachi Metals Ltd | 高周波スイッチ回路、及び複合高周波スイッチ回路 |
| JP2018098768A (ja) * | 2016-12-14 | 2018-06-21 | 株式会社東芝 | 半導体装置 |
-
1994
- 1994-07-11 JP JP6158997A patent/JPH0832431A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4859841B2 (ja) * | 2004-11-16 | 2012-01-25 | マーベル ヒスパニア エス．エル． | ２倍のダイナミックレンジを得るために用いられるスイッチング回路 |
| WO2007129583A1 (ja) * | 2006-05-10 | 2007-11-15 | Advantest Corporation | スイッチ回路、フィルタ回路及び試験装置 |
| US8232808B2 (en) | 2006-05-10 | 2012-07-31 | Advantest Corporation | Switch circuit, filter circuit and test apparatus |
| JP5011282B2 (ja) * | 2006-05-10 | 2012-08-29 | 株式会社アドバンテスト | スイッチ回路、フィルタ回路及び試験装置 |
| JP2012199710A (ja) * | 2011-03-18 | 2012-10-18 | Fujitsu Ltd | 無線端末装置 |
| JP2013009138A (ja) * | 2011-06-24 | 2013-01-10 | Hitachi Metals Ltd | 高周波スイッチ回路、及び複合高周波スイッチ回路 |
| JP2018098768A (ja) * | 2016-12-14 | 2018-06-21 | 株式会社東芝 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5990580A (en) | Single pole double throw switch | |
| US5818099A (en) | MOS high frequency switch circuit using a variable well bias | |
| JP3243892B2 (ja) | 信号切り替え用スイッチ | |
| JP3736356B2 (ja) | 高周波スイッチ回路 | |
| EP0766396B1 (en) | Switching circuit | |
| JP3790227B2 (ja) | 高周波スイッチ回路 | |
| US6693498B1 (en) | SPDT switch and communication unit using the same | |
| US5945867A (en) | Switch circuit device | |
| US6130570A (en) | MESFET circuit utilizing only positive power supplies | |
| KR100325087B1 (ko) | 반도체장치및안테나스위치회로 | |
| JPH10242826A (ja) | 高周波スイッチ回路 | |
| JP2002314373A (ja) | 可変減衰器 | |
| JPH09181588A (ja) | 半導体スイッチ | |
| US7123116B2 (en) | Phase shifter and multibit phase shifter | |
| US7030515B2 (en) | Individually biased transistor high frequency switch | |
| JPH0685641A (ja) | マイクロ波スイッチ | |
| US20070132501A1 (en) | Method And Apparatus For Switching Audio And Data Signals Through A Single Terminal | |
| JPH0832431A (ja) | 信号切換器 | |
| JP2002135095A (ja) | Ｉｃスイッチ | |
| US6737890B2 (en) | Switching circuit device | |
| CN1288842C (zh) | 高频信号开关 | |
| JP2007531402A (ja) | 低静止電流ラジオ周波数スイッチデコーダ | |
| JP3630545B2 (ja) | Ｒｆ信号スイッチ回路 | |
| JP3594762B2 (ja) | 半導体スイッチ集積回路 | |
| KR19990068126A (ko) | 가변 지연 회로 |