JPH0821803B2 - 高周波トランジスタの整合回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波高出力増幅器に用いるトランジスタの
入出力の整合状態を、容易に、損失少なく、かつ安価
に、調整できる高周波トランジスタの整合回路に関する
ものである。

従来の技術 高周波用トランジスタの入出力インピーダンスは、一
般に主線路マイクロストリップラインの特性インピーダ
ンス（50オーム）に一致しない。電気信号を効率良く増
幅するためには、トランジスタの入出力インピーダンス
と、入出力それぞれの主線路マイクロストリップライン
のインピーダンスができるだけ一致して、その点におけ
る反射ができるだけ少なくなるほど好ましい。とくに高
周波高出力用トランジスタの入出力インピーダンスは、
50オームよりもはるかに低いので、通常、入出力主線路
マイクロストリップラインに並列にインピーダンスの低
い素子を挿入して、インピーダンスの整合をとるように
している。先端開放マイクロストリップライン（オープ
ンスタブ）のインピーダンス、Zosは、 Zos＝−ｊ・cot βＬ （１） 但し、β＝２π／λ、λは整合をとろうとしている周
波数におけるマイクロストリップライン上での波長、 Ｌはマイクロストリップラインの長さ、 で与えられる。

したがって、ZosはβＬがπ/2、すなわち、Ｌがλ/4
に近づくにつれ小さくなり、適当な値を選ぶことによ
り、トランジスタとの整合をとることができる。

この方法による従来の高周波増幅器の代表的構成を第
４図に示す。

第４図において、101は電界効果トランジスタ（FE
T）、102は入力整合回路基板、103は出力整合回路基
板、104は入力端子に接続されるマイクロストリップラ
インで構成された主線路、105は出力端子に接続される
マイクロストリップラインで構成された主線路、106は
前記トランジスタと前記入力整合回路基板を接続するワ
イヤー、107は前記トランジスタと前記出力整合回路基
板を接続するワイヤー、401は入力整合回路を形成する
オープンスタブ、402は出力整合回路を形成するオープ
ンスタブ、403、404はオープンスタブの長さを調整する
ための島状電極（パッド）、405、406はオープンスタブ
と調整用パッドを接続するためのワイヤーである。この
構造において、入力整合回路および出力整合回路の調整
は、オープンスタブに調整用パッドをワイヤーで接続す
ることにより、等価的にオープンスタブの長さを調整す
ることによって行っている。

この方式をさらに改良したものとして、整合用チップ
コンデンサを用いたものが知られており、その代表的構
造を第５図に示す。第５図において、101は電界効果ト
ランジスタ（FET）、501は入力整合調整回路基板、502
は出力整合調整回路基板、104は入力端子に接続される
マイクロストリップラインで構成された主線路、105は
出力端子に接続されるマイクロストリップラインで構成
された主線路、503は入力インピーダンス整合用チップ
コンデンサ、504は出力インピーダンス整合用チップコ
ンデンサで、503、504のチップコンデンサはともに、下
電極はアースされている台座の上に接続され、上電極は
ワイヤーでトランジスタと入出力整合調整回路基板の主
線路マイクロストリップラインに接続されている。50
5、506は前記トランジスタと前記チップコンデンサを接
続するワイヤー、507、508は、前記チップコンデンサと
前記入出力整合調整回路基板の主線路マイクロストリッ
プラインを接続するワイヤーである。509、510は入出力
整合を調整するためのパッド、511、512は主線路マイク
ロストリップラインと調整用パッドを接続するためのワ
イヤーである。この構造において、入出力整合はチップ
コンデンサとそれを接続しているワイヤーのインダクタ
ンスで主に整合をとるようにし、補助的に入出力整合調
整回路基板において、調整用パッドをワイヤーで接続す
ることにより行っている。

発明が解決しようとする課題 しかし、第１の従来例に示す調整方法では、インピー
ダンスの低い高周波高出力FETの整合をとるのは困難で
ある。主線路のインピーダンスは一般に50オームであ
り、これに対して高周波高出力FETのインピーダンスは
一般に数オームもしくは１オーム以下となっている。し
たがって、これを整合させるためには、主線路とアース
間にかなり静電容量の大きいコンデンサを挿入すること
が必要となる。実施例１に示したオープンスタブでこれ
を実現するためには、（１）式より容易にわかるよう
に、オープンスタブの長さを、整合をとろうとしている
周波数の1/4波長にかなり近い長さにする必要がある。
しかしオープンスタブのインピーダンスは、cotβＬで
変化し、1/4波長付近では、スタブ長がわずかに変化し
てもその値は大きく変化することになり、実際の調整は
極めて困難となる。したがって第１の実施例の方法は、
高周波高出力FETトランジスタの整合をとるのには適し
ていない。

また第２の従来例に述べた構成の場合、大きいチップ
コンデンサを接続するため、第１の従来例よりも、イン
ピーダンスの低い高周波高出力FETとの整合をとりやす
いが、チップコンデンサの静電容量の値を微調整するの
が困難であり、そこで入出力整合回路基板上にオープン
スタブを形成し、このオープンスタブの長さを微調整す
ることによって、整合微調整を行う必要がある。また整
合用コンデンサは、主線路とアース間に挿入されるた
め、信号の伝送損失を少なくするためには、誘電体損失
などコンデンサとしての損失のきわめて小さいことが要
求され、そのため必然的に高価なものとなる。さらに製
造する上でチップを実装するため工数が増し、またチッ
プ取り付け部が別にいるなどから小型高集積化が困難で
あり、その結果製造コストも高くなる。

課題を解決するための手段 本発明は上記課題を解決するため、トランジスタの入
出力インピーダンス整合回路において、主線路とアース
間に薄膜コンデンサもしくはインターデジタルコンデン
サとマイクロストリップラインの直列回路を有し、前記
マイクロストリップラインの実質的長さを調整すること
によって、前記トランジスタとの整合状態を調整できる
ようにしたものである。

作用 本発明は上記した構成により、インピーダンスの低い
高周波高出力トランジスタの整合をとるのが容易であ
り、また整合用コンデンサの損失に基づく信号の伝送損
失を小さくすることができ、さらに実装工数が少なく、
小型集積化が可能であり、製造コストの安い高周波トラ
ンジスタの整合回路を提供するものである。

実施例 以下本発明の高周波増幅器の整合回路の実施例につい
て、図面を参照しながら説明する。

第１図は本発明の高周波トランジスタの整合回路の構
造の１実施例を示したものである。第１図において、10
1は電界効果トランジスタ（FET）、102は入力整合回路
基板、103は出力整合回路基板、104は入力端子に接続さ
れるマイクロストリップラインで構成された主線路、10
5は出力端子に接続されるマイクロストリップラインで
構成された主線路、106は前記トランジスタと前記入力
整合回路基板を接続するワイヤー、107は前記トランジ
スタと前記出力整合回路基板を接続するワイヤー、108
は入力整合用薄膜コンデンサ、109は出力整合用薄膜コ
ンデンサ、110、111は一端を前記薄膜コンデンサの主線
路に接続されていない側の電極に接続されたマイクロス
トリップラインで、その他端は開放となっている。112
と113は、アース端子であり、前記先端開放マイクロス
トリップライン110、111とそれぞれワイヤー114、115に
よって適当な位置で接続されている。入出力整合回路基
板はアルミナなどのセラミック基板を用い、主線路およ
びマイクロストリップラインなどの導電部には通常用い
られるCr−Auを用い、薄膜コンデンサとしては酸化珪素
を誘電体として用いた金属−誘電体−金属構造の薄膜コ
ンデンサを用いた。またトランジスタとしてGaAsFET
を、また整合させる周波数として14GHzを用いた。アル
ミナ基板の誘電率を9.8とした場合、14GHzにおける1/4
波長相当のマイクロストリップラインの長さは約2mmで
ある。

この構造において、入力整合および出力整合の調整は
先端開放マイクロストリップライン110、111とアース端
子、112、113との接続位置を、ワイヤー、114、115によ
って変えることによって行っている。

本方式における整合方法についてさらに詳しく説明す
る。前述したように、高出力用FETの入出力インピーダ
ンスは数オームから１オーム以下と主線路のインピーダ
ンス50オームに比べてかなり低い。そこで本実施例では
その整合をとるために主線路マイクロストリップライン
とアース間に薄膜コンデンサとマイクロストリップライ
ンを挿入している。この直列回路のインピーダンス、Zi
nは、 Zin＝1/jωＣ＋jZo・tanβＬ （２） ＝−ｊ（1/ωＣ−Zo・tanβＬ） （３） 但し、ω＝２πｆ β＝２π／λ ｆは整合をとろうとしている周波数、 Ｃは薄膜コンデンサの静電容量、 Zoはマイクロストリップラインの特性インピーダン
ス、 λは整合をとろうとしている周波数の基板内での波
長、 Ｌはマイクロストリップラインのアースまでの長さで
ある。

で表わされる。

したがって、（３）式からわかるように、静電容量Ｃ
とマイクロストリップラインの長さを適当に選択するこ
とにより、Zinの値を数オームあるいは１オーム以下に
することは容易である。

本実施例では、ほぼ整合すると思われる値に薄膜コン
デンサの値を最初から設定し、トランジスタの特性のバ
ラツキや、薄膜コンデンサの製造時のバラツキなどによ
る整合のズレを、マイクロストリップライン上のアース
との接続位置を変えることによって調整することができ
る。実際に調整する方法として、本実施例では、マイク
ロストリップラインの適当な位置から、ワイヤーによっ
てアース端子に接続することにより行っている。したが
って厳密にはワイヤーのインダクタンス分が直列に入
り、さらにワイヤー接続部で、マイクロストリップライ
ンの先端の部分が、オープンスタブとして並列に入るこ
とになり、その分を補正してやる必要があるが、それほ
ど大きな影響はないので、基本的にはその分こみで調整
することができる。とくにワイヤーに関しては、ワイヤ
ーの長さを短くしたり、本数を増したり、あるいはワイ
ヤーの代わりにリボンなどを用いることによって、実質
的にはほとんど支障なく調整できるようにすることがで
きる。

また（３）式からわかるように、マイクロストリップ
ラインの長さを適当に選ぶことにより、整合用コンデン
サの静電容量の値をきわめて小さく選ぶことができる。

例えば、Zin＝−j1（１オーム）としたい場合、１＝1
/ωＣ−ZotanβＬとなり、Ｃが小さくても、Ｌを大きく
すれば条件を満たせることがわかる。

このことは整合用コンデンサの電極面積をきわめて小
さくできることを意味し、したがって、電極面積に比例
するコンデンサの損失をきわめて小さくできる。また逆
に、少々、コンデンサの損失特性が、従来のものよりも
悪くても使用できることになり、その場合にはコストの
低減になる。

またＬの長さとしては好ましい範囲がある。（３）式
からわかるように、Zinの値は、Ｌが０の時にＣの値の
みで決まり、1/ωＣ＝ZotanβＬの時、０となり、それ
よりＬが大きくなるにつれ次第に大きくなり、Ｌ＝1/4
波長の長さで∞となる。したがって、低インピーダンス
のトランジスタの整合に用いるためには、1/ωＣ＝Zota
nβＬの条件を満たすＬ近傍の値をとることが好まし
い。

本実施例では、入力整合回路ともに同一の方式で整合
をとったが、一般に出力インピーダンスは入力インピー
ダンスよりも高いので、入力整合のみに本実施例の方法
を用いてもよい。

第２図は、マイクロストリップラインの長さの調整を
より行いやすくした他の実施例の構造を示したものであ
る。第２図において、102は入力整合回路基板、104は主
線路、108は入力整合用薄膜コンデンサ、112はアース端
子、201は薄膜コンデンサの、主線路が接続されていな
い側の電極に、接続された先端開放マイクロストリップ
ライン、202は前記先端開放マイクロストリップライン
とアース端子の間に電気的に接続される島状電極（パッ
ド）、203、204は前記先端開放マイクロストリップライ
ンと前記パッド、および前記アース端子を接続するため
のワイヤーである。本実施例において、マイクロストリ
ップラインのインピーダンスの調整は、パッドを介して
行う構成となっており、実施例１で述べた、ワイヤー接
続部で並列に入る、オープンスタブの影響が低減され
る。したがって実施例１の場合よりも補正の必要が少な
くなる。

本実施例では入力整合回路のみを示したが、出力整合
回路も同様にして構成できることは明らかである。

第３図に使用するコンデンサの種類およびアースのと
りかたの他の実施例の構造を示したものである。第３図
において、102は入力整合回路基板、104は主線路、108
は入力整合用コンデンサで、誘電体基板上に電極を互い
違いに入り組んだ形に対向させて、対向電極間の静電容
量を利用した、いわゆるインターデジタルコンデンサ、
301は前記インターデジタルコンデンサの主線路が接続
されていない側の電極に接続された先端開放マイクロス
トリップライン、302は前記先端開放マイクロストリッ
プラインとアース端子の間に電気的に接続される島状電
極（パッド）、304は前記先端開放マイクロストリップ
ラインと前記パッドを接続するためのワイヤー（前記パ
ッドとアース端子の接続ワイヤーは図示してあるが番号
は表示してない）、305は基板の一部に貫通孔を設け、
基板の裏面側のアースと電気的に接続された、いわゆる
バイアホールと呼ばれるアースである。本実施例におい
て、マイクロストリップラインのインピーダンスの調整
は、実施例２と同様、パッドを介して行う構成となって
おり、実施例１で述べた、ワイヤー接続部で並列に入る
オープンスタブの影響が低減される。したがって、実施
例２の場合と同じく補正の必要が少なくなる。さらに本
実施例では、アースをバイアホール型とすることによ
り、基板上の任意の場所にコンデンサを形成できるよう
になることから、集積回路としての設計の自由度が増
し、実装の簡素化、コスト低減、小型化などに役立つ。

本実施例ではインターデジタルコンデンサを用いた
が、インターデジタルコンデンサも薄膜コンデンサ同
様、集積化が容易であり、また対向電極部の面積を減ら
すことによって、コンデンサとしての損失を減少させる
ことができ、やはり本発明の目的とする効果の得られる
ものである。

発明の効果 以上述べた如く、本発明は、主線路とアース間に薄膜
コンデンサもしくはインターデジタルコンデンサとマイ
クロストリップラインの直列回路を設け、前記マイクロ
ストリップラインのインピーダンスを調整することによ
って、前記トランジスタとの整合状態を調整できるよう
にしたもので、これによりインピーダンスの低い高周波
高出力トランジスタの整合をとるのが容易であり、整合
用コンデンサの損失に基づく信号の伝送損失を低減する
ことができ、また実装工数が少なく、小型集積化が可能
であり、製造コストの安い高周波トランジスタの集合回
路を提供するものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す基本構造図、第２図は
第１の基本構成を用いた他の実施例の構造図、第３図も
第１の基本構成を用いた他の実施例の構造図、第４図、
第５図は従来例の構造図を示したものである。 101……トランジスタ、102……入力整合回路基板、103
……出力整合回路基板、104……入力側主線路、105……
出力側主線路、106、107、114、115……ワイヤー、108
……入力整合用薄膜コンデンサ、109……出力整合用薄
膜コンデンサ、110……入力整合用マイクロストリップ
ライン、111……出力整合用マイクロストリップライ
ン、112、113……アース端子。

Claims (3)

【特許請求の範囲】
1. 【請求項１】主線路にマイクロストリップラインを用い
   る、トランジスタのインピーダンス整合回路において、
   主線路とアース端子間に、薄膜コンデンサもしくはイン
   ターデジタルコンデンサとマイクロストリップラインの
   直列回路を有し、前記マイクロストリップラインと前記
   アース端子を接続するワイヤーの、前記マイクロストリ
   ップライン上の接続位置を変えることによって、前記ト
   ランジスタと主線路との整合状態を、調整するようにし
   たことを特徴とする高周波トランジスタの整合回路。
2. 【請求項２】マイクロストリップラインの近傍に、島状
   電極を設け、前記マイクロストリップラインと前記アー
   ス端子とを、前記島状電極を経由して電気的に接続し、
   接続する島状電極の数と位置を調整することによって、
   前記トランジスタと主線路との整合状態を、調整するよ
   うにしたことを特徴とする請求項（１）記載の高周波ト
   ランジスタの整合回路。
3. 【請求項３】アース端子として、バイアホールにより形
   成されたアース端子を用いたことを特徴とする請求項
   （１）記載の高周波トランジスタの整合回路。