JPH08339935A - 積層インダクタの製造方法 - Google Patents
積層インダクタの製造方法Info
- Publication number
- JPH08339935A JPH08339935A JP16713395A JP16713395A JPH08339935A JP H08339935 A JPH08339935 A JP H08339935A JP 16713395 A JP16713395 A JP 16713395A JP 16713395 A JP16713395 A JP 16713395A JP H08339935 A JPH08339935 A JP H08339935A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- conductor
- turn
- manufacturing
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 精度のよい導体パターンを形成して公差の小
さい積層インダクタを得るとともに、導体膜厚を大きく
してＱを向上させる。 【構成】 感光性導体ペーストを用いて絶縁体シート１
１ａ上に導体パターン膜を形成し、露光、現像によって
約半ターン分のパターンを形成する。スルーホール１４
ａを介してして端部を接続しながら順次絶縁体シート１
１ａを積層し、積層方向に重畳して周回する導体パター
ン１３ａを形成する。
さい積層インダクタを得るとともに、導体膜厚を大きく
してＱを向上させる。 【構成】 感光性導体ペーストを用いて絶縁体シート１
１ａ上に導体パターン膜を形成し、露光、現像によって
約半ターン分のパターンを形成する。スルーホール１４
ａを介してして端部を接続しながら順次絶縁体シート１
１ａを積層し、積層方向に重畳して周回する導体パター
ン１３ａを形成する。
Description
【０００１】
【産業上の利用分野】本発明は積層インダクタの製造方
法に係るもので、シート積層法によって絶縁体層中に導
体パターンを形成して、絶縁体層中を積層方向に重畳し
て周回する導体パターンを形成する、積層インダクタの
製造方法に関するものである。
法に係るもので、シート積層法によって絶縁体層中に導
体パターンを形成して、絶縁体層中を積層方向に重畳し
て周回する導体パターンを形成する、積層インダクタの
製造方法に関するものである。
【０００２】
【従来の技術】インダクタ（コイル）の分野でも小型化
・薄型化の要求に対応するために、巻線を用いないタイ
プのインダクタが実用化されている。これらのインダク
タは印刷法や薄膜法、またはシート法によって製造され
るものが多い。
・薄型化の要求に対応するために、巻線を用いないタイ
プのインダクタが実用化されている。これらのインダク
タは印刷法や薄膜法、またはシート法によって製造され
るものが多い。
【０００３】印刷法によって導体パターンを形成する場
合、導体パターンの線幅を数十μｍ以下に形成すること
はできず、またその精度も十分でなく、設計値から数十
μｍ程度ずれるのが一般的である。
合、導体パターンの線幅を数十μｍ以下に形成すること
はできず、またその精度も十分でなく、設計値から数十
μｍ程度ずれるのが一般的である。
【０００４】それに対して薄膜法（スパッタリング法な
ど）によって導体パターンを形成した場合、その膜厚を
大きくすることができず、せいぜい数μｍ程度しか得ら
れない。導体抵抗を小さくしてＱを大きくするために
は、膜厚を大きくする必要があるので、その上に導体の
メッキ層を形成するのが一般的である。
ど）によって導体パターンを形成した場合、その膜厚を
大きくすることができず、せいぜい数μｍ程度しか得ら
れない。導体抵抗を小さくしてＱを大きくするために
は、膜厚を大きくする必要があるので、その上に導体の
メッキ層を形成するのが一般的である。
【０００５】
【発明が解決しようとする課題】このように、従来の製
造方法では、高いＱを得ることができるが精度の高い高
周波インダクタが得られなかったり、精度は良いがＱを
大きくすることが難しくなったり、製造工数が多くなる
といった問題がある。
造方法では、高いＱを得ることができるが精度の高い高
周波インダクタが得られなかったり、精度は良いがＱを
大きくすることが難しくなったり、製造工数が多くなる
といった問題がある。
【０００６】本発明は、高い精度で導体パターンを形成
して狭公差の積層インダクタを得るとともに、膜厚も大
きくすることができてＱの高い積層インダクタを提供す
るものである。
して狭公差の積層インダクタを得るとともに、膜厚も大
きくすることができてＱの高い積層インダクタを提供す
るものである。
【０００７】
【課題を解決するための手段】本発明は、導体パターン
を形成するための導体材料を変えることによって、上記
の課題を解決するものである。
を形成するための導体材料を変えることによって、上記
の課題を解決するものである。
【０００８】すなわち、絶縁体シート上に約半ターンの
導体パターンを形成し、スルーホールを介して隣接する
絶縁体シート上の約半ターンの導体パターンと端部を接
続しながら積層方向に重畳して周回する導体パターンを
形成する積層インダクタの製造方法において、絶縁体シ
ート上に導体パターンを感光性導体ペーストによって形
成し、それらのシートを積層し、導体パターンの端部を
それぞれ端子電極に接続することに特徴を有するもので
ある。
導体パターンを形成し、スルーホールを介して隣接する
絶縁体シート上の約半ターンの導体パターンと端部を接
続しながら積層方向に重畳して周回する導体パターンを
形成する積層インダクタの製造方法において、絶縁体シ
ート上に導体パターンを感光性導体ペーストによって形
成し、それらのシートを積層し、導体パターンの端部を
それぞれ端子電極に接続することに特徴を有するもので
ある。
【０００９】また、絶縁体シート上に約半ターンの導体
パターンを形成し、スルーホールを介して隣接する絶縁
体シート上の約半ターンの導体パターンと端部を接続し
ながら積層方向に重畳して周回する導体パターンを形成
する積層インダクタの製造方法において、絶縁体シート
上に導体パターンを感光性導体ペーストによって形成
し、それらのシートを積層し、当該導体ペーストを絶縁
体シートと一体に焼成し、導体パターンの端部をそれぞ
れ端子電極に接続することに特徴を有するものである。
パターンを形成し、スルーホールを介して隣接する絶縁
体シート上の約半ターンの導体パターンと端部を接続し
ながら積層方向に重畳して周回する導体パターンを形成
する積層インダクタの製造方法において、絶縁体シート
上に導体パターンを感光性導体ペーストによって形成
し、それらのシートを積層し、当該導体ペーストを絶縁
体シートと一体に焼成し、導体パターンの端部をそれぞ
れ端子電極に接続することに特徴を有するものである。
【００１０】
【作用】感光性導体ペーストを用いてフォトリソグラフ
ィー技術によって導体パターンを形成するので、数μｍ
の公差で 100μｍ以下の導体パターンが形成でき、また
厚みも20μｍ以上の導体パターンが得られる。
ィー技術によって導体パターンを形成するので、数μｍ
の公差で 100μｍ以下の導体パターンが形成でき、また
厚みも20μｍ以上の導体パターンが得られる。
【００１１】
【実施例】以下、図面を参照して、本発明の実施例につ
いて説明する。
いて説明する。
【００１２】図１（ａ）〜（ｄ）と図２（ａ）〜（ｄ）
は本発明の工程を示す平面図である。フォルステライト
等の絶縁体セラミックを材料としてドクターブレード法
等によって所定の厚さのグリーンシート11ａを形成す
る。説明の便宜上、以下の説明は一素子分のみを示して
いるが、実際に製造する際には縦横に多数の素子を配列
して同時に形成する（図１ａ）。
は本発明の工程を示す平面図である。フォルステライト
等の絶縁体セラミックを材料としてドクターブレード法
等によって所定の厚さのグリーンシート11ａを形成す
る。説明の便宜上、以下の説明は一素子分のみを示して
いるが、実際に製造する際には縦横に多数の素子を配列
して同時に形成する（図１ａ）。
【００１３】本発明においては、導体パターンの形成方
法が従来と異なっている。感光性の導体ペースト12ａを
絶縁体シート11ａの全面に塗布（印刷）して形成し、乾
燥させる（図１ｂ）。その後に紫外線等で露光し、現像
によって端子接続部分15とそれに接続されて伸びる導体
パターン13ａのみを残すようにする（図１ｃ）。
法が従来と異なっている。感光性の導体ペースト12ａを
絶縁体シート11ａの全面に塗布（印刷）して形成し、乾
燥させる（図１ｂ）。その後に紫外線等で露光し、現像
によって端子接続部分15とそれに接続されて伸びる導体
パターン13ａのみを残すようにする（図１ｃ）。
【００１４】感光性導体ペーストは、特開平5- 67405号
公報に東レ株式会社によるものが示され、a)導電性を有
する金属成分粒子、b)側鎖にエチレン系不飽和基を有す
るアクリル系共重合体、c)光反応重合性化合剤、d)光重
合開始剤、によって構成することが記載されている。導
体材料によって、若干材料を変えてもよいが、基本的に
はこれらの成分から成るものである。
公報に東レ株式会社によるものが示され、a)導電性を有
する金属成分粒子、b)側鎖にエチレン系不飽和基を有す
るアクリル系共重合体、c)光反応重合性化合剤、d)光重
合開始剤、によって構成することが記載されている。導
体材料によって、若干材料を変えてもよいが、基本的に
はこれらの成分から成るものである。
【００１５】所定の厚みに上記の組成の感光性導体ペー
ストを塗布（印刷）して、約80°Ｃで５分間乾燥させ
る。導体パターンに応じたマスクを用いて紫外線で約10
分間露光し、現像によって不要な導体膜を除去して所定
の導体パターンを得ることができる。この導体膜は 500
°Ｃで30分、 800°Ｃで30分程度で焼成することができ
る。
ストを塗布（印刷）して、約80°Ｃで５分間乾燥させ
る。導体パターンに応じたマスクを用いて紫外線で約10
分間露光し、現像によって不要な導体膜を除去して所定
の導体パターンを得ることができる。この導体膜は 500
°Ｃで30分、 800°Ｃで30分程度で焼成することができ
る。
【００１６】上記の方法によって線幅が数十μｍで厚み
が20μｍ以上の導体パターンの形成が可能である。線幅
の寸法誤差も数μｍに抑えることができる。
が20μｍ以上の導体パターンの形成が可能である。線幅
の寸法誤差も数μｍに抑えることができる。
【００１７】上記のようにして形成した導体パターン13
ａの先端の部分の絶縁体シート11ａにスルーホール14ａ
を形成する。このスルーホールは通常のパンチング等に
よって形成することができる（図１ｄ）。
ａの先端の部分の絶縁体シート11ａにスルーホール14ａ
を形成する。このスルーホールは通常のパンチング等に
よって形成することができる（図１ｄ）。
【００１８】次に、別の絶縁体シート11ｂを用意し（図
２ａ）、その全面に感光性導体ペースト12ｂを印刷する
（図２ｂ）。乾燥後、露光と現像によって次の約半ター
ンの導体パターン13ｂを形成する（図２ｃ）。そして、
導体パターン13ｂの先端部分にスルーホール14ｂを形成
する（図２ｄ）。
２ａ）、その全面に感光性導体ペースト12ｂを印刷する
（図２ｂ）。乾燥後、露光と現像によって次の約半ター
ンの導体パターン13ｂを形成する（図２ｃ）。そして、
導体パターン13ｂの先端部分にスルーホール14ｂを形成
する（図２ｄ）。
【００１９】このようにして、約半ターンの導体パター
ンが形成された絶縁体シートを所定の枚数用意し、図３
に示したように、これらを圧着して積層する。積層する
際に、絶縁体シートに形成したスルーホールに導体ペー
ストを充填して、上下の導体パターンを導通させる。こ
れを繰り返して、積層方向に重畳して周回する導体パタ
ーンが得られる。両端の導体パターンの一端は、積層体
の端面に引き出されて端子電極と接続される。
ンが形成された絶縁体シートを所定の枚数用意し、図３
に示したように、これらを圧着して積層する。積層する
際に、絶縁体シートに形成したスルーホールに導体ペー
ストを充填して、上下の導体パターンを導通させる。こ
れを繰り返して、積層方向に重畳して周回する導体パタ
ーンが得られる。両端の導体パターンの一端は、積層体
の端面に引き出されて端子電極と接続される。
【００２０】所定の積層が完了したのちに乾燥、分割に
よって素子を得て、これを所定の温度と時間で焼成して
積層インダクタが得られる。絶縁体層の材料にはフェラ
イト等の磁性体、あるいはフォルステライト等の非磁性
体のいずれを用いてもよい。導体ペーストは銀または銀
／パラジウムを主成分とするものを用いるとよい。
よって素子を得て、これを所定の温度と時間で焼成して
積層インダクタが得られる。絶縁体層の材料にはフェラ
イト等の磁性体、あるいはフォルステライト等の非磁性
体のいずれを用いてもよい。導体ペーストは銀または銀
／パラジウムを主成分とするものを用いるとよい。
【００２１】
【発明の効果】本発明によれば、感光性導体ペーストに
より膜厚が大きくて低抵抗の導体パターンを形成するこ
とができるので、高いＱの高周波インダクタが得られ
る。また、フォトリソグラフィー技術によって形成する
ので、パターンの精度が良好で狭公差の高周波インダク
タが得られる。
より膜厚が大きくて低抵抗の導体パターンを形成するこ
とができるので、高いＱの高周波インダクタが得られ
る。また、フォトリソグラフィー技術によって形成する
ので、パターンの精度が良好で狭公差の高周波インダク
タが得られる。
【００２２】更に、厚膜によって端子電極を形成するこ
とができるので、薄膜法によるものと異なり端子電極を
直接焼き付けて形成することが可能となる利点もある。
とができるので、薄膜法によるものと異なり端子電極を
直接焼き付けて形成することが可能となる利点もある。
【図１】 本発明の実施例を示す平面図
【図２】 本発明の実施例を示す平面図
【図３】 本発明の実施例を示す斜視図
11：絶縁体シート 12：感光性導体ペースト 13：導体パターン 14：スルーホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂倉 光男 埼玉県比企郡玉川村大字玉川字日野原828 番地 東光株式会社玉川工場内
Claims (5)
- 【請求項１】 絶縁体シート上に約半ターンの導体パタ
ーンを形成し、スルーホールを介して隣接する絶縁体シ
ート上の約半ターンの導体パターンと端部を接続しなが
ら積層方向に重畳して周回する導体パターンを形成する
積層インダクタの製造方法において、絶縁体シート上に
導体パターンを感光性導体ペーストによって形成し、そ
れらのシートを積層し、導体パターンの端部をそれぞれ
端子電極に接続することを特徴とする積層インダクタの
製造方法。 - 【請求項２】 絶縁体シート上に約半ターンの導体パタ
ーンを形成し、スルーホールを介して隣接する絶縁体シ
ート上の約半ターンの導体パターンと端部を接続しなが
ら積層方向に重畳して周回する導体パターンを形成する
積層インダクタの製造方法において、感光性導体ペース
トを絶縁体シート上に塗布し、乾燥し、露光および現像
によって約半ターンの導体パターンを形成し、それらの
シートを積層し、導体パターンの端部をそれぞれ端子電
極に接続することを特徴とする積層インダクタの製造方
法。 - 【請求項３】 絶縁体シート上に約半ターンの導体パタ
ーンを形成し、スルーホールを介して隣接する絶縁体シ
ート上の約半ターンの導体パターンと端部を接続しなが
ら積層方向に重畳して周回する導体パターンを形成する
積層インダクタの製造方法において、絶縁体シート上に
導体パターンを感光性導体ペーストによって形成し、そ
れらのシートを積層し、当該導体ペーストを絶縁体シー
トと一体に焼成し、導体パターンの端部をそれぞれ端子
電極に接続することを特徴とする積層インダクタの製造
方法。 - 【請求項４】 絶縁体シート上に約半ターンの導体パタ
ーンを形成し、スルーホールを介して隣接する絶縁体シ
ート上の約半ターンの導体パターンと端部を接続しなが
ら積層方向に重畳して周回する導体パターンを形成する
積層インダクタの製造方法において、絶縁体シート上に
感光性導体ペーストを塗布し、乾燥し、露光および現像
によって約半ターンの導体パターンを形成し、絶縁体シ
ートのその導体パターンの先端部にスルーホールを形成
し、次の約半ターンの導体パターンが形成されたシート
と積層するとともにスルーホール内に導体ペーストを充
填して、次の約半ターンの導体パターンと接続し、これ
を繰り返して所定のターン数の導体パターンを形成する
ことを特徴とする積層インダクタの製造方法。 - 【請求項５】 絶縁体シート上に複数の約半ターンの導
体パターンを配列して形成し、スルーホールを介して隣
接する絶縁体シート上の約半ターンの導体パターンと端
部を接続しながら積層方向に重畳して周回する複数の導
体パターンを形成する積層インダクタの製造方法におい
て、感光性導体ペーストを絶縁体シート上に塗布し、乾
燥し、露光および現像によって約半ターンの複数の導体
パターンを形成し、それらのシートを積層し、乾燥の後
インダクタ素子に分割し、導体パターンと絶縁体シート
を一体に焼成することを特徴とする積層インダクタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16713395A JPH08339935A (ja) | 1995-06-09 | 1995-06-09 | 積層インダクタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16713395A JPH08339935A (ja) | 1995-06-09 | 1995-06-09 | 積層インダクタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08339935A true JPH08339935A (ja) | 1996-12-24 |
Family
ID=15844049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16713395A Pending JPH08339935A (ja) | 1995-06-09 | 1995-06-09 | 積層インダクタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08339935A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008071995A (ja) * | 2006-09-15 | 2008-03-27 | Toko Inc | 積層型電子部品の製造方法 |
-
1995
- 1995-06-09 JP JP16713395A patent/JPH08339935A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008071995A (ja) * | 2006-09-15 | 2008-03-27 | Toko Inc | 積層型電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7212095B2 (en) | Inductive element and manufacturing method of the same | |
| TW527613B (en) | Laminated coil component and its manufacturing method | |
| JP4425688B2 (ja) | めっきターミネーション | |
| JP3164000B2 (ja) | 積層型インダクタ | |
| US20030001711A1 (en) | Multilayer inductor | |
| JP2005109097A (ja) | インダクタ及びその製造方法 | |
| JP2002252116A (ja) | 積層型電子部品及びその製造方法 | |
| US20030006855A1 (en) | Center electrode assembly, nonreciprocal circuit device, communication device, and method of producing the center electrode assembly | |
| JP3152088B2 (ja) | コイル部品の製造方法 | |
| JP2026009361A (ja) | 積層コイル部品の製造方法 | |
| JPH08339935A (ja) | 積層インダクタの製造方法 | |
| JPH08264320A (ja) | チップインダクタ・アレイ | |
| JP4064049B2 (ja) | 積層型電子部品の製造方法 | |
| JPH08339934A (ja) | 積層インダクタの製造方法 | |
| JP2002203718A (ja) | 積層型コモンモードチョークコイル | |
| JP2005093547A (ja) | 高周波コイル及びその製造方法 | |
| JPS5889819A (ja) | チツプ・インダクタの製造方法 | |
| JP4138956B2 (ja) | コイル部品 | |
| JP2001060514A (ja) | コモンモードチョークコイル及びその製造方法 | |
| JPH0927434A (ja) | 高周波インダクタの製造方法 | |
| JPH08330170A (ja) | 高周波インダクタの製造方法 | |
| JP4577479B2 (ja) | 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート | |
| JP2022150913A (ja) | 積層コイル部品の製造方法及び積層コイル部品 | |
| JPS5928305A (ja) | インダクタンス素子とその製造方法 | |
| JPH08316080A (ja) | 高周波インダクタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040419 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040907 |