JPH08339971A - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JPH08339971A JPH08339971A JP7144607A JP14460795A JPH08339971A JP H08339971 A JPH08339971 A JP H08339971A JP 7144607 A JP7144607 A JP 7144607A JP 14460795 A JP14460795 A JP 14460795A JP H08339971 A JPH08339971 A JP H08339971A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- sio
- substrate
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/665—Porous materials
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】
【目的】 本発明は電極が形成しやすい電子部品の製造
方法を提供することを目的とするものである。 【構成】 この目的を達成するために、本発明は基板１
上にＳｉＯ2を主成分とする膜２を形成し、次にこの膜
２上にフォトレジスト３を形成し、その後この基板１上
の電極４を形成しようとする部分の前記膜２とフォトレ
ジスト３を除去し、次に少なくともこの膜２を除去した
部分に電極４を形成し、その後ＳｉＯ2を主成分とする
膜２を、ＨＦ溶液により溶解させることによりこの膜２
とフォトレジスト３を除去するものである。
方法を提供することを目的とするものである。 【構成】 この目的を達成するために、本発明は基板１
上にＳｉＯ2を主成分とする膜２を形成し、次にこの膜
２上にフォトレジスト３を形成し、その後この基板１上
の電極４を形成しようとする部分の前記膜２とフォトレ
ジスト３を除去し、次に少なくともこの膜２を除去した
部分に電極４を形成し、その後ＳｉＯ2を主成分とする
膜２を、ＨＦ溶液により溶解させることによりこの膜２
とフォトレジスト３を除去するものである。
Description
【０００１】
【産業上の利用分野】本発明は、基板上に電極パターン
を形成する電子部品の製造方法に関するものである。
を形成する電子部品の製造方法に関するものである。
【０００２】
【従来の技術】従来、基板上に電極パターンを形成する
一般的な方法として、基板上にレジストパターンを形成
し、電極を蒸着により形成し、次にレジストを除去する
リフトオフ法が用いられていた。
一般的な方法として、基板上にレジストパターンを形成
し、電極を蒸着により形成し、次にレジストを除去する
リフトオフ法が用いられていた。
【０００３】
【発明が解決しようとする課題】上記方法では、レジス
トパターンを逆テーパー型に形成するのが難しく、電極
膜を形成する際に電極材料がレジスト膜をおおい囲み、
レジストを溶解させるのが困難であるという問題点を有
していた。
トパターンを逆テーパー型に形成するのが難しく、電極
膜を形成する際に電極材料がレジスト膜をおおい囲み、
レジストを溶解させるのが困難であるという問題点を有
していた。
【０００４】そこで本発明は電極が形成しやすい電子部
品の製造方法を提供することを目的とするものである。
品の製造方法を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】この目的を達成するため
に、本発明は基板上にＳｉＯ2を主成分とする膜を形成
し、次にこの膜上にフォトレジストを形成し、その後こ
の基板上の電極を形成しようとする部分の前記膜とフォ
トレジストを除去し、次に少なくともこの膜を除去した
部分に電極を形成し、その後ＳｉＯ2を主成分とする膜
を、ＨＦ溶液により溶解させることによりこの膜とフォ
トレジストを除去するものである。
に、本発明は基板上にＳｉＯ2を主成分とする膜を形成
し、次にこの膜上にフォトレジストを形成し、その後こ
の基板上の電極を形成しようとする部分の前記膜とフォ
トレジストを除去し、次に少なくともこの膜を除去した
部分に電極を形成し、その後ＳｉＯ2を主成分とする膜
を、ＨＦ溶液により溶解させることによりこの膜とフォ
トレジストを除去するものである。
【０００６】
【作用】この構成によると、電極を形成する際レジスト
マスクを電極材料がおおい囲むことがないので、レジス
ト膜の除去が容易にできる。
マスクを電極材料がおおい囲むことがないので、レジス
ト膜の除去が容易にできる。
【０００７】
【実施例】以下、本発明の一実施例であるＳＡＷフィル
ターについて図面を参照しながら説明する。
ターについて図面を参照しながら説明する。
【０００８】まず、図１に示すごとく圧電性基板１の表
面に、ＣＶＤ法によりＳｉＯ2を主成分とする膜２を形
成した。この膜２の膜厚が、後に設けようとする電極の
膜厚よりも薄いと、電極材料を蒸着した場合、フォトレ
ジスト３と膜２をおおい囲みリフトオフが出来ないの
で、この膜２の膜厚は後に設けようとする電極４の膜厚
よりも厚くした。この膜２は、ＣＶＤの形成条件として
基板温度を２００℃前後の比較的低温条件で形成するこ
とにより、ポーラスな膜質となるよう形成した。次にこ
の膜２の上にフォトレジスト３を形成した。次に図２に
示すようにレジストパターン３ａを設け、このレジスト
パターン３ａをマスクとして図３のごとくＳｉＯ2より
なる膜２のエッチングを行い、ＳｉＯ2のパターン形成
を行った。このエッチングは、逆テーパー型になるよう
等方性エッチングまたはそれに近い方法で行い、ＳｉＯ
2の膜２がレジストパターン３ａの面積よりも小さくな
るようにした。次に、このような方法で形成したレジス
トパターン３ａとＳｉＯ2膜２のパターンを蒸着マスク
として、Ａｕ／Ｃｒの電極４を図４のように蒸着法で形
成した。この電極４の膜厚は先に形成したＳｉＯ2の膜
２の厚みよりも薄くし、電極４がレジストパターン３ａ
とＳｉＯ2の膜２をおおい囲まないようにした。次にＨ
Ｆの水溶液に基板１ごと浸漬してＳｉＯ2の膜２を溶解
し、図５の電極４を形成した。先に形成されたＳｉＯ2
の膜２は、膜質がポーラスであるのでＨＦが浸透しやす
く低濃度のＨＦにも容易に溶解し、簡単に除去できる。
また、基板１と電極４はＨＦ溶液に溶けない。
面に、ＣＶＤ法によりＳｉＯ2を主成分とする膜２を形
成した。この膜２の膜厚が、後に設けようとする電極の
膜厚よりも薄いと、電極材料を蒸着した場合、フォトレ
ジスト３と膜２をおおい囲みリフトオフが出来ないの
で、この膜２の膜厚は後に設けようとする電極４の膜厚
よりも厚くした。この膜２は、ＣＶＤの形成条件として
基板温度を２００℃前後の比較的低温条件で形成するこ
とにより、ポーラスな膜質となるよう形成した。次にこ
の膜２の上にフォトレジスト３を形成した。次に図２に
示すようにレジストパターン３ａを設け、このレジスト
パターン３ａをマスクとして図３のごとくＳｉＯ2より
なる膜２のエッチングを行い、ＳｉＯ2のパターン形成
を行った。このエッチングは、逆テーパー型になるよう
等方性エッチングまたはそれに近い方法で行い、ＳｉＯ
2の膜２がレジストパターン３ａの面積よりも小さくな
るようにした。次に、このような方法で形成したレジス
トパターン３ａとＳｉＯ2膜２のパターンを蒸着マスク
として、Ａｕ／Ｃｒの電極４を図４のように蒸着法で形
成した。この電極４の膜厚は先に形成したＳｉＯ2の膜
２の厚みよりも薄くし、電極４がレジストパターン３ａ
とＳｉＯ2の膜２をおおい囲まないようにした。次にＨ
Ｆの水溶液に基板１ごと浸漬してＳｉＯ2の膜２を溶解
し、図５の電極４を形成した。先に形成されたＳｉＯ2
の膜２は、膜質がポーラスであるのでＨＦが浸透しやす
く低濃度のＨＦにも容易に溶解し、簡単に除去できる。
また、基板１と電極４はＨＦ溶液に溶けない。
【０００９】なお、本実施例においてはＳＡＷフィルタ
ーを例に説明したが、誘電体フィルター等他の電極パタ
ーン形成を必要とする電子部品においても同じ効果が得
られる。また、今回例に挙げたＡｕ／Ｃｒの電極４の他
に、ＰｔやＣｕ電極についても同様に形成できる。
ーを例に説明したが、誘電体フィルター等他の電極パタ
ーン形成を必要とする電子部品においても同じ効果が得
られる。また、今回例に挙げたＡｕ／Ｃｒの電極４の他
に、ＰｔやＣｕ電極についても同様に形成できる。
【００１０】
【発明の効果】以上本発明によると、基板上にフォトレ
ジストとＳｉＯ2の膜を形成するので、逆テーパーのパ
ターンが形成しやすく、電極形成の際電極材料がレジス
トパターンをおおい囲むことがないのでＳｉＯ2の膜が
容易に除去できる。
ジストとＳｉＯ2の膜を形成するので、逆テーパーのパ
ターンが形成しやすく、電極形成の際電極材料がレジス
トパターンをおおい囲むことがないのでＳｉＯ2の膜が
容易に除去できる。
【図１】本発明の一実施例において基板上にフォトレジ
ストとＳｉＯ2の膜を形成する工程を説明する断面図
ストとＳｉＯ2の膜を形成する工程を説明する断面図
【図２】本発明の一実施例においてレジストパターン形
成を説明する断面図
成を説明する断面図
【図３】本発明の一実施例においてＳｉＯ2パターン形
成を説明する断面図
成を説明する断面図
【図４】本発明の一実施例において電極を形成する工程
を説明する断面図
を説明する断面図
【図５】本発明の一実施例においてＳｉＯ2を溶解して
除去する工程を説明する断面図
除去する工程を説明する断面図
１ 基板 ２ ＳｉＯ2の膜 ３ フォトレジスト ４ 電極
Claims (5)
- 【請求項１】 基板上にＳｉＯ2を主成分とする膜を形
成し、次にこの膜上にフォトレジストを形成し、その後
この基板上の電極を形成しようとする部分の前記膜とフ
ォトレジストを除去し、次に少なくともこの膜を除去し
た部分に電極を形成し、その後ＳｉＯ2を主成分とする
膜を、ＨＦ溶液により溶解させることによりこの膜とフ
ォトレジストを除去する電子部品の製造方法。 - 【請求項２】 ＳｉＯ2を主成分とする膜はＣＶＤ法に
よりポーラスな膜質となるように形成する請求項１記載
の電子部品の製造方法。 - 【請求項３】 ＳｉＯ2を主成分とする膜は、形成しよ
うとする電極の厚みよりも厚くする請求項１記載の電子
部品の製造方法。 - 【請求項４】 形成しようとする電極と、その基板は、
ＨＦ溶液により溶解されない材料を用いる請求項１記載
の電子部品の製造方法。 - 【請求項５】 ＳｉＯ2を主成分とする膜が、上のレジ
ストパターンの面積よりも小さくなるようにエッチング
する請求項１記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7144607A JPH08339971A (ja) | 1995-06-12 | 1995-06-12 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7144607A JPH08339971A (ja) | 1995-06-12 | 1995-06-12 | 電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08339971A true JPH08339971A (ja) | 1996-12-24 |
Family
ID=15365966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7144607A Pending JPH08339971A (ja) | 1995-06-12 | 1995-06-12 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08339971A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002031974A1 (fr) * | 2000-10-12 | 2002-04-18 | Fujitsu Limited | Dispositif d'ondes acoustiques superficielles et procede de fabrication dudit dispositif |
| WO2019171476A1 (ja) * | 2018-03-06 | 2019-09-12 | 新日本無線株式会社 | 表面弾性波素子の製造方法 |
-
1995
- 1995-06-12 JP JP7144607A patent/JPH08339971A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002031974A1 (fr) * | 2000-10-12 | 2002-04-18 | Fujitsu Limited | Dispositif d'ondes acoustiques superficielles et procede de fabrication dudit dispositif |
| WO2019171476A1 (ja) * | 2018-03-06 | 2019-09-12 | 新日本無線株式会社 | 表面弾性波素子の製造方法 |
| JPWO2019171476A1 (ja) * | 2018-03-06 | 2021-02-18 | 新日本無線株式会社 | 表面弾性波素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| JPH08339971A (ja) | 電子部品の製造方法 | |
| JPS59141222A (ja) | 半導体装置の製造方法 | |
| JPH06338489A (ja) | 金属膜の製造方法 | |
| JP3169654B2 (ja) | 半導体装置の製造方法 | |
| US5352331A (en) | Cermet etch technique for integrated circuits | |
| JPS5978586A (ja) | Ｎｂのパタ−ン形成法 | |
| JPH08306871A (ja) | 誘電体キャパシタの製造方法 | |
| JPH0837233A (ja) | 半導体装置の製造方法 | |
| JPH02199825A (ja) | 電極の製造方法 | |
| JPH04155816A (ja) | 半導体装置の製造方法 | |
| JPS6132421A (ja) | 半導体装置の製造方法 | |
| JPH0358433A (ja) | 電界効果トランジスタの製造方法 | |
| JPH08186115A (ja) | 金属膜の形成方法 | |
| JPH04129226A (ja) | 半導体装置の製造方法 | |
| JPS6348200B2 (ja) | ||
| JPH06118048A (ja) | 感湿素子の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JP2006186275A (ja) | 半導体素子の製造方法 | |
| JPH0589662A (ja) | 半導体装置の製造方法 | |
| JPH04223367A (ja) | 薄膜抵抗体の製造方法 | |
| JPH05251425A (ja) | Ａｕ膜エッチング方法 | |
| JPH06232337A (ja) | 半導体装置におけるコンデンサの形成方法 | |
| JPH03211732A (ja) | 配線の形成方法 | |
| JPH0684951A (ja) | 半導体装置の製造方法 |