JPH03211732A - 配線の形成方法 - Google Patents
配線の形成方法Info
- Publication number
- JPH03211732A JPH03211732A JP576690A JP576690A JPH03211732A JP H03211732 A JPH03211732 A JP H03211732A JP 576690 A JP576690 A JP 576690A JP 576690 A JP576690 A JP 576690A JP H03211732 A JPH03211732 A JP H03211732A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- wiring
- resist
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000007747 plating Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000010931 gold Substances 0.000 abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- 230000001681 protective effect Effects 0.000 abstract description 11
- 229910052737 gold Inorganic materials 0.000 abstract description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052697 platinum Inorganic materials 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052719 titanium Inorganic materials 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 44
- 239000000463 material Substances 0.000 description 10
- 238000000992 sputter etching Methods 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000003801 milling Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910020489 SiO3 Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は配線の形成方法に関し、特に詳細には、メッキ
法を利用した配線の形成方法に関する。
法を利用した配線の形成方法に関する。
半導体装置、特に集積回路を形成する際、各回路素子を
電気的に接続するため配線工程を実施している。従来、
配線を形成するためには、所望のパターンのレジスト層
を半導体基板上に付着させ、その後、蒸着法及びスパッ
タ法等により配線用の導電層を半導体基板全体に形成し
、レジスト層を除去することにより、配線を形成するり
フトオフ法や、まず蒸着法やスパッタ法等により半導体
基板全体に配線用の導電層を形成し、その後、イオンミ
リング法により所望のパターンを形成するミリング法が
用いられている。
電気的に接続するため配線工程を実施している。従来、
配線を形成するためには、所望のパターンのレジスト層
を半導体基板上に付着させ、その後、蒸着法及びスパッ
タ法等により配線用の導電層を半導体基板全体に形成し
、レジスト層を除去することにより、配線を形成するり
フトオフ法や、まず蒸着法やスパッタ法等により半導体
基板全体に配線用の導電層を形成し、その後、イオンミ
リング法により所望のパターンを形成するミリング法が
用いられている。
〔発明が解決しようとする課題］
近年、高周波信号を処理する集積回路では、伝送損失の
低減等のため、配線金属として低抵抗な金（Ａｕ）、白
金（ｐｔ）等の金属を採用し、更に配線金属の金属膜厚
を厚くすることが好ましいことがわかっている。しかし
、上記リフトオフ法では配線層の金属膜厚を１．５μｍ
程度にしかできず、またミリング法では、形成した導電
層の厚さを厚くすると、イオンミリングの時間が長くな
り、マスクとして使用したレジストが損傷を受けるため
、形成できる導電層の厚さは２〜２．５μｍ程度に制限
されていた。
低減等のため、配線金属として低抵抗な金（Ａｕ）、白
金（ｐｔ）等の金属を採用し、更に配線金属の金属膜厚
を厚くすることが好ましいことがわかっている。しかし
、上記リフトオフ法では配線層の金属膜厚を１．５μｍ
程度にしかできず、またミリング法では、形成した導電
層の厚さを厚くすると、イオンミリングの時間が長くな
り、マスクとして使用したレジストが損傷を受けるため
、形成できる導電層の厚さは２〜２．５μｍ程度に制限
されていた。
一方、先に説明したように高周波信号の伝送損失、特に
導体損は配線の抵抗率および配線の厚さに依存している
。例えばＡｕを配線に用いた場合、その厚さを３〜４μ
ｍ程度にすることが必要である。また、リフトオフ法及
びミリング法では、半導体基板全体に導電層を形成し、
その不要部分を除去することにより配線を形成している
ため、配線の厚さを厚くすれば厚くするほど、不要部分
の金属層が多くなり製造コストが高くなっていた。
導体損は配線の抵抗率および配線の厚さに依存している
。例えばＡｕを配線に用いた場合、その厚さを３〜４μ
ｍ程度にすることが必要である。また、リフトオフ法及
びミリング法では、半導体基板全体に導電層を形成し、
その不要部分を除去することにより配線を形成している
ため、配線の厚さを厚くすれば厚くするほど、不要部分
の金属層が多くなり製造コストが高くなっていた。
そこで、本発明は上記問題点を解決する配線の形成方法
を提供することを目的とする。
を提供することを目的とする。
本発明の配線の形成方法は、半導体基板上に導電層を形
成し、この導電層の上にレジスト層及び絶縁層を選択的
に形成し、そして導電層を陰電極として、導電層上のレ
ジスト層及び前記絶縁層の形成されていない部分にメッ
キ法により配線を形成することを特徴とする。
成し、この導電層の上にレジスト層及び絶縁層を選択的
に形成し、そして導電層を陰電極として、導電層上のレ
ジスト層及び前記絶縁層の形成されていない部分にメッ
キ法により配線を形成することを特徴とする。
本発明の配線の形成方法では、薄く形成した導電層上に
厚いレジスト膜を選択的に形成し、導電層を陰電極にし
てメッキ法により配線を形成している。そのため、形成
したレジスト膜の厚さだけ、配線の厚さを厚くすること
ができ、所望の厚さの配線層を形成することができる。
厚いレジスト膜を選択的に形成し、導電層を陰電極にし
てメッキ法により配線を形成している。そのため、形成
したレジスト膜の厚さだけ、配線の厚さを厚くすること
ができ、所望の厚さの配線層を形成することができる。
またメッキ法を利用しているため、不要部分として除去
する部分がなく、配線の材料を必要最小限とすることが
できる。
する部分がなく、配線の材料を必要最小限とすることが
できる。
以下図面を参照しつつ本発明に従う実施例について説明
する。
する。
同一符号を付した要素は同一機能を有するため重複する
説明は省略する。
説明は省略する。
第１図は本発明に従う配線の形成方法の一実施例の概略
工程を示し、第２図は第１図に示す各工程中の半導体装
置の断面構造を示す。
工程を示し、第２図は第１図に示す各工程中の半導体装
置の断面構造を示す。
実施例の配線形成方法は、第１図に示すように、保護レ
ジスト膜形成工程１と、陰電極用金属膜形成工程２と、
レジスト厚膜形成工程３と、レジスト厚膜バターニング
工程４と、レジスト厚膜エツチング工程５と、メッキ工
程６と、金属膜・保護レジスト除去工程７とより構成さ
れている。
ジスト膜形成工程１と、陰電極用金属膜形成工程２と、
レジスト厚膜形成工程３と、レジスト厚膜バターニング
工程４と、レジスト厚膜エツチング工程５と、メッキ工
程６と、金属膜・保護レジスト除去工程７とより構成さ
れている。
以下、上記各工程について説明する。
まず、保護レジスト膜形成工程１では、半導体基板、例
えば半絶縁性ＧａＡｓ基板１０（３，１−ＧａＡｓ）上
に選択的に、具体的には、第２図（ａ）に示すように配
線を形成すべき部分１１ａに窓を開けて、フォトレジス
ト１１をバターニングして形成する。このフォトレジス
ト１１は後で、その上の形成する金属層をイオンミリン
グで除去する際、半導体基板を保護する膜として機能す
る。
えば半絶縁性ＧａＡｓ基板１０（３，１−ＧａＡｓ）上
に選択的に、具体的には、第２図（ａ）に示すように配
線を形成すべき部分１１ａに窓を開けて、フォトレジス
ト１１をバターニングして形成する。このフォトレジス
ト１１は後で、その上の形成する金属層をイオンミリン
グで除去する際、半導体基板を保護する膜として機能す
る。
陰電極用金属膜形成工程２では、先の工程１で作成した
半導体基板１０全体にＴｉ、Ｐｔ、Ａｕの順に金属層１
２を蒸着法又はスパッタ法等により１０００〜２０００
オングストローム程度の厚さに形成する。この状態を第
２図（ｂ）に示す。
半導体基板１０全体にＴｉ、Ｐｔ、Ａｕの順に金属層１
２を蒸着法又はスパッタ法等により１０００〜２０００
オングストローム程度の厚さに形成する。この状態を第
２図（ｂ）に示す。
第１図（ａ）に示すように、金属層１２は、レジスト膜
１１の窓１１ａにおいて半導体基板１０の表面に接触す
る。ここで、この金属層１２は後の工程であるメッキ工
程６のメッキの際、メッキ電極として機能する。また、
ここで金属層１２の最上層にＡｕの薄膜を形成している
のは、メッキ工程６でＡｕをメッキするが、これはＡｕ
の成長を容易にする為である。。
１１の窓１１ａにおいて半導体基板１０の表面に接触す
る。ここで、この金属層１２は後の工程であるメッキ工
程６のメッキの際、メッキ電極として機能する。また、
ここで金属層１２の最上層にＡｕの薄膜を形成している
のは、メッキ工程６でＡｕをメッキするが、これはＡｕ
の成長を容易にする為である。。
レジスト厚膜形成工程３では、スピンナーを用い、フォ
トレジストを半導体基板全体に数回塗布し、レジスト厚
膜を形成する。このレジスト厚膜の厚さは、形成すべき
配線の厚さより約１μｍ程度厚くしておけばよい。そし
て、次に、このレジスト厚膜１３の上にスパッタ法等に
より、ＳｉＯ３の絶縁膜１４を形成し、更にその上のフ
ォトレジスト層１５を形成して、先に形成した保護レジ
スト膜１１の窓１１． ａに対応する部分の５１０２膜
１４をエツチングできるようにフォトレジスト層１５を
バターニングする。このフォトレジスト層１５のパター
ニングは従来のフォトリソグラフィ技術を利用して容易
に行うことができる。
トレジストを半導体基板全体に数回塗布し、レジスト厚
膜を形成する。このレジスト厚膜の厚さは、形成すべき
配線の厚さより約１μｍ程度厚くしておけばよい。そし
て、次に、このレジスト厚膜１３の上にスパッタ法等に
より、ＳｉＯ３の絶縁膜１４を形成し、更にその上のフ
ォトレジスト層１５を形成して、先に形成した保護レジ
スト膜１１の窓１１． ａに対応する部分の５１０２膜
１４をエツチングできるようにフォトレジスト層１５を
バターニングする。このフォトレジスト層１５のパター
ニングは従来のフォトリソグラフィ技術を利用して容易
に行うことができる。
ここで、レジスト厚膜１３の上に形成する絶縁膜の材料
は、ＳｉＯ２に限定されるものでなく種々の材料を使用
することができるが、反応性イオンエツチング（以下、
ＲＩＥという）においてフォトレジスト層１５に対して
選択比が多く取れるものであれば好ましい。
は、ＳｉＯ２に限定されるものでなく種々の材料を使用
することができるが、反応性イオンエツチング（以下、
ＲＩＥという）においてフォトレジスト層１５に対して
選択比が多く取れるものであれば好ましい。
レジスト厚膜エツチング工程５では、まず、フォトレジ
スト層１５をマスクとして利用し、ＲＩＥ装置でＣＦ４
ガスを流しながら、Ｓ １０２膜１４をエツチングして
、窓を開け、次に０２ガスを流しながら下層のレジスト
厚膜１３をエツチングし、第２図（ｅ）に示すように溝
１６を形成する。
スト層１５をマスクとして利用し、ＲＩＥ装置でＣＦ４
ガスを流しながら、Ｓ １０２膜１４をエツチングして
、窓を開け、次に０２ガスを流しながら下層のレジスト
厚膜１３をエツチングし、第２図（ｅ）に示すように溝
１６を形成する。
次に、メッキ工程６では、先の工程で作成した半導体基
板全体を金層メッキ液にっけ、先の工程２で形成した陰
電極用金属膜１２が陰電極となるように電圧をかけＡｕ
を陰電極用金属膜の露出部分上に選択的に成長させる。
板全体を金層メッキ液にっけ、先の工程２で形成した陰
電極用金属膜１２が陰電極となるように電圧をかけＡｕ
を陰電極用金属膜の露出部分上に選択的に成長させる。
ここで、今月メッキ液としては、従来より金をメッキす
るために使用するメッキ液を使用することができる。そ
して、金が所望の厚さまで成長した後、メッキを停止し
、レジスト厚膜１３を除去する。この除去の際、Ｓ ｉ
Ｏ２膜１４もリフトオフにより同時に除去される。そし
て、第２図（ｆ）に示すように、Ａｕの配線層１７が形
成される。
るために使用するメッキ液を使用することができる。そ
して、金が所望の厚さまで成長した後、メッキを停止し
、レジスト厚膜１３を除去する。この除去の際、Ｓ ｉ
Ｏ２膜１４もリフトオフにより同時に除去される。そし
て、第２図（ｆ）に示すように、Ａｕの配線層１７が形
成される。
金属膜・保護レジスト膜除去工程７では、まず先の工程
２で形成した陰電極用金属膜１２の不要部分、すなわち
配線層１７の下部以外の部分をイオンミリングにて除去
する。この除去の際、配線層１７もエツチングされるが
、その除去量は配線屋敷μｍに比べ約０．２μｍとほん
の僅である。
２で形成した陰電極用金属膜１２の不要部分、すなわち
配線層１７の下部以外の部分をイオンミリングにて除去
する。この除去の際、配線層１７もエツチングされるが
、その除去量は配線屋敷μｍに比べ約０．２μｍとほん
の僅である。
またこのイオンミリングにおいては、半導体基板１０の
表面が保護レジスト膜１１及び配線層１７で覆われてい
るので、イオンミリングによる半導体基板へのダメージ
を防ぐことができる。更に、陰電極用金属膜１２が除去
されてしまった後、０２アツシングにおり、保護レジス
ト！１１１を除去する。この状態を第２図（ｇ）に示す
。
表面が保護レジスト膜１１及び配線層１７で覆われてい
るので、イオンミリングによる半導体基板へのダメージ
を防ぐことができる。更に、陰電極用金属膜１２が除去
されてしまった後、０２アツシングにおり、保護レジス
ト！１１１を除去する。この状態を第２図（ｇ）に示す
。
本発明は上記実施例の限定されず種々の変形例が考えら
れ得る。
れ得る。
また、上記実施例では、Ａｕの配線層を形成しているが
、この材料に限定されず、低抵抗でメッキできる材料で
あればたとえばＡｌ１等どのような材料の配線層でも形
成することができる。
、この材料に限定されず、低抵抗でメッキできる材料で
あればたとえばＡｌ１等どのような材料の配線層でも形
成することができる。
また、更に上記実施例では、保護レジスト膜をを形成し
、金属膜除去の際のイオンミリングによる半導体基板の
ダメージを防いでいるが、この様な保護レジスト膜を設
けなくても、半導体基板のダメージが防止できればどの
ような方法を用いてもよい。
、金属膜除去の際のイオンミリングによる半導体基板の
ダメージを防いでいるが、この様な保護レジスト膜を設
けなくても、半導体基板のダメージが防止できればどの
ような方法を用いてもよい。
また更に、上記実施例では陰電極用金属膜としてＰｔ、
Ｔｉの材料を用いているが、これに限定されるものでな
く、低抵抗な材料であって、特性的に製作する半導体装
置に適合するような材料であれば、どような材料を使用
してもよい。また、この陰電極用金属膜の最上層部にＡ
ｕの薄膜を形成しているが、これは後で行う金メッキの
際、Ａｕの成長を容易にするものであり、このような薄
膜を設けなくてもよい。
Ｔｉの材料を用いているが、これに限定されるものでな
く、低抵抗な材料であって、特性的に製作する半導体装
置に適合するような材料であれば、どような材料を使用
してもよい。また、この陰電極用金属膜の最上層部にＡ
ｕの薄膜を形成しているが、これは後で行う金メッキの
際、Ａｕの成長を容易にするものであり、このような薄
膜を設けなくてもよい。
本発明の配線形成方法を使用することにより、先に説明
したように、厚い配線層を簡単に形成することができ、
半導体装置において低抵抗でかつ高周波特性にすぐれた
配線を形成することが可能になる。
したように、厚い配線層を簡単に形成することができ、
半導体装置において低抵抗でかつ高周波特性にすぐれた
配線を形成することが可能になる。
また、この配線の形成方法を使用することにより、配線
材料を無駄にせず、ひいては半導体装置の製造コストを
低減することができる。
材料を無駄にせず、ひいては半導体装置の製造コストを
低減することができる。
第１図は本発明に従う配線の形成方法の一実施例の概略
工程を示す図及び第２図は第１図に示す各工程における
半導体装置の断面構造を示す図である。 １ １０・・・半導体基板、１１・・・保護レジスト膜、２
・・・陰電極用金属膜、１３・・・レジスト厚膜、４・
・・絶縁膜、１５・・・フォトレジスト層、６・・・溝
、１７・・・配線層。
工程を示す図及び第２図は第１図に示す各工程における
半導体装置の断面構造を示す図である。 １ １０・・・半導体基板、１１・・・保護レジスト膜、２
・・・陰電極用金属膜、１３・・・レジスト厚膜、４・
・・絶縁膜、１５・・・フォトレジスト層、６・・・溝
、１７・・・配線層。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に導電層を形成する工程と、前記導電
層の上にレジスト層を形成する工程と、前記レジスト層
の上に絶縁膜を形成する工程と、前記絶縁膜上に選択的
にレジスト層を形成する工程と、 前記レジスト層をマスクに絶縁膜、レジストを選択的エ
ッチングする工程と、 前記導電層を陰電極として、前記導電層上の前記レジス
ト層の形成されていない部分にメッキ法により金属を成
長させる工程とを含む配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP576690A JPH03211732A (ja) | 1990-01-12 | 1990-01-12 | 配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP576690A JPH03211732A (ja) | 1990-01-12 | 1990-01-12 | 配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03211732A true JPH03211732A (ja) | 1991-09-17 |
Family
ID=11620248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP576690A Pending JPH03211732A (ja) | 1990-01-12 | 1990-01-12 | 配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03211732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012191111A (ja) * | 2011-03-14 | 2012-10-04 | Showa Denko Kk | 厚膜金属電極の形成方法、及び厚膜レジストの形成方法 |
-
1990
- 1990-01-12 JP JP576690A patent/JPH03211732A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012191111A (ja) * | 2011-03-14 | 2012-10-04 | Showa Denko Kk | 厚膜金属電極の形成方法、及び厚膜レジストの形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| JPH07273118A (ja) | 配線、電極の形成方法 | |
| US20030111439A1 (en) | Method of forming tapered electrodes for electronic devices | |
| JPS6185879A (ja) | 導電パタ−ンの形成方法 | |
| US5202274A (en) | Method of fabricating thin film transistor | |
| JPS6161280B2 (ja) | ||
| JPH03211732A (ja) | 配線の形成方法 | |
| US4081315A (en) | Cermet etch technique | |
| US6808641B2 (en) | Method of wiring formation and method for manufacturing electronic components | |
| JP2570607B2 (ja) | キャパシタの製造方法 | |
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| JP4401531B2 (ja) | 微細パターン電極の形成方法および光素子 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH0548245A (ja) | 薄膜電極パターン形成方法 | |
| JP2756749B2 (ja) | 感湿素子の製造方法 | |
| JPS6213832B2 (ja) | ||
| JPH0334675B2 (ja) | ||
| JPH0521379A (ja) | 半導体装置の電極形成方法 | |
| JP2924085B2 (ja) | 電極ラインの製造方法 | |
| JPS6261334A (ja) | パタ−ンの形成方法 | |
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| JPS59181031A (ja) | 空中配線の形成方法 | |
| JPH06267961A (ja) | 金属配線の形成方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 |