JPH0834254B2 - 電気導体に開路を形成する装置 - Google Patents
電気導体に開路を形成する装置Info
- Publication number
- JPH0834254B2 JPH0834254B2 JP2061342A JP6134290A JPH0834254B2 JP H0834254 B2 JPH0834254 B2 JP H0834254B2 JP 2061342 A JP2061342 A JP 2061342A JP 6134290 A JP6134290 A JP 6134290A JP H0834254 B2 JPH0834254 B2 JP H0834254B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- conductors
- open circuit
- substrate
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Laser Beam Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は導電体に開路を形成する装置に関するもので
あり、特にこのような開路を半導体デバイス上に形成す
る装置に関するものである。
あり、特にこのような開路を半導体デバイス上に形成す
る装置に関するものである。
B.従来の技術 米国特許第3597579号明細書には、電気的短絡の形成
を抑制するように、コンデンサのプレート間の電位を維
持しつつ、コンデンサをレーザでトリミングする方法が
開示されている。
を抑制するように、コンデンサのプレート間の電位を維
持しつつ、コンデンサをレーザでトリミングする方法が
開示されている。
米国特許第4582976号明細書には、温度補償抵抗回路
中に、抵抗をレーザでトリミングする方法が開示されて
いる。
中に、抵抗をレーザでトリミングする方法が開示されて
いる。
米国特許第4358659号明細書には、半導体回路の表面
のレーザ光線の合焦を維持する方法が開示されている。
のレーザ光線の合焦を維持する方法が開示されている。
C.発明が解決しようとする課題 多くの半導体加工環境では、半導体チップまたは基板
上の選択された導線を切断する、すなわち「開路」を形
成することが必要である。たとえば、故障した半導体チ
ップを分析する場合、故障の疑いのある構造を周囲の回
路から電気的に分離するため、選択した導体を開路にす
ることが必要になることが多い。この分離によって、欠
陥の疑いのある部品を、周囲の電子回路からの電気的な
干渉を受けることなく、試験することができる。
上の選択された導線を切断する、すなわち「開路」を形
成することが必要である。たとえば、故障した半導体チ
ップを分析する場合、故障の疑いのある構造を周囲の回
路から電気的に分離するため、選択した導体を開路にす
ることが必要になることが多い。この分離によって、欠
陥の疑いのある部品を、周囲の電子回路からの電気的な
干渉を受けることなく、試験することができる。
導線の開路を利用する応用例の他の例として、既知の
不良回路または不良部品を、通常なら動作可能な半導体
チップ上で分離することがある。このような利用によっ
て、記憶装置等のデバイスの収率がかなり改善され、動
作不良の回路を物理的、論理的に分離して、良好なデバ
イスを形成することができる。
不良回路または不良部品を、通常なら動作可能な半導体
チップ上で分離することがある。このような利用によっ
て、記憶装置等のデバイスの収率がかなり改善され、動
作不良の回路を物理的、論理的に分離して、良好なデバ
イスを形成することができる。
半導体製造技術の進歩により、構造の小型化、高密度
化が可能になるにつれて、選択した導体の分離および開
路ますます困難になる。たとえば大規模集積回路（VLS
I）は、サイズが0.7μｍ程度の導体を含み、これらの導
体は、0.μｍ間隔で配置されているものもある。したが
って、これらの導体のうちの１つを分離し、開路にする
には、きわめて繊細な加工が必要になる。
化が可能になるにつれて、選択した導体の分離および開
路ますます困難になる。たとえば大規模集積回路（VLS
I）は、サイズが0.7μｍ程度の導体を含み、これらの導
体は、0.μｍ間隔で配置されているものもある。したが
って、これらの導体のうちの１つを分離し、開路にする
には、きわめて繊細な加工が必要になる。
最近、半導体チップ上の導体を開路にするいくつかの
方法が知られており、この中にはフォトリソグラフィ・
マスキングを使用した化学エッチング、高出力レーザに
よる切断、機械研磨すなわちスクライビング等がある。
しかし、これらの方法は大きな欠点があることが知られ
ている。
方法が知られており、この中にはフォトリソグラフィ・
マスキングを使用した化学エッチング、高出力レーザに
よる切断、機械研磨すなわちスクライビング等がある。
しかし、これらの方法は大きな欠点があることが知られ
ている。
フォトリソグラフィ・マスキングを使用したり、導体
の化学エッチングをする方法は、複数の加工工程が必要
で、時間のかかる複雑な方法である。さらに、所要の導
体だけを分離することは困難であり、エッチングの範囲
を限定することも困難である。
の化学エッチングをする方法は、複数の加工工程が必要
で、時間のかかる複雑な方法である。さらに、所要の導
体だけを分離することは困難であり、エッチングの範囲
を限定することも困難である。
高出力レーザを使用する方法は、下層および周囲の構
造を損傷することがある。具体的には、導線を気化させ
るのに必要な出力が大きいため、線を気化させた後、下
層の基板にかなりの損傷が生じる前に、レーザを停止さ
せることはきわめて困難である。さらに、レーザによっ
て気化させた導電性材料が基板上の他の領域を汚染する
ことがある。
造を損傷することがある。具体的には、導線を気化させ
るのに必要な出力が大きいため、線を気化させた後、下
層の基板にかなりの損傷が生じる前に、レーザを停止さ
せることはきわめて困難である。さらに、レーザによっ
て気化させた導電性材料が基板上の他の領域を汚染する
ことがある。
機械的スクライビングすなわち研磨は、必要な許容誤
差の管理が困難で、周囲の回路を損傷することがある。
差の管理が困難で、周囲の回路を損傷することがある。
どの従来の技術も、半導体基板上の選択された導体に
開路を形成する好ましい手段は、開示も示唆もしていな
い。
開路を形成する好ましい手段は、開示も示唆もしていな
い。
D.課題を解決するための手段 本発明の主目的は、選択した導体中に開路を形成する
ための、新しい改良された装置を提供することにある。
ための、新しい改良された装置を提供することにある。
本発明の他の目的は、半導体チップの線に対して使用
するのに特に適した、開路を形成する装置を提供するこ
とにある。
するのに特に適した、開路を形成する装置を提供するこ
とにある。
本発明の他の目的は、きわめて小さく間隔の狭い導体
に対して使用するのに特に適した、開路を形成する装置
を提供することにある。
に対して使用するのに特に適した、開路を形成する装置
を提供することにある。
電気導体に直流電流を印加する手段と、上記導体上
の、開路を形成する必要のある選択した位置を加熱する
手段とを含む、上記導体に開路を形成する本発明の装置
は、本体と、該本体上に支持された第１導体と、上記第
１導体から分離され、上記本体上に上記第１導体と対向
して支持された第２導体と、上記第１及び第２導体間に
交流電流を印加して、上記導体から放熱熱を発生させる
手段とを含むプローブを備え、電流を上記第１、第２、
及び第３導体を通して印加し、同時に上記放射熱を上記
第３導体に与えるように該第３導体上で位置決めでき
る。
の、開路を形成する必要のある選択した位置を加熱する
手段とを含む、上記導体に開路を形成する本発明の装置
は、本体と、該本体上に支持された第１導体と、上記第
１導体から分離され、上記本体上に上記第１導体と対向
して支持された第２導体と、上記第１及び第２導体間に
交流電流を印加して、上記導体から放熱熱を発生させる
手段とを含むプローブを備え、電流を上記第１、第２、
及び第３導体を通して印加し、同時に上記放射熱を上記
第３導体に与えるように該第３導体上で位置決めでき
る。
本発明に従うプローブ装置は、本体と、該本体上に支
持された第１導体と、上記第１導体から分離され、上記
本体上に上記第１導体と対向して支持された第２導体
と、上記第１及び第２導体間に交流を印加し、上記導体
からの放射熱を生成する手段を含み、電流を上記第１、
第２、及び第３導体を通して印加し、同時に上記の放射
熱を上記第３導体に与えるように該第３導体上で位置決
めできる。
持された第１導体と、上記第１導体から分離され、上記
本体上に上記第１導体と対向して支持された第２導体
と、上記第１及び第２導体間に交流を印加し、上記導体
からの放射熱を生成する手段を含み、電流を上記第１、
第２、及び第３導体を通して印加し、同時に上記の放射
熱を上記第３導体に与えるように該第３導体上で位置決
めできる。
本発明に従う開路を形成する装置は、レーザ装置に結
合された光ファイバと、 該光ファイバの両側で、絶縁体を各々挟んで互いに対
向し、上記光ファイバと一体的に結合され、そして基板
上に設けられた開路が形成されるべき導体の幅に対応す
る幅の先端部を各々有する第１及び第２の導体とを含む
プローブ装置を備え、上記基板の導体上に、上記プロー
ブ装置の上記第１及び第２導体のそれぞれを位置決め
し、電流を上記第１、第２及び上記基板上の導体を通し
て印加すると同時にレーザ・ビームを上記光ファイバか
ら上記基板上の導体に照射させる手段を含む。
合された光ファイバと、 該光ファイバの両側で、絶縁体を各々挟んで互いに対
向し、上記光ファイバと一体的に結合され、そして基板
上に設けられた開路が形成されるべき導体の幅に対応す
る幅の先端部を各々有する第１及び第２の導体とを含む
プローブ装置を備え、上記基板の導体上に、上記プロー
ブ装置の上記第１及び第２導体のそれぞれを位置決め
し、電流を上記第１、第２及び上記基板上の導体を通し
て印加すると同時にレーザ・ビームを上記光ファイバか
ら上記基板上の導体に照射させる手段を含む。
E.実施例 第１図は、放射エネルギー26を導体28′上に合焦させ
る機構24を有するレーザ22を含む、本発明の原理を示す
システム20の斜視図である。導体28′は、半導体チップ
30上の近接して設けた多くの導線28のうちの選択した１
つで、チップと導線は拡大して示してある。当業者には
周知のように、導体28、28′は、通常チップ30中または
チップ30上に製作するトランジスタ、抵抗等の構造（図
示せず）を接続および相互接続するような位置にある。
導体28′は、その両端２つの比較的大型の導電性パッド
32A、32Bを含む。
る機構24を有するレーザ22を含む、本発明の原理を示す
システム20の斜視図である。導体28′は、半導体チップ
30上の近接して設けた多くの導線28のうちの選択した１
つで、チップと導線は拡大して示してある。当業者には
周知のように、導体28、28′は、通常チップ30中または
チップ30上に製作するトランジスタ、抵抗等の構造（図
示せず）を接続および相互接続するような位置にある。
導体28′は、その両端２つの比較的大型の導電性パッド
32A、32Bを含む。
システム20はさらに、直流電源34と、電源に接続さ
れ、それぞれ導体28のパッド32A、32Bの接触する位置に
ある１対のプローブ36、38を有する。線28′を介する抵
抗を測定するためのセンサ40が、電源34の両端でプロー
ブ36、38に接続されている。センサ40は、たとえば抵抗
計、電圧計、または電流計で構成されている。制御装置
42は、センサ40の出力を受け、レーザ22および電源34の
動作を、下記に示す方法で制御するように接続されてい
る。
れ、それぞれ導体28のパッド32A、32Bの接触する位置に
ある１対のプローブ36、38を有する。線28′を介する抵
抗を測定するためのセンサ40が、電源34の両端でプロー
ブ36、38に接続されている。センサ40は、たとえば抵抗
計、電圧計、または電流計で構成されている。制御装置
42は、センサ40の出力を受け、レーザ22および電源34の
動作を、下記に示す方法で制御するように接続されてい
る。
本発明の説明では、導体28′中の46の位置に開路を形
成することが必要で、この開路は隣接の導体28またはチ
ップ30中の下層の部品（図示せず）を損傷することな
く、形成しなければならないものと仮定する。第2A図
は、開路を形成する前の導体28の断面図である。
成することが必要で、この開路は隣接の導体28またはチ
ップ30中の下層の部品（図示せず）を損傷することな
く、形成しなければならないものと仮定する。第2A図
は、開路を形成する前の導体28の断面図である。
本発明によれば、電源34は、直流電流Ｉをプローブ3
6、38を介して導体28′に通すように作動する。電流Ｉ
が導体28′中を流れる間に、レーザ22と合焦機構24が作
動して、レーザ・エネルギー26を一般に領域46上に合焦
させ、そこの導体の温度を上昇させる。センサ40は、導
体28′中の抵抗を監視するように作動する。
6、38を介して導体28′に通すように作動する。電流Ｉ
が導体28′中を流れる間に、レーザ22と合焦機構24が作
動して、レーザ・エネルギー26を一般に領域46上に合焦
させ、そこの導体の温度を上昇させる。センサ40は、導
体28′中の抵抗を監視するように作動する。
本発明者等は、直流電流Ｉを、レーザ・エネルギー26
による導体28′中の局部加熱とともに使用することによ
り、比較的短時間で導体中に確実な開路が形成されるこ
とを見出した。さらに、開路は周囲または下層の構造を
ほとんど損傷することなく形成される。センサ40が、導
体28′中に開路が形成されたことを示す高抵抗を検出す
ると、制御装置42が作動して、レーザ22および電源34の
動作を停止させる。開路48が形成された導体28′を第2B
図に示す。
による導体28′中の局部加熱とともに使用することによ
り、比較的短時間で導体中に確実な開路が形成されるこ
とを見出した。さらに、開路は周囲または下層の構造を
ほとんど損傷することなく形成される。センサ40が、導
体28′中に開路が形成されたことを示す高抵抗を検出す
ると、制御装置42が作動して、レーザ22および電源34の
動作を停止させる。開路48が形成された導体28′を第2B
図に示す。
本発明を実施するには、その動作機構を理解する必要
はないが、本発明者等は、この開路は電気移動と称する
現象により形成されると理論づけている。線28′等の導
体中では、電気移動は電流が流れるときに生じる原子の
ドリフトを伴う。局部的に集中した熱、すなわちレーザ
22により領域46に供給された熱が、導体原子の束を発散
させると考えられる。この束の発散により、加熱された
領域46の片側の内部よりも外部に、より多数の原子が移
動する。その結果、加熱された領域46の片側に開路48が
形成され、反対側に、特徴のある導電材料の突起50が生
じる（第2B図）。
はないが、本発明者等は、この開路は電気移動と称する
現象により形成されると理論づけている。線28′等の導
体中では、電気移動は電流が流れるときに生じる原子の
ドリフトを伴う。局部的に集中した熱、すなわちレーザ
22により領域46に供給された熱が、導体原子の束を発散
させると考えられる。この束の発散により、加熱された
領域46の片側の内部よりも外部に、より多数の原子が移
動する。その結果、加熱された領域46の片側に開路48が
形成され、反対側に、特徴のある導電材料の突起50が生
じる（第2B図）。
上述のシステム20に関して、導体28、28′は、金属、
多結晶シリコン、ドーピングした多結晶シリコン、ポリ
サイド（金属ケイ化物で被覆した多結晶シリコン）等ど
のような導電性の材料でもよいが、これらの例に限定さ
れるものではない。レーザ22は、イオン・ビーム発生装
置、抵抗加熱手段（その１例を以下に示す）等、局部領
域を適切な温度範囲まで加熱するどのような手段でもよ
い。半導体基板30は、ケイ素、ヒ化ガリウム等、どのよ
うな半導体材料でもよい。
多結晶シリコン、ドーピングした多結晶シリコン、ポリ
サイド（金属ケイ化物で被覆した多結晶シリコン）等ど
のような導電性の材料でもよいが、これらの例に限定さ
れるものではない。レーザ22は、イオン・ビーム発生装
置、抵抗加熱手段（その１例を以下に示す）等、局部領
域を適切な温度範囲まで加熱するどのような手段でもよ
い。半導体基板30は、ケイ素、ヒ化ガリウム等、どのよ
うな半導体材料でもよい。
広い意味では、本発明は半導体の加工に限定されない
ことを理解されたい。しかし、本発明者等は、本発明
が、断面積が約0.05ないし1500μm2の範囲の導体の開路
形成を含む半導体加工環境に適することを見出した。こ
の種の導体は、本発明を利用して、約１×105〜１×107
A/cm2の範囲の電流Ｉ、およびこの電流を通じる導体の
融点より低い温度で開路を形成することができる。この
温度は、（電流Ｉによる）ジュール加熱と、局部熱源
（たとえばレーザ22）による、導体の断面積の平方根と
ほぼ等しい長さの導体部分の加熱の併用によって得られ
る。
ことを理解されたい。しかし、本発明者等は、本発明
が、断面積が約0.05ないし1500μm2の範囲の導体の開路
形成を含む半導体加工環境に適することを見出した。こ
の種の導体は、本発明を利用して、約１×105〜１×107
A/cm2の範囲の電流Ｉ、およびこの電流を通じる導体の
融点より低い温度で開路を形成することができる。この
温度は、（電流Ｉによる）ジュール加熱と、局部熱源
（たとえばレーザ22）による、導体の断面積の平方根と
ほぼ等しい長さの導体部分の加熱の併用によって得られ
る。
以下に１例を示すが、上記の電流、温度、および加熱
面積の各パラメータの選択は、希望する結果に基づいて
行なう。考慮すべき要因には、開路を形成するのに望ま
しい時間、開路の望ましい寸法、隣接する導体または多
の破壊し易い構造あるいはその両者間の間隔、支持基板
（を使用する場合、）その組成、および熱エネルギー源
等があるが、これらに限定されるものではない。これら
のガイドライン内で、上記の要因に多くのバリエーショ
ンが可能なことは、当業者にとって明白である。
面積の各パラメータの選択は、希望する結果に基づいて
行なう。考慮すべき要因には、開路を形成するのに望ま
しい時間、開路の望ましい寸法、隣接する導体または多
の破壊し易い構造あるいはその両者間の間隔、支持基板
（を使用する場合、）その組成、および熱エネルギー源
等があるが、これらに限定されるものではない。これら
のガイドライン内で、上記の要因に多くのバリエーショ
ンが可能なことは、当業者にとって明白である。
例として、シリコン基板上に形成した幅15μｍ（約75
μm2）のアルミニウム線に開路を形成するために、本発
明を実施した。約1.6Wのビーム強度に調節したアルゴン
・レーザ線上に合焦させた。約0.375Aの電流をアルミニ
ウム線に通すと、約５分で開路が形成された。約0.5Aの
電流を使用すると、約50秒で開路が形成された。導体に
合焦させたレーザにより、周囲の構造には実質上変化も
損傷も生じなかった。上記のレーザまたは電流のみを同
じ導体に約５分間与えた場合、開路は形成されなかっ
た。
μm2）のアルミニウム線に開路を形成するために、本発
明を実施した。約1.6Wのビーム強度に調節したアルゴン
・レーザ線上に合焦させた。約0.375Aの電流をアルミニ
ウム線に通すと、約５分で開路が形成された。約0.5Aの
電流を使用すると、約50秒で開路が形成された。導体に
合焦させたレーザにより、周囲の構造には実質上変化も
損傷も生じなかった。上記のレーザまたは電流のみを同
じ導体に約５分間与えた場合、開路は形成されなかっ
た。
次に、第３図および第４図を参照すると、本発明者等
は、半導体基板30に吸収される波長のレーザ、たとえば
アルゴン・レーザを上記の局部加熱に使用するとき、レ
ーザ・エネルギーが、導体28′のほぼ全体に合焦しない
場合、周囲の構造にある程度の損傷が生じることがある
ことを発見した。したがって、本発明を実施する際に基
板30に吸収される波長のレーザ・ビームを使用した場
合、第４図に示すように、導体28′からはみ出さないよ
うに、導体28′内の小さい領域52上に合焦させるのが最
良である。
は、半導体基板30に吸収される波長のレーザ、たとえば
アルゴン・レーザを上記の局部加熱に使用するとき、レ
ーザ・エネルギーが、導体28′のほぼ全体に合焦しない
場合、周囲の構造にある程度の損傷が生じることがある
ことを発見した。したがって、本発明を実施する際に基
板30に吸収される波長のレーザ・ビームを使用した場
合、第４図に示すように、導体28′からはみ出さないよ
うに、導体28′内の小さい領域52上に合焦させるのが最
良である。
本発明を実施するのに必要なレーザ・エネルギーは、
上述の従来の技術による高出力レーザのエネルギーより
かなり小さいことが認められる。本発明の実施により、
導線に開路を形成した後、下層の基板または構造に損傷
が生じる前に、レーザ・エネルギーを容易に停止するこ
とができる。さらに、開路は電気移動により形成される
ので、従来の技術では気化が関与するのに対して、金属
の気化は関係しない。したがって、本発明では、従来の
技術に通常見られる基板の損傷や金属蒸気による汚染が
ない。
上述の従来の技術による高出力レーザのエネルギーより
かなり小さいことが認められる。本発明の実施により、
導線に開路を形成した後、下層の基板または構造に損傷
が生じる前に、レーザ・エネルギーを容易に停止するこ
とができる。さらに、開路は電気移動により形成される
ので、従来の技術では気化が関与するのに対して、金属
の気化は関係しない。したがって、本発明では、従来の
技術に通常見られる基板の損傷や金属蒸気による汚染が
ない。
本発明の他の態様によれば、シリコンおよびヒ化ガリ
ウムを含む半導体チップ上で本発明を実施する際に赤ま
たは赤外領域の波長のレーザを使用すると、好都合であ
る。このようなレーザは、下層の半導体基板30に対して
実質的に透過性であるが、導体28′に吸収されて、必要
な局部加熱を行なうエネルギーを発生する。このような
レーザを使用する場合は、光線の合焦は余り重要ではな
く、第３図の54に示すように、導体28′の縁部にオーバ
ラップさせることができる。たとえば、シリコンは、約
1.36μｍを超える波長の光に対して透過性で、基板30に
吸収されるエネルギーは無害で、活性領域58の下の深部
56に吸収される。
ウムを含む半導体チップ上で本発明を実施する際に赤ま
たは赤外領域の波長のレーザを使用すると、好都合であ
る。このようなレーザは、下層の半導体基板30に対して
実質的に透過性であるが、導体28′に吸収されて、必要
な局部加熱を行なうエネルギーを発生する。このような
レーザを使用する場合は、光線の合焦は余り重要ではな
く、第３図の54に示すように、導体28′の縁部にオーバ
ラップさせることができる。たとえば、シリコンは、約
1.36μｍを超える波長の光に対して透過性で、基板30に
吸収されるエネルギーは無害で、活性領域58の下の深部
56に吸収される。
さらに、本発明者等は、それが実用的である場合、レ
ーザ・エネルギーをさらに容易に吸収できるように、開
路を形成すべき導体にコーティングまたはその他の処理
を行なって表面を着色させると好都合なことを発見し
た。一般に導体と比較して基板に対する透過性の大きな
波長のレーザを使用すると、合焦の重要性が減少し、本
発明の実施がさらに容易かつ経済的になる。
ーザ・エネルギーをさらに容易に吸収できるように、開
路を形成すべき導体にコーティングまたはその他の処理
を行なって表面を着色させると好都合なことを発見し
た。一般に導体と比較して基板に対する透過性の大きな
波長のレーザを使用すると、合焦の重要性が減少し、本
発明の実施がさらに容易かつ経済的になる。
次に第５図には、局所加熱を抵抗熱によって行なう例
を示す。半導体製造工程中に、導体28′に後で開路を形
成することが分っている場合、Ｕ字型の導体58の形の抵
抗加熱エレメントを、端部を導体と隣接するように製作
する。次に、電源60からの電流をエレメント58に通し
て、近接の導体28′中に抵抗熱62を発生させる。次に、
電流（第５図には図示せず）を導体28′に通じて、上記
の方法で開路を形成する。
を示す。半導体製造工程中に、導体28′に後で開路を形
成することが分っている場合、Ｕ字型の導体58の形の抵
抗加熱エレメントを、端部を導体と隣接するように製作
する。次に、電源60からの電流をエレメント58に通し
て、近接の導体28′中に抵抗熱62を発生させる。次に、
電流（第５図には図示せず）を導体28′に通じて、上記
の方法で開路を形成する。
次に第６図を参照すると、本発明の態様によれば、先
端部72を有するプローブ70が設けられる。こうすると、
本発明の実施が容易になる。プローブ70は、所定の間隔
80をおいて、電気分離媒体即ち絶縁体78により支持され
た１対の導体74、76を有する。導体74、76は、端部74
A、76Aがプローブ先端部72で終り、これらの端部は、導
体28′等の一般的に平坦な導体の選択した位置に電流12
を通じることができるような大きさ即ち導体28′の幅に
対応した幅を少なくとも有しそして互いに離隔されてい
る。
端部72を有するプローブ70が設けられる。こうすると、
本発明の実施が容易になる。プローブ70は、所定の間隔
80をおいて、電気分離媒体即ち絶縁体78により支持され
た１対の導体74、76を有する。導体74、76は、端部74
A、76Aがプローブ先端部72で終り、これらの端部は、導
体28′等の一般的に平坦な導体の選択した位置に電流12
を通じることができるような大きさ即ち導体28′の幅に
対応した幅を少なくとも有しそして互いに離隔されてい
る。
プローブ70はさらに、少なくとも先端部72を通って延
びる中空のチャネル82を有し、このチャネルは、プロー
ブの導体の端部74A、76Aの間に、これらに平行に光エネ
ルギー86を導く光ファイバ84を支持するような寸法およ
び形状である。
びる中空のチャネル82を有し、このチャネルは、プロー
ブの導体の端部74A、76Aの間に、これらに平行に光エネ
ルギー86を導く光ファイバ84を支持するような寸法およ
び形状である。
使用に際しては、プローブの導体74、76を電源34に接
続し、光ファイバ84をレーザ22に接続する。次に、プロ
ーブ先端部72を、導体28′の選択した位置にあてて、電
流I2をその位置に通じ、同時にレーザ・エネルギー86を
そこに当てる。このようにして、本発明により、導体2
8′の選択した位置に開路を形成することができる。
続し、光ファイバ84をレーザ22に接続する。次に、プロ
ーブ先端部72を、導体28′の選択した位置にあてて、電
流I2をその位置に通じ、同時にレーザ・エネルギー86を
そこに当てる。このようにして、本発明により、導体2
8′の選択した位置に開路を形成することができる。
次に第７図には、光ファイバおよび支持チャネルを省
略した以外はプローブ70と構造がほぼ同一のプローブ90
を示す。その代りに、放射熱エネルギー92を、導体74、
76の両端間に接続した交流電源94を介して、導体28′に
与える。交流電源94の大きさを制御することにより、導
体74、76の温度が、したがって放射熱92が制御され、必
要な開路の形成にはほとんど影響を与えない。もちろ
ん、直流電源34の強さを制御すると、上記の方法による
必要な開路の形成に影響がある。
略した以外はプローブ70と構造がほぼ同一のプローブ90
を示す。その代りに、放射熱エネルギー92を、導体74、
76の両端間に接続した交流電源94を介して、導体28′に
与える。交流電源94の大きさを制御することにより、導
体74、76の温度が、したがって放射熱92が制御され、必
要な開路の形成にはほとんど影響を与えない。もちろ
ん、直流電源34の強さを制御すると、上記の方法による
必要な開路の形成に影響がある。
プローブ70および90は、本発明を実施するのに特に好
都合な装置であり、たとえば、開路を形成すべき導体の
寸法と形状に応じて、異なる寸法および構造にすること
ができる。
都合な装置であり、たとえば、開路を形成すべき導体の
寸法と形状に応じて、異なる寸法および構造にすること
ができる。
このように、直流と熱エネルギーとを同時に与えるこ
とにより、導体中の選択した位置に開路を形成する、新
しい改良された装置が提供される。本発明は、従来の装
置で容易に実施できる。電流は、開路を形成する位置か
ら離れた好都合な位置に供給することができる。必要な
熱は比較的低温で、周囲の構造を損傷しないような波長
に選択することができ、したがって非常に正確に合焦さ
せる必要はない。
とにより、導体中の選択した位置に開路を形成する、新
しい改良された装置が提供される。本発明は、従来の装
置で容易に実施できる。電流は、開路を形成する位置か
ら離れた好都合な位置に供給することができる。必要な
熱は比較的低温で、周囲の構造を損傷しないような波長
に選択することができ、したがって非常に正確に合焦さ
せる必要はない。
F.発明の効果 本発明により得られる開路は、汚染がなく、効率的に
形成され、周囲の構造にほとんどまたは全く影響を与え
ない。さらに、本発明を実施するのに特に適したプロー
ブが提供される。本発明は特に、半導体装置の加工に利
用できる。
形成され、周囲の構造にほとんどまたは全く影響を与え
ない。さらに、本発明を実施するのに特に適したプロー
ブが提供される。本発明は特に、半導体装置の加工に利
用できる。
第１図は、本発明の原理を示すためのシステムを示す、
一部を構成図として示した斜視図である。 第２図は、開路を形成する前（第2A図）および後（第2B
図）の導体を示す、第１図の半導体チップの断面図であ
る。 第３図は、本発明によるレーザ光線を合焦させる１つの
方法を示す、上面図（第3A図）および断面図（第3B図）
である。 第４図は、本発明によるレーザ光線を合焦させる代替方
法を示す、上面図（第4A図）および断面図（第4B図）で
ある。 第５図は、抵抗熱を得る１つの方法を示す、半導体チッ
プの上面図である。 第６図は、本発明を実施するために適合されたプローブ
の断面図である。 第７図は、本発明を実施するために適合された他のプロ
ーブの断面図である。 22……レーザ、28、28′……導体、30……半導体チッ
プ、34……電源、36、38……プローブ、40……センサ、
42……制御装置。
一部を構成図として示した斜視図である。 第２図は、開路を形成する前（第2A図）および後（第2B
図）の導体を示す、第１図の半導体チップの断面図であ
る。 第３図は、本発明によるレーザ光線を合焦させる１つの
方法を示す、上面図（第3A図）および断面図（第3B図）
である。 第４図は、本発明によるレーザ光線を合焦させる代替方
法を示す、上面図（第4A図）および断面図（第4B図）で
ある。 第５図は、抵抗熱を得る１つの方法を示す、半導体チッ
プの上面図である。 第６図は、本発明を実施するために適合されたプローブ
の断面図である。 第７図は、本発明を実施するために適合された他のプロ
ーブの断面図である。 22……レーザ、28、28′……導体、30……半導体チッ
プ、34……電源、36、38……プローブ、40……センサ、
42……制御装置。
フロントページの続き (72)発明者 アルナバ・グプタ アメリカ合衆国ニユーヨーク州バレイ・カ ツテージ、フラワー・レーン７番地 (72)発明者 ジヨセフ・マシユー・ハーヴイルチヨツク アメリカ合衆国ニユーヨーク州ビリング ス、ピーオーボツクス186番地 (72)発明者 ジエームス・マーク・リアズ アメリカ合衆国メリーランド州ベセダ、ウ イルソン・レーン5718番地 (72)発明者 ジエームス・ロバート・ロイド アメリカ合衆国マサチユーセツツ州ナチツ ク、コテージ・ストリート14番地 (72)発明者 デヴイツド・クリフオード・ロング アメリカ合衆国ニユーヨーク州ワツピンガ ーズ・フオールズ、マロニイ・ドライブ、 アールデイ３番地 (72)発明者 ホラテイオ・クインオネス アメリカ合衆国ニユーヨーク州ワツピンガ ーズ・フオールズ、オールド・ステート・ ロード70番地 (72)発明者 クリシユナ・セスハン アメリカ合衆国ニユーヨーク州ビーコン、 テイルデン・アヴエニユー45番地 (72)発明者 モリス・シヤツズケス アメリカ合衆国ニユーヨーク州モンセイ、 ロクスト・ハロー・ドライブ14番地 (56)参考文献 特開 昭61−241943（ＪＰ，Ａ) 特開 昭58−67042（ＪＰ，Ａ) 特開 昭61−269992（ＪＰ，Ａ) 特開 昭56−17060（ＪＰ，Ａ) 特開 昭57−122565（ＪＰ，Ａ) 特開 昭59−124145（ＪＰ，Ａ)
Claims (3)
- 【請求項１】電気導体に直流電流を印加する手段と、上
記導体上の、開路を形成する必要のある選択した位置を
加熱する手段とを含む、上記導体に開路を形成する装置
であって、 本体と、 該本体上に支持された第１導体と、 上記第１導体から分離され、上記本体上に上記第１導体
と対向して支持された第２導体と、 上記第１及び第２導体間に交流電流を印加して、上記導
体から放射熱を発生させる手段と を含むプローブを備え、 電流を上記第１、第２、及び第３導体を通して印加し、
同時に上記放射熱を上記第３導体に与えるように該第３
導体上で位置決めできるようにした装置。 - 【請求項２】本体と、 該本体上に支持された第１導体と、 上記第１導体から分離され、上記本体上に上記第１導体
と対向して支持された第２導体と、 上記第１及び第２導体間に交流を印加し、上記導体から
の放射熱を生成する手段を含み、 電流を上記第１、第２、及び第３導体を通して印加し、
同時に上記の放射熱を上記第３導体に与えるように該第
３導体上で位置決めできるようにしたプローブ装置。 - 【請求項３】レーザ装置に結合された光ファイバと、 該光ファイバの両側で、絶縁体を各々挟んで互いに対向
し、上記光ファイバと一体的に結合され、そして基板上
に設けられた開路が形成されるべき導体の幅に対応する
幅の先端部を各々有する第１及び第２の導体と、 を含むプローブ装置を備え、 上記基板の導体上に、上記プローブ装置の上記第１及び
第２導体のそれぞれを位置決めし、電流を上記第１、第
２及び上記基板上の導体を通して印加すると同時にレー
ザ・ビームを上記光ファイバから上記基板上の導体に照
射させる手段を含む、上記基板上の導体に上記開路を形
成する装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US322955 | 1989-03-14 | ||
| US07/322,955 US4962294A (en) | 1989-03-14 | 1989-03-14 | Method and apparatus for causing an open circuit in a conductive line |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03200333A JPH03200333A (ja) | 1991-09-02 |
| JPH0834254B2 true JPH0834254B2 (ja) | 1996-03-29 |
Family
ID=23257180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2061342A Expired - Lifetime JPH0834254B2 (ja) | 1989-03-14 | 1990-03-14 | 電気導体に開路を形成する装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4962294A (ja) |
| EP (1) | EP0388341A3 (ja) |
| JP (1) | JPH0834254B2 (ja) |
| CA (1) | CA2006229A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274264A (en) * | 1990-12-12 | 1993-12-28 | Hughes Aircraft Company | Defect tolerant power distribution network and method for integrated circuits |
| US5235154A (en) * | 1992-04-28 | 1993-08-10 | International Business Machines Corporation | Laser removal of metal interconnects |
| US5679275A (en) * | 1995-07-03 | 1997-10-21 | Motorola, Inc. | Circuit and method of modifying characteristics of a utilization circuit |
| US6664500B2 (en) * | 2000-12-16 | 2003-12-16 | Anadigics, Inc. | Laser-trimmable digital resistor |
| US6607945B2 (en) * | 2001-05-24 | 2003-08-19 | Advanced Micro Devices, Inc. | Laser-assisted silicide fuse programming |
| US6951995B2 (en) * | 2002-03-27 | 2005-10-04 | Gsi Lumonics Corp. | Method and system for high-speed, precise micromachining an array of devices |
| US7563695B2 (en) * | 2002-03-27 | 2009-07-21 | Gsi Group Corporation | Method and system for high-speed precise laser trimming and scan lens for use therein |
| US20070215575A1 (en) * | 2006-03-15 | 2007-09-20 | Bo Gu | Method and system for high-speed, precise, laser-based modification of one or more electrical elements |
| DE102007013338A1 (de) * | 2007-03-20 | 2008-09-25 | Qimonda Ag | Halbleiter-Bauelement und Vorrichtung zur elektrischen Kontaktierung von Halbleiter-Bauelementen |
| GB201003614D0 (en) * | 2010-03-04 | 2010-04-21 | Airbus Operations Ltd | Water drain tool |
| DE102019201096A1 (de) | 2019-01-29 | 2020-07-30 | Robert Bosch Gmbh | Integrierter Schaltkreis und eingebettetes System mit einem solchen integrierten Schaltkreis |
| WO2022100812A1 (en) | 2020-11-10 | 2022-05-19 | Zf Cv Systems Global Gmbh | Integrated circuit, method for operating the integrated circuit, computer program product, electronic control unit and vehicle |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3311736A (en) * | 1964-04-09 | 1967-03-28 | Westinghouse Electric Corp | Resistance soldering apparatus |
| US3388461A (en) * | 1965-01-26 | 1968-06-18 | Sperry Rand Corp | Precision electrical component adjustment method |
| US3646666A (en) * | 1970-01-02 | 1972-03-07 | Rca Corp | Fabrication of semiconductor devices |
| US3597579A (en) * | 1970-06-25 | 1971-08-03 | Western Electric Co | Method of trimming capacitors |
| US3761672A (en) * | 1972-05-15 | 1973-09-25 | Solatron Enterprises | Apparatus and method for modifying wound wire devices |
| US3842495A (en) * | 1973-01-24 | 1974-10-22 | Gti Corp | Control of rate of change of resistance as a function of temperature in manufacture of resistance elements |
| US3889272A (en) * | 1974-05-30 | 1975-06-10 | Bell Telephone Labor Inc | Metal film recording media for laser writing |
| DE2603675A1 (de) * | 1976-01-31 | 1977-08-04 | Leybold Heraeus Gmbh & Co Kg | Verfahren zur kontrolle des abtragens einer duennen schicht oder durch masken bestimmter schichtbereiche mit hilfe des ionen-aetzens |
| DE2625089A1 (de) * | 1976-06-04 | 1977-12-15 | Bosch Gmbh Robert | Anordnung zum auftrennen von leiterbahnen auf integrierten schaltkreisen |
| US4284872A (en) * | 1978-01-13 | 1981-08-18 | Burr-Brown Research Corporation | Method for thermal testing and compensation of integrated circuits |
| SU1020869A1 (ru) * | 1979-10-08 | 1983-05-30 | Львовский Ордена Ленина Политехнический Институт | Способ подгонки сопротивлени тонкопленочного резистора |
| US4358659A (en) * | 1981-07-13 | 1982-11-09 | Mostek Corporation | Method and apparatus for focusing a laser beam on an integrated circuit |
| JPS58169940A (ja) * | 1982-03-30 | 1983-10-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| IT1207557B (it) * | 1982-05-10 | 1989-05-25 | Gianfranco Conti | Pinza termica, manuale, perl'applicazione delle cerniere nelle montature, in materiale termoplastico, degli occhiali. |
| US4582976A (en) * | 1984-08-13 | 1986-04-15 | Hewlett-Packard Company | Method of adjusting a temperature compensating resistor while it is in a circuit |
| JPS61241943A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Chiyou Lsi Eng Kk | 半導体集積回路装置用ヒユ−ズの溶断方法 |
| DE3532656A1 (de) * | 1985-09-13 | 1987-04-23 | Scheu Dental | Verfahren und vorrichtung zur entfernung von auf einer zahnoberflaeche aufgeklebten, einer orthodontischen behandlung dienenden brackets |
-
1989
- 1989-03-14 US US07/322,955 patent/US4962294A/en not_active Expired - Fee Related
- 1989-12-20 CA CA002006229A patent/CA2006229A1/en not_active Abandoned
-
1990
- 1990-01-19 EP EP19900480010 patent/EP0388341A3/en not_active Withdrawn
- 1990-03-14 JP JP2061342A patent/JPH0834254B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0388341A2 (en) | 1990-09-19 |
| JPH03200333A (ja) | 1991-09-02 |
| EP0388341A3 (en) | 1991-07-17 |
| US4962294A (en) | 1990-10-09 |
| CA2006229A1 (en) | 1990-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4388517A (en) | Sublimation patterning process | |
| US5329152A (en) | Ablative etch resistant coating for laser personalization of integrated circuits | |
| JPH01152639A (ja) | 吸着保持装置 | |
| US4960729A (en) | Integrated circuits and a method for manufacture thereof | |
| US4962294A (en) | Method and apparatus for causing an open circuit in a conductive line | |
| JPH0697662B2 (ja) | 導電体堆積方法とボンディングパッドの選択的相互接続方法 | |
| JPH0294555A (ja) | トリミング抵抗体 | |
| JPS58169940A (ja) | 半導体装置の製造方法 | |
| EP0435469B1 (en) | Method for laser link blowing in integrated circuit fabrication | |
| US4928838A (en) | Trimming process by a laser beam | |
| KR900002686B1 (ko) | 열전도 제어층을 사용하여 간접가열 함으로써 도전성막을 재결정화하는 방법 | |
| JP4245294B2 (ja) | 半導体集積デバイスのインピーダンスをチューニングする方法および装置 | |
| Yamaguchi et al. | Laser cutting of aluminium stripes for debugging integrated circuits | |
| JPH0145957B2 (ja) | ||
| US6946379B2 (en) | Insulative cap for laser fusing | |
| CN107037076A (zh) | 用于测定薄层的导热性的测量芯片和方法 | |
| JPH0771756B2 (ja) | レーザトリミング装置 | |
| JPH0426219B2 (ja) | ||
| JPS58151041A (ja) | リダンダンシ−装置 | |
| JPH05206242A (ja) | 半導体ウエハーのボイド検出装置 | |
| JPH11297835A (ja) | 半導体装置の製造方法および製造装置 | |
| Baseman et al. | Substrate Heating Effects in Excimer Laser Planarization of Aluminum | |
| JPS61268041A (ja) | ヒユ−ズの熔断方法 | |
| JPH05243499A (ja) | 半導体集積回路およびその製造方法 | |
| JP2003078013A (ja) | 半導体装置 |