JPH0834388B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH0834388B2 JPH0834388B2 JP62161889A JP16188987A JPH0834388B2 JP H0834388 B2 JPH0834388 B2 JP H0834388B2 JP 62161889 A JP62161889 A JP 62161889A JP 16188987 A JP16188987 A JP 16188987A JP H0834388 B2 JPH0834388 B2 JP H0834388B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- pulse width
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は主として、音響機器装置等に利用される増幅
器に関するものである。
器に関するものである。
（従来の技術と問題点） オーディオ周波信号増幅器として一般に知られている
ものは増幅回路とこの増幅回路に電源装置として直流電
源を供給する構成である。
ものは増幅回路とこの増幅回路に電源装置として直流電
源を供給する構成である。
このような増幅器のうち、特に高い電力変換効率を追
及したものとして、第７図に示したような回路が提案さ
れている。
及したものとして、第７図に示したような回路が提案さ
れている。
第７図は電源装置11とパルス幅増幅器12とから構成さ
れており、パルス幅増幅器に入力されるアナログ入力信
号viを基準信号として作った鋸歯状波信号との合成され
た信号をコンパレータで接地レベルと比較し、パルス幅
信号ｃに変換する。
れており、パルス幅増幅器に入力されるアナログ入力信
号viを基準信号として作った鋸歯状波信号との合成され
た信号をコンパレータで接地レベルと比較し、パルス幅
信号ｃに変換する。
パルス幅信号ｃはベースレジスタd,eに送られ、トラ
ンジスタQ3，Q4がオン・オフされる毎に電源装置からの
直流電圧の供給によってエミッタ間からの出力信号ｆが
増幅され、フィルタによってアナログ信号に変換され、
スピーカ等の負荷駆動RLから出力される。
ンジスタQ3，Q4がオン・オフされる毎に電源装置からの
直流電圧の供給によってエミッタ間からの出力信号ｆが
増幅され、フィルタによってアナログ信号に変換され、
スピーカ等の負荷駆動RLから出力される。
かかる増幅器においては、アナログ入力信号viを増幅
するのにパルス幅増幅器とトランジスタを使用している
のが特徴である。
するのにパルス幅増幅器とトランジスタを使用している
のが特徴である。
トランジスタは大電流・高電圧が供給されると破壊さ
れる恐れがあり、熱雑音も発生し易いという問題点を含
んでいる。
れる恐れがあり、熱雑音も発生し易いという問題点を含
んでいる。
更に、電源装置はエネルギー損失ロスの多いダイオー
ドD5〜D8とトランジスタQ3，Q4に対して常に入力信号の
電圧値に比例した負荷供給電流を流さなければならない
等消費電力が大きくなる要素を含んでいる。
ドD5〜D8とトランジスタQ3，Q4に対して常に入力信号の
電圧値に比例した負荷供給電流を流さなければならない
等消費電力が大きくなる要素を含んでいる。
（問題点を解決するための手段） 本発明は前記問題点を解決するための手段として、入
力信号からパルス幅変調信号を生成するパルス幅変調部
と、前記パルス幅変調部からの出力信号の各周期毎に周
波数を2n倍（ｎは自然数）する周波数逓倍器と、前記周
波数逓倍器からの出力を増幅する増幅器と、前記増幅器
の出力を各周期毎に2n分の１倍して逓倍前の信号を増幅
した信号とする周波数逓減再生器とから構成されてい
る。
力信号からパルス幅変調信号を生成するパルス幅変調部
と、前記パルス幅変調部からの出力信号の各周期毎に周
波数を2n倍（ｎは自然数）する周波数逓倍器と、前記周
波数逓倍器からの出力を増幅する増幅器と、前記増幅器
の出力を各周期毎に2n分の１倍して逓倍前の信号を増幅
した信号とする周波数逓減再生器とから構成されてい
る。
（作用） このような構成とすれば、パルス幅変調された入力信
号が直流成分を含まない信号とするために周波数を2n
（ｎは自然数）倍に分割され、これが増幅器の入力側に
接続されている直流電源を切り換えることによって電力
増幅され、出力側の負荷に出力信号が供給される。
号が直流成分を含まない信号とするために周波数を2n
（ｎは自然数）倍に分割され、これが増幅器の入力側に
接続されている直流電源を切り換えることによって電力
増幅され、出力側の負荷に出力信号が供給される。
この出力信号は周波数逓減再生器によって各周期毎に
2n分の１倍されて逓倍前の信号が増幅された形で与えら
れることになる。
2n分の１倍されて逓倍前の信号が増幅された形で与えら
れることになる。
したがって、簡易な増幅器を提供できる。
（実施例） 次に、本発明の一実施例について、第１図に構成図の
説明を行う。
説明を行う。
第１図は21がパルス幅変調部、22が周波数逓倍器、23
が増幅器、24が周波数逓減再生器から構成されている。
が増幅器、24が周波数逓減再生器から構成されている。
第１図を詳細に示した第２図を用いて詳しく説明す
る。
る。
第２図において入力信号viが２のAD変換器でAD変換さ
れ、パルス幅変調部３と周波数逓倍器４とを経由して増
幅器に送られる。
れ、パルス幅変調部３と周波数逓倍器４とを経由して増
幅器に送られる。
増幅器はトランスＴの１次側に方向性を持った２組の
スイッチング装置５と１次巻線L1とから構成されてお
り、周波数逓減再生器は組み合せを異にした４組のイン
バータ回路に接続されたアンド回路９とトランスＴの２
次側に２次巻線L2と４組の方向性を持ったスイッチング
装置９から構成されており、ローパスフィルタ６を経由
してスピーカ等の負荷７に出力される。
スイッチング装置５と１次巻線L1とから構成されてお
り、周波数逓減再生器は組み合せを異にした４組のイン
バータ回路に接続されたアンド回路９とトランスＴの２
次側に２次巻線L2と４組の方向性を持ったスイッチング
装置９から構成されており、ローパスフィルタ６を経由
してスピーカ等の負荷７に出力される。
次に第２図における動作を説明する。
直流電圧V1がトランスＴの１次側の中点に供給されて
いる。
いる。
一方AD変換器２は、アナログ入力信号viを時間軸成分
の方向にサンプリングし、アナログ入力信号とサンプリ
ング値との交叉する電圧軸成分の値を読み取る。
の方向にサンプリングし、アナログ入力信号とサンプリ
ング値との交叉する電圧軸成分の値を読み取る。
パルス幅変換器３は前記電圧軸成分の値に基づいてデ
ィジタル信号（ｂ）に波形整形を行う。前記ディジタル
信号（ｂ）は逓倍器によって周波数が2n（ｎは自然数）
倍された方形波信号（ｃ）と共に４つの異なった組合せ
を持つ位相反転するインバータに接続されたアンド回路
９に送られる。
ィジタル信号（ｂ）に波形整形を行う。前記ディジタル
信号（ｂ）は逓倍器によって周波数が2n（ｎは自然数）
倍された方形波信号（ｃ）と共に４つの異なった組合せ
を持つ位相反転するインバータに接続されたアンド回路
９に送られる。
前記逓倍された方形波信号が正半サイクルか負半サイ
クルかによって方向性を持った１次スイッチング装置SW
1,SW2を交互にオン・オフ制御をせしめている。
クルかによって方向性を持った１次スイッチング装置SW
1,SW2を交互にオン・オフ制御をせしめている。
前記１次スイッチング装置SW1,SW2のオン・オフ動作
によってトランスＴの１次側の電流の方向は１次巻線の
中点を起点として１次巻線の両端に向かう。
によってトランスＴの１次側の電流の方向は１次巻線の
中点を起点として１次巻線の両端に向かう。
トランスＴの２次側には方向性を持った２次スイッチ
ング装置SW3,SW4,SW5,SW6が２次巻線L2に対して並列に
接続されており、２次巻線L2の中点の位置にはアースと
スピーカ等の負荷７とローパスフィルタ６が接続されて
いる。
ング装置SW3,SW4,SW5,SW6が２次巻線L2に対して並列に
接続されており、２次巻線L2の中点の位置にはアースと
スピーカ等の負荷７とローパスフィルタ６が接続されて
いる。
１次側の直流電圧V1は２次巻線L2の両端の各々とL2の
中点間に生じる方形波状の交流電圧V2，V3の各々に変換
され、電流の方向はスイッチング装置SW1,SW2,SW3,SW4,
SW5,SW6のオン・オフの組み合わせによって決定され
る。
中点間に生じる方形波状の交流電圧V2，V3の各々に変換
され、電流の方向はスイッチング装置SW1,SW2,SW3,SW4,
SW5,SW6のオン・オフの組み合わせによって決定され
る。
２次スイッチング装置SW3,SW4,SW5,SW6はアンド回路
９からの出力値が正の状態のとき、スイッチオンとな
り、負の状態のとき、スイッチオフである。
９からの出力値が正の状態のとき、スイッチオンとな
り、負の状態のとき、スイッチオフである。
アンド回路からの出力値が正の状態となるか、負の状
態となるかについての決定要因は前記信号（ｂ）と
（ｃ）が互いに正半サイクルであるか負半サイクルであ
るかの組み合わせによって決定される。
態となるかについての決定要因は前記信号（ｂ）と
（ｃ）が互いに正半サイクルであるか負半サイクルであ
るかの組み合わせによって決定される。
第４図はトランスＴの２次側に流れる電流の方向を規
定する要因であるパルス幅変換器からの出力信号（ｂ）
と逓倍化された信号（ｃ）とのタイミングによって、ス
イッチング装置SW1,SW2,SW3,SW4,SW5,SW6のオン・オフ
状態をまとめたものである。
定する要因であるパルス幅変換器からの出力信号（ｂ）
と逓倍化された信号（ｃ）とのタイミングによって、ス
イッチング装置SW1,SW2,SW3,SW4,SW5,SW6のオン・オフ
状態をまとめたものである。
第３図（ｄ）項の波形は第２図の負荷抵抗RLに対して
（ｄ）の位置を基点として、巻線L2に対して流れる方向
を正の成分として整形する。逆に、巻線L2から（ｄ）に
対して流れる方向を負の成分として整形する。
（ｄ）の位置を基点として、巻線L2に対して流れる方向
を正の成分として整形する。逆に、巻線L2から（ｄ）に
対して流れる方向を負の成分として整形する。
その結果、第３図（ｄ）項の信号波形は（ｂ）項と同
一の周波数を持った信号が得られる。負荷抵抗RLには
（ｄ）項の信号をローパスフィルター６を介することに
よって、入力手段として入力したアナログ信号viと同様
な周波数を持った波形が増幅されて出力される（ｅ）。
一の周波数を持った信号が得られる。負荷抵抗RLには
（ｄ）項の信号をローパスフィルター６を介することに
よって、入力手段として入力したアナログ信号viと同様
な周波数を持った波形が増幅されて出力される（ｅ）。
第３図（ａ）〜（ｅ）は所定の入力信号viに対する各
部の動作波形を示すものである。
部の動作波形を示すものである。
以上はｎが１のときの説明であるがｎが２以上の場合
にも同様なことが言える。
にも同様なことが言える。
本実施例においては一方向性を持ったスイッチング装
置について説明したが、双方向性スイッチング装置を用
いても実施可能であり、そのときの回路図を第５図に示
す。
置について説明したが、双方向性スイッチング装置を用
いても実施可能であり、そのときの回路図を第５図に示
す。
詳しい動作原理は省略するが、信号（ｂ）と信号
（ｃ）が正半サイクルか負半サイクルかの組み合せによ
って電流の方向を制御する各スイッチング装置のオンオ
フする組み合せ表を第６図に示す。
（ｃ）が正半サイクルか負半サイクルかの組み合せによ
って電流の方向を制御する各スイッチング装置のオンオ
フする組み合せ表を第６図に示す。
（発明の効果） 本発明によれば簡単な構成で直流分を含む信号を効率
よく増幅する増幅器が得られる。
よく増幅する増幅器が得られる。
第１図は本発明の構成を示すブロック図であり、第２図
は第１図に示す本発明の一実施例でスイッチング装置が
一方向性を持った場合の回路図である。第３図（ａ）乃
至（ｅ）はそれぞれ第２図の回路動作を示す波形図であ
り、第４図は第２図の信号（ｂ）と信号（ｃ）とのタイ
ミングによって電流の方向を制御する各スイッチング装
置のオンオフする組み合せ表を示す図である。 第５図はスイッチング装置が両方向性を持った場合の一
実施例である。 第６図は第５図における各スイッチング装置のオンオフ
する組み合せ表を示す図である。 第７図は従来例を示す回路図である。 ２……AD変換器、３……パルス幅変換器、４……周波数
逓倍器、５……１次スイッチング装置、８……２次スイ
ッチング装置、９……インバータに接続されたアンド回
路、Ｔ……トランス。
は第１図に示す本発明の一実施例でスイッチング装置が
一方向性を持った場合の回路図である。第３図（ａ）乃
至（ｅ）はそれぞれ第２図の回路動作を示す波形図であ
り、第４図は第２図の信号（ｂ）と信号（ｃ）とのタイ
ミングによって電流の方向を制御する各スイッチング装
置のオンオフする組み合せ表を示す図である。 第５図はスイッチング装置が両方向性を持った場合の一
実施例である。 第６図は第５図における各スイッチング装置のオンオフ
する組み合せ表を示す図である。 第７図は従来例を示す回路図である。 ２……AD変換器、３……パルス幅変換器、４……周波数
逓倍器、５……１次スイッチング装置、８……２次スイ
ッチング装置、９……インバータに接続されたアンド回
路、Ｔ……トランス。
Claims (1)
- 【請求項１】入力信号からパルス幅変調信号を生成する
パルス幅変調部と、前記パルス幅変調部からの出力信号
の各周期毎に周波数を2n倍（ｎは自然数）する周波数逓
倍器と、前記周波数逓倍器からの出力を増幅する増幅器
と、前記増幅器の出力を各周期毎に2n分の１倍して逓倍
前の信号を増幅した信号とする周波数逓減再生器とから
構成されたことを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62161889A JPH0834388B2 (ja) | 1987-06-29 | 1987-06-29 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62161889A JPH0834388B2 (ja) | 1987-06-29 | 1987-06-29 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS645215A JPS645215A (en) | 1989-01-10 |
| JPH0834388B2 true JPH0834388B2 (ja) | 1996-03-29 |
Family
ID=15743922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62161889A Expired - Lifetime JPH0834388B2 (ja) | 1987-06-29 | 1987-06-29 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834388B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0833624B2 (ja) * | 1988-05-13 | 1996-03-29 | 富士写真フイルム株式会社 | フイルム巻取供給方法および装置 |
| KR100445766B1 (ko) * | 2002-05-27 | 2004-08-25 | 우에다 하나코 | 롤링 배리어의 방수 구조 |
-
1987
- 1987-06-29 JP JP62161889A patent/JPH0834388B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS645215A (en) | 1989-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6693571B2 (en) | Modulation of a digital input signal using a digital signal modulator and signal splitting | |
| JPH02177607A (ja) | パルス幅変調増幅回路 | |
| US20020070799A1 (en) | Class D digital amplifier | |
| JP2006502626A5 (ja) | ||
| JP4939752B2 (ja) | 多相インピーダンス変換増幅器 | |
| JPH0834388B2 (ja) | 増幅器 | |
| CN100547912C (zh) | 功率乘法器系统和方法 | |
| US5086492A (en) | Switching current regulator for motor control | |
| JPS62194709A (ja) | 多機能差動増幅器 | |
| JP2903444B2 (ja) | Ｐｗｍインバータ装置 | |
| JP2839558B2 (ja) | Ｐｗｍ駆動回路 | |
| JPH0832368A (ja) | 電力増幅回路 | |
| JPH0878970A (ja) | パルス幅変調型パワーアンプ | |
| Honnel et al. | Isolated output for class-D dc amplifiers | |
| EP0457807A1 (en) | CREATION AND REGULATION OF WAVEFORMS. | |
| JPS5831041B2 (ja) | パルス幅変調増幅器 | |
| JPS5917622B2 (ja) | トランジスタインバ−タの制御方式 | |
| JPS61234106A (ja) | 電力増幅器 | |
| JPH0546723B2 (ja) | ||
| JPS63124609A (ja) | Ｐｗｍ電力増幅器のドライブ回路 | |
| JPH02125506A (ja) | パルス幅変調形電力増幅装置 | |
| AU5093490A (en) | Waveform generation and control | |
| JPH0964656A (ja) | 増幅回路 | |
| JPS61267901A (ja) | 記録増幅器 | |
| JPS6387005A (ja) | 増幅回路 |