JPH0834449B2 - 自動利得制御装置 - Google Patents

自動利得制御装置

Info

Publication number
JPH0834449B2
JPH0834449B2 JP355687A JP355687A JPH0834449B2 JP H0834449 B2 JPH0834449 B2 JP H0834449B2 JP 355687 A JP355687 A JP 355687A JP 355687 A JP355687 A JP 355687A JP H0834449 B2 JPH0834449 B2 JP H0834449B2
Authority
JP
Japan
Prior art keywords
value
gain
signal
maximum value
gain control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP355687A
Other languages
English (en)
Other versions
JPS63172529A (ja
Inventor
良二 鈴木
博之 直野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP355687A priority Critical patent/JPH0834449B2/ja
Publication of JPS63172529A publication Critical patent/JPS63172529A/ja
Publication of JPH0834449B2 publication Critical patent/JPH0834449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は伝送系における損失や入力信号レベルの変化
を補償する自動利得制御装置に関するものである。
従来の技術 従来より、電話回線を用いてデータや音声を伝送する
際に、出力信号レベルを一定に保つための自動利得制御
装置が重要視されてきた。
以下、図面を参照しながら、上述したような従来の自
動利得制御装置について説明を行なう。
第5図は従来の自動利得制御装置の構成を示すもので
ある。第5図において、51は信号を入力する入力端子、
52は信号を出力する出力端子、53は利得設定値に基づい
て入力信号を増幅する可変増幅回路、54は入力信号の絶
対値を求める絶対値回路、55は一定時間内における入力
信号の絶対値の最大値を探索する最大値探索回路、56は
最大値探索回路55で得られた結果に基づいて可変増幅回
路53の利得を設定する利得制御回路である。
以上のように構成された自動利得制御装置について、
以下その動作について説明する。
まず、入力端子51から入力した入力信号は、可変増幅
回路53により利得制御回路56からの利得設定値に基づい
て増幅され、出力端子52から出力される。また、入力端
子51から入力した入力信号は絶対値回路54にも送られ絶
対値化されて、最大値探索回路55に出力される。最大値
探索回路55では一定時間内における絶対値化された入力
信号の最大値を求め、その結果を利得制御回路56に出力
する。ここで一定時間の長さは数百ミリ秒から数秒程度
が適当である。利得制御回路56は最大値が小さく無音と
見なせる場合には過去の利得設定値を保つが、それ以外
の場合には、最大値が最大振幅近くの大きな値の時には
利得設定値を小さくし、最大値が無音でないが小さな値
の時には利得設定値を大きくし、求められた利得設定値
を可変増幅回路53に出力する。
発明が解決しようとする問題点 しかしながら、上記のような構成では、過大な入力信
号によりオーバーフローが生じた時にも一定時間の経過
を待たなくては利得が下がらないために、データ信号の
場合には歪んで復調しにくい信号となり、また音声信号
の場合には非常に耳ざわりな音になるという問題を有し
ていた。
本発明は上記問題点に鑑み、過大入力信号に対しても
安定した利得制御を行なうことのできる自動利得制御装
置を提供するものである。
問題点を解決するための手段 この目的を達成するために、本発明の自動利得制御装
置は、入力信号を設定値に基づいて増幅して出力信号を
得る可変増幅手段と、前記可変増幅手段の出力信号の絶
対値を求める絶対値化手段と、前記絶対値化手段の出力
信号に基いて前記入力信号の有無/無音を判断する有音
判定手段と、前記有音判定手段が有音であると判断した
時間長を累計する計時手段と、前記計時手段が累積して
いる間における前記絶対値化手段の出力信号の最大値を
求める最大値探索手段と、前記計時手段が一定時間の累
計を終了したら前記最大値探索手段により求められた最
大値に基づいて利得の設定値を決定し前記可変増幅手段
に出力する利得制御手段と、前記絶対値化手段の出力に
基いて前記可変増幅手段の出力信号がオーバーフローで
あるかもしくはオーバーフローをしそうであると判断し
た場合に制御信号を前記計時手段に送り、前記計時手段
が一定時間より早く累計を終了するように前記計時手段
の累計内容を修正するオーバーフロー検出手段と、前記
有音判定手段が有音と判断しかつ前記絶対値化手段の出
力信号が所定値より小さい場合には前記計時手段の累計
を速めるように制御する小信号検出手段とを備えたこと
を特徴とする。
作用 この構成によって、オーバーフロー検出手段がオーバ
ーフローであるか、もしくはオーバーフローをしそうで
あると判断したら、計時手段が早く一定時間の累計を終
了するように累計内容を修正することにより、過大な入
力信号により出力信号がオーバーフローを起こしそうな
時には直ちに回避し、万一出力信号がオーバーフローを
起こした場合でも速やかに治めることとなる。また、有
音判定手段および計時手段が有音の時間のみを累計し、
一定時間に達する毎に最大値探索手段に最大値を求めさ
せることにより、無音時やパルス性雑音が入力した時に
利得制御手段が誤動作することを防ぐこととなる。更
に、小信号検出手段が小さいレベルの有音信号に対して
は計時手段の累計を速めるように制御することにより、
立ち上がり特性を速くすることとなる。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。
第1図は本発明の一実施例における自動利得制御装置
の構成を示すものである。第1図において、1は信号を
入力する入力端子、2は信号を出力する出力端子、3は
利得設定値に基づいて入力信号を増幅する可変増幅回
路、4は可変増幅回路3の出力信号の絶対値を求める絶
対値回路、5は絶対値の最大値を探索する最大値探索回
路、6は最大値探索回路5で得られた結果に基づいて可
変増幅回路3の利得を設定する利得制御回路、7は入力
信号が有音であるか無音であるかを判断する有音判定回
路、8は有音判定回路7が入力信号は有音であると判断
した時間長を累計し、累計値が一定値になったら最大値
探索回路5に、最大値を求めるように要求する計時回
路、9は可変増幅回路3の出力信号がオーバーフローで
あるかもしくはオーバーフローをしそうであると判断し
たら計時回路8の累計値が早く一定値になるように累計
値の内容を修正するオーバーフロー検出回路、10は有音
判定回路7が有音であると判断した時の絶対値が小レベ
ルの時には計時回路8の累計を速めるように制御する小
信号検出回路である。第2図は本発明の一実施例におけ
る自動利得制御装置の各閾値を示すものである。第2図
において、21は零レベル、22は出力信号の絶対値の最大
振幅レベル、23は有音判定回路7の有音判定閾値、24は
利得制御回路6の過小利得閾値、25は利得制御回路6の
過大利得閾値、26はオーバーフロー検出回路9のオーバ
ーフロー閾値、27は小信号検出回路10の小信号閾値であ
る。
以上のように構成された自動利得制御装置について、
以下その動作について説明する。
まず、入力端子1から入力した入力信号は可変増幅回
路3により、利得制御回路6からの利得設定値に基づい
て増幅され、出力端子2から出力される。また可変増幅
回路3の出力信号は、絶対値回路4にも送られて絶対値
化され、最大値探索回路5、有音判定回路7、オーバー
フロー検出回路9および小信号検出回路10に出力され
る。最大値探索回路5では、計時回路8で指示された時
間区間内における絶対値の最大値を求め、その結果を利
得制御回路6に出力する。利得制御回路5は、最大値が
過小利得閾値24以下ならば利得が小さいと判断して現在
の利得設定値を増加し、最大値が過大利得閾値25以上な
らば利得が大きいと判断して現在の利得設定値を減少
し、求められた利得設定値を可変増幅回路3に出力す
る。有音判定回路7は絶対値が有音半定閾値23以下なら
ば無音であると判断しても何もせず、絶対値が有音判定
閾値23以上ならば有音であると判断して、計時回路8が
累計を進めるように制御する。計時回路8は累計値が一
定値に達したら、最大値探索回路5に対し、累計を開始
してから一定値に達するまでの間の絶対値の最大値を求
めるように制御する。ここで、一定値は数百ミリ秒から
数秒程度の長さが適当である。オーバーフロー検出回路
9は、絶対値がオーバーフロー閾値26以上になったら、
計時回路8の累計値を修正し、早く一定値に達するよう
にする。ここで、累計値の修正値は、入力信号の性質に
よるが、一定値までの残り時間が数ミリ秒から数十ミリ
秒になるように設定するのが適当である。つまり、この
一定値までの残り時間を短かくすれば、オーバーフロー
を直ちに回避できるが、利得が下がり過ぎることがあ
り、反対に長くすれば、利得の下がりすぎはなくなる
が、オーバーフローを回避するのが遅くなることがある
ので、適当に調整する必要がある。小信号検出回路10で
は、有音判定回路7が有音と判断し、かつ絶対値が小信
号検出閾値27以下の時には、計時回路8の累計を速める
ように制御し、速く一定値に達するようにする。
以上のように本実施例によれば、オーバーフロー検出
回路9がオーバーフローであるか、もしくはオーバーフ
ローをしそうであると判断したら、計時回路8の累計値
を修正して、早く一定値に達するようにすることによ
り、オーバーフローを起こしそうな時には直ちに回避す
ることができ、万一オーバーフローを起こしても速やか
に治めることができる。また、有音判定回路7および計
時回路8が有音の時間のみを累計し、累計値が一定値に
達する毎に、最大値探索回路5に最大値を求めさせるよ
うにすることにより、利得制御回路6は、有意味な信号
から得られる情報を用いて利得制御が行なえるので、無
音時に利得が上がってしまったり、パルス性雑音が入力
時に利得が大きく下がってしまったりする利得制御回路
6の誤動作を防ぐことができる。さらに、利得制御回路
6に過小利得閾値24と過大利得閾値25を設けることによ
り、最大値が過小利得閾値24と過大利得閾値25との間に
ある時には利得は変化しないこととなり、利得制御を安
定に行なうことができる。そして、小レベルの有音信号
の時には小信号検出回路10が計時回路8の累計を速くす
るように制御することにより、小信号に対する立ち上が
り特性を速くすることができる。
以下、本発明の他の実施例について、図面を参照しな
がら説明する。
第3図は本発明の他の実施例における自動利得制御装
置の構成を示すものである。第3第において、31は入力
端子、32は出力端子、33はアナログ・ディジタル変換器
(以下A/D変換器とする)、34はマイクロ・コンビュー
タ、35はディジタル・アナログ変換器(以下D/A変換器
とする)である。
以上のように構成された自動利得制御装置について、
以下その動作について説明する。
まず、入力端子31から入力された入力信号はA/D変換
器33でアナログ信号からディジタル信号に変換され、マ
イクロ・コンピュータ34に入力される。次にマイクロ・
コンピュータ34は入力された信号を処理して、D/A変換
器35に出力する。そして、ディジタル信号はD/A変換器3
5によりアナログ信号に変換され、出力端子32から出力
される。
第4図はマイクロコンピュータ34における処理のフロ
ーチャートを示すものである。ここで用いている閾値は
第2図と同様のものである。
まず、ディジタル化された信号がA/D変換器33から入
力された(ステップ401)、利得設定値に基づいて増幅
され(ステップ402)、D/A変換器35に出力される(ステ
ップ403)。次に入力信号は絶対値化され(ステップ40
4)、有音判定閾値23と比較され(ステップ405)、有音
判定閾値23以下、つまり無音と判断されれば、終了する
(ステップ419)。一方、有音判定閾値23より大きい、
つまり有音と判断されれば、タイマーをインクリメント
し(ステップ406)、さらに絶対値が小信号検出閾値27
と比較され(ステップ419)、小信号検出閾値27よりも
小さければ、小レベルの有音信号と判断され、タイマー
をインクリメントし(ステップ420)、タイマーが一定
値と比較され(ステップ407)、一定値以下ならば、タ
イマーはまだカウント途中なので、絶対値がオーバーフ
ロー閾値26と比較され(ステップ408)、絶対値がオー
バーフロー閾値26以下ならば、オーバーフローは起きな
いと見なされて、絶対値と最大値の比較に分岐する(ス
テップ411)。一方、絶対値がオーバーフロー閾値26よ
りも大きいならば、オーバーフローが起きているか、も
しくは起きそうであると判断し、タイマーが修正値と比
較され(ステップ409)、タイマーが修正値未満なら
ば、タイマーが修正値に変更される(ステップ410)。
そして、絶対値が最大値と比較され(ステップ411)、
絶対値のほうが最大値よりも大きければ、最大値が絶対
値に変更され(ステップ412)、終了する(ステップ41
9)。
一方、タイマーと一定値の比較において(ステップ40
9)、タイマーが一定値以上ならば、タイマーはカウン
トを終了したので、求められた最大値は過大利得閾値25
と比較され(ステップ413)、過大利得閾値25以上なら
ば、利得が過大であると判断して、利得設定値は下げら
れ(ステップ418)、最大値が過小利得閾値24との比較
で(ステップ414)、過小利得閾値24以下ならば、利得
が過小であると判断して、利得設定値は上げられる(ス
テップ417)。そしてタイマーがクリアされ(ステップ4
15)、最大値がクリアされ(ステップ416)、終了する
(ステップ419)。これら一連の動作はサンプリング周
波数毎に行なわれる。
以上のように本実施例によば、マイクロ・コンピュー
タ34に信号処理を全て行なわせることにより、より簡素
な回路構成となり、低価格化することができる。
なお、本実施例では、信号処理をマイクロ・コンピュ
ータ34に行なわせたが、マイクロ・コンピュータ34は、
シグナル・プロセッサでもよい。
発明の効果 本発明は、計時手段を制御するオーバーフロー検出手
段を設けることにより、オーバーフローが起こりそうな
らば直ちに回避し、万一オーバーフローが起きても速や
かに治めるこができ、さらに有音判定手段および有音時
間を計測する計時手段を設けることにより、無音時やパ
ルス性雑音の入力時に、利得制御手段が誤動作すること
を防ぐことができる。さらに小レベルの有音信号を検出
する小信号検出手段を設けることにより、立ち上がり特
性を速くできるという効果を得ることができる優れた自
動利得制御装置を実現できるものである。
【図面の簡単な説明】
第1図は本発明の一実施例における自動利得制御装置の
構成を示すブロック図、第2図はその各閾値を示す線
図、第3図は本発明の他の実施例における自動利得制御
装置の構成を示すブロック図、第4図はそのマイクロコ
ンピュータのフローチャート、第5図は従来の自動利得
制御装置の構成を示すブロック図である。 3……可変増幅回路、4……絶対値回路、5……最大値
探索回路、6……利得制御回路、7……有音判定回路、
8……計時回路、9……オーバーフロー検出回路、10…
…小信号検出回路、23……有音判定閾値、24……過小利
得閾値、25……過大利得閾値、26……オーバーフロー閾
値、27……小信号検出閾値。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】入力信号を設定値に基づいて増幅して出力
    信号を得る可変増幅手段と、前記可変増幅手段の出力信
    号の絶対値を求める絶対値化手段と、前記絶対値化手段
    の出力信号に基いて前記入力信号の有無/無音を判断す
    る有音判定手段と、前記有音判定手段が有音であると判
    断した時間長を累計する計時手段と、前記計時手段が累
    積している間における前記絶対値化手段の出力信号の最
    大値を求める最大値探索手段と、前記計時手段が一定時
    間の累計を終了したら前記最大値探索手段により求めら
    れた最大値に基づいて利得の設定値を決定し前記可変増
    幅手段に出力する利得制御手段と、前記絶対値化手段の
    出力に基いて前記可変増幅手段の出力信号がオーバーフ
    ローであるかもしくはオーバーフローをしそうであると
    判断した場合に制御信号を前記計時手段に送り、前記計
    時手段が一定時間より早く累計を終了するように前記計
    時手段の累計内容を修正するオーバーフロー検出手段
    と、前記有音判定手段が有音と判断しかつ前記絶対値化
    手段の出力信号が所定値より小さい場合には前記計時手
    段の累計を速めるように制御する小信号検出手段とを備
    えたことを特徴とする自動利得制御装置。
  2. 【請求項2】利得制御手段は、最大値探索手段により求
    められた最大値が過小利得閾値より小さいと判断したら
    前記可変増幅手段の利得の設定値を増加するように制御
    する第1の判定手段と、最大値が過大利得閾値より大き
    いと判断したら前記可変増幅手段の現在の利得の設定値
    を減少するように制御する第2の判定手段とを有するこ
    とを特徴とする特許請求の範囲第1項記載の自動利得制
    御装置。
JP355687A 1987-01-09 1987-01-09 自動利得制御装置 Expired - Fee Related JPH0834449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP355687A JPH0834449B2 (ja) 1987-01-09 1987-01-09 自動利得制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP355687A JPH0834449B2 (ja) 1987-01-09 1987-01-09 自動利得制御装置

Publications (2)

Publication Number Publication Date
JPS63172529A JPS63172529A (ja) 1988-07-16
JPH0834449B2 true JPH0834449B2 (ja) 1996-03-29

Family

ID=11560698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP355687A Expired - Fee Related JPH0834449B2 (ja) 1987-01-09 1987-01-09 自動利得制御装置

Country Status (1)

Country Link
JP (1) JPH0834449B2 (ja)

Also Published As

Publication number Publication date
JPS63172529A (ja) 1988-07-16

Similar Documents

Publication Publication Date Title
EP0256099B1 (en) A method for automatic gain control of a signal
US5677962A (en) Hybrid analog and digital amplifier with a delayed step change in the digital gain
US8473291B2 (en) Sound processing apparatus, apparatus and method for controlling gain, and computer program
EP1607939B1 (en) Speech signal compression device, speech signal compression method, and program
US5016205A (en) Digital signal processor based AGC
JPH1188088A (ja) 自動音量補正方法及びその装置
JPS6239746B2 (ja)
JPS6359109A (ja) 自動利得制御方法
JPH0834449B2 (ja) 自動利得制御装置
JP4204828B2 (ja) 自動利得制御装置、自動利得制御方法および自動利得制御プログラム
JPS63172528A (ja) 自動利得制御装置
JP5128269B2 (ja) 音響装置
US6748092B1 (en) Hearing aid with improved percentile estimator
JPH11220345A (ja) 自動利得制御装置
JP3541263B2 (ja) ゲイン設定方法
JP3237350B2 (ja) 自動利得制御装置
JP2002299975A (ja) デジタルagc装置
CN115102612B (zh) 增益控制方法、装置、增益控制器及信号接收端
JP3870005B2 (ja) 伸張回路
JPH0773175B2 (ja) 自動利得制御装置
JPH10117115A (ja) ダイナミック型低域増幅回路
JPH06169229A (ja) 自動利得制御装置
JPS63144278A (ja) ソ−ナ−受信装置
JPH06121018A (ja) デジタルagc装置
JP2868070B2 (ja) 時分割多重通信における自動利得制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees