JPH0836551A - 並列プロセッサ - Google Patents
並列プロセッサInfo
- Publication number
- JPH0836551A JPH0836551A JP6169616A JP16961694A JPH0836551A JP H0836551 A JPH0836551 A JP H0836551A JP 6169616 A JP6169616 A JP 6169616A JP 16961694 A JP16961694 A JP 16961694A JP H0836551 A JPH0836551 A JP H0836551A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- network
- board
- boards
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 プロセッサ相互を接続するネットワークの信
頼性の向上を図り、並列プロセッサの利便性の向上を図
ると共に、プロセッサの高密度実装を可とする。 【構成】 複数のプロセッサボード１にＮ個のプロセッ
サノードを搭載し、プロセッサノード毎にネットワーク
接続用のポートを２つ持たせる。２つのポートは、それ
ぞれ独立して動作し、現用系及び待機系として動作する
２つのネットワークボードに接続される。また、各ボー
ド毎にＯＮ／ＯＦＦ可能な独立した電源が設置される。
前記構成において、複数のプロセッサボードにＮ×２個
のプロセッサノードを搭載し、各プロセッサボード上の
Ｎ個のノードを一方の、他のＮ個のノードを他方のネッ
トワークボードに接続し、２つのネットワークボードを
ネットワーク結合ボードで接続するようにしてもよい。
頼性の向上を図り、並列プロセッサの利便性の向上を図
ると共に、プロセッサの高密度実装を可とする。 【構成】 複数のプロセッサボード１にＮ個のプロセッ
サノードを搭載し、プロセッサノード毎にネットワーク
接続用のポートを２つ持たせる。２つのポートは、それ
ぞれ独立して動作し、現用系及び待機系として動作する
２つのネットワークボードに接続される。また、各ボー
ド毎にＯＮ／ＯＦＦ可能な独立した電源が設置される。
前記構成において、複数のプロセッサボードにＮ×２個
のプロセッサノードを搭載し、各プロセッサボード上の
Ｎ個のノードを一方の、他のＮ個のノードを他方のネッ
トワークボードに接続し、２つのネットワークボードを
ネットワーク結合ボードで接続するようにしてもよい。
Description
【０００１】
【産業上の利用分野】本発明は、並列プロセッサに係
り、特に、プロセッサ相互を接続するネットワークの信
頼性の向上を図り、並列プロセッサの利便性の向上を図
ることができると共に、プロセッサの高密度実装を可能
にした並列プロセッサに関する。
り、特に、プロセッサ相互を接続するネットワークの信
頼性の向上を図り、並列プロセッサの利便性の向上を図
ることができると共に、プロセッサの高密度実装を可能
にした並列プロセッサに関する。
【０００２】
【従来の技術】並列プロセッサに関する従来技術とし
て、例えば、特開平５−１８１８１６号公報等に記載さ
れた技術が知られている。この従来技術は、複数のプロ
セッサをバス構造等を持つネットワークにより結合する
ことにより並列プロセッサを構成するというものであ
る。
て、例えば、特開平５−１８１８１６号公報等に記載さ
れた技術が知られている。この従来技術は、複数のプロ
セッサをバス構造等を持つネットワークにより結合する
ことにより並列プロセッサを構成するというものであ
る。
【０００３】
【発明が解決しようとする課題】前述した従来技術は、
ネットワークを介してプロセッサ相互間を制御すること
により並列プロセッサを構成するものであるが、ネット
ワークの障害時等における並列プロセッサの信頼性、利
便性の向上について配慮されておらず、並列プロセッサ
の信頼性、利便性が劣るという問題点を有し、また、プ
ロセッサの高密度実装について配慮されていないという
問題点を有している。
ネットワークを介してプロセッサ相互間を制御すること
により並列プロセッサを構成するものであるが、ネット
ワークの障害時等における並列プロセッサの信頼性、利
便性の向上について配慮されておらず、並列プロセッサ
の信頼性、利便性が劣るという問題点を有し、また、プ
ロセッサの高密度実装について配慮されていないという
問題点を有している。
【０００４】本発明の目的は、前記従来技術の問題点を
解決し、プロセッサ相互を接続するネットワークの信頼
性の向上を図り、これにより、並列プロセッサの利便性
の向上を図ることができるようにし、かつ、プロセッサ
の高密度実装を可能にした並列プロセッサを提供するこ
とにある。
解決し、プロセッサ相互を接続するネットワークの信頼
性の向上を図り、これにより、並列プロセッサの利便性
の向上を図ることができるようにし、かつ、プロセッサ
の高密度実装を可能にした並列プロセッサを提供するこ
とにある。
【０００５】
【課題を解決するための手段】本発明によれば前記目的
は、複数のプロセッサボードのぞれぞれにＮ（Ｎは１以
上の整数）個のプロセッサノードを搭載し、プロセッサ
ノード毎にネットワーク接続用のポートを２ポート持た
せ、各ポートをお互いに独立の系を構成するネットワー
クボードに接続することにより、また、各プロセッサボ
ード毎、または、グルーピングされたプロセッサボード
群毎、及び、各ネットワークボード毎に、ＯＮ／ＯＦＦ
可能な独立した電源を設置することにより達成される。
は、複数のプロセッサボードのぞれぞれにＮ（Ｎは１以
上の整数）個のプロセッサノードを搭載し、プロセッサ
ノード毎にネットワーク接続用のポートを２ポート持た
せ、各ポートをお互いに独立の系を構成するネットワー
クボードに接続することにより、また、各プロセッサボ
ード毎、または、グルーピングされたプロセッサボード
群毎、及び、各ネットワークボード毎に、ＯＮ／ＯＦＦ
可能な独立した電源を設置することにより達成される。
【０００６】また、前記目的は、複数のプロセッサボー
ドのそれぞれにＮ×２個のプロセッサノードを搭載し、
各プロセッサボードの一方のプロセッサノードのＮ個を
一方の系を構成するネットワークボードに接続し、各プ
ロセッサボードの他方のプロセッサノードのＮ個を他方
の系を構成するネットワークボードに接続し、さらに、
ネットワークボード相互間をネットワーク結合ボードに
より接続することにより、また、各プロセッサボード
毎、または、グルーピングされたプロセッサボード群
毎、各ネットワークボード毎、及び、ネットワーク結合
ボードにＯＮ／ＯＦＦ可能な独立した電源を設置するこ
とに達成される。
ドのそれぞれにＮ×２個のプロセッサノードを搭載し、
各プロセッサボードの一方のプロセッサノードのＮ個を
一方の系を構成するネットワークボードに接続し、各プ
ロセッサボードの他方のプロセッサノードのＮ個を他方
の系を構成するネットワークボードに接続し、さらに、
ネットワークボード相互間をネットワーク結合ボードに
より接続することにより、また、各プロセッサボード
毎、または、グルーピングされたプロセッサボード群
毎、各ネットワークボード毎、及び、ネットワーク結合
ボードにＯＮ／ＯＦＦ可能な独立した電源を設置するこ
とに達成される。
【０００７】
【作用】本発明は、ネットワークを２重化して備えてい
るため、使用中のネットワーク系に障害が発生した場
合、他のネットワーク系に切り替えることにより並列プ
ロセッサの運転を続行することができる。また、各プロ
セッサボード毎、または、グルーピングされたプロセッ
サボード群毎、及び、各ネットワークボード毎にＯＮ／
ＯＦＦ可能な独立した電源を設置しているため、並列プ
ロセッサの運転を続行しながらネットワークボードの交
換を行うことができ、さらに、縮退運転を前提としたプ
ロセッサボードのボードの交換を行うことができる。
るため、使用中のネットワーク系に障害が発生した場
合、他のネットワーク系に切り替えることにより並列プ
ロセッサの運転を続行することができる。また、各プロ
セッサボード毎、または、グルーピングされたプロセッ
サボード群毎、及び、各ネットワークボード毎にＯＮ／
ＯＦＦ可能な独立した電源を設置しているため、並列プ
ロセッサの運転を続行しながらネットワークボードの交
換を行うことができ、さらに、縮退運転を前提としたプ
ロセッサボードのボードの交換を行うことができる。
【０００８】本発明は、これにより、並列プロセッサの
信頼性の向上を図ることができると共に、利便性の向上
を図ることができる。
信頼性の向上を図ることができると共に、利便性の向上
を図ることができる。
【０００９】また、本発明は、前述のネットワークの２
重化機構を利用し、各プロセッサボードに２倍のプロセ
ッサノードを搭載し、プロセッサの高密度実装を可能と
したものである。この場合、プロセッサノードは、入出
力装置制御部を備えない演算専用のものとし、プロセッ
サノード個々の占める面積が通常のプロセッサより小面
積で構成される。また、プロセッサボード毎、または、
グルーピングされたプロセッサボード群毎、及び、各ネ
ットワークボード毎、ネットワーク結合ボードにＯＮ／
ＯＦＦ可能な独立した電源を設置しているため、並列プ
ロセッサの運転を続行しながら縮退運転を前提としたネ
ットワークボード、及び、プロセッサボードのボード交
換を行うことができる。
重化機構を利用し、各プロセッサボードに２倍のプロセ
ッサノードを搭載し、プロセッサの高密度実装を可能と
したものである。この場合、プロセッサノードは、入出
力装置制御部を備えない演算専用のものとし、プロセッ
サノード個々の占める面積が通常のプロセッサより小面
積で構成される。また、プロセッサボード毎、または、
グルーピングされたプロセッサボード群毎、及び、各ネ
ットワークボード毎、ネットワーク結合ボードにＯＮ／
ＯＦＦ可能な独立した電源を設置しているため、並列プ
ロセッサの運転を続行しながら縮退運転を前提としたネ
ットワークボード、及び、プロセッサボードのボード交
換を行うことができる。
【００１０】これにより、本発明は、並列プロセッサを
構成する単位プロセッサの高密度実装を可能とすると共
に、並列プロセッサの利便性の向上を図ることができ
る。
構成する単位プロセッサの高密度実装を可能とすると共
に、並列プロセッサの利便性の向上を図ることができ
る。
【００１１】
【実施例】以下、本発明による並列プロセッサの実施例
を図面により詳細に説明する。
を図面により詳細に説明する。
【００１２】図１は本発明の第１の実施例による並列プ
ロセッサの構成を示すブロック図、図２はプロセッサボ
ードの構成を示すブロック図である。図１、図２におい
て、１はプロセッサボード（ＰＥ１０、ＰＥ１１・・・
ＰＥ１ｎ）、２Ａ、２Ｂはネットワークボード（ＮＷ
Ａ、ＮＷＢ）、３、４は電源モジュール（ＰＳ０〜ＰＳ
ｎ、ＰＳＡ、ＰＳＢ）、１−１はプロセッサ部（Ｐ
Ｕ）、１−２は入出力制御部（ＩＯＵ）、１−３はネッ
トワークアダプタ（ＮＩＡ）、Ａ、Ｂはネットワークポ
ートである。
ロセッサの構成を示すブロック図、図２はプロセッサボ
ードの構成を示すブロック図である。図１、図２におい
て、１はプロセッサボード（ＰＥ１０、ＰＥ１１・・・
ＰＥ１ｎ）、２Ａ、２Ｂはネットワークボード（ＮＷ
Ａ、ＮＷＢ）、３、４は電源モジュール（ＰＳ０〜ＰＳ
ｎ、ＰＳＡ、ＰＳＢ）、１−１はプロセッサ部（Ｐ
Ｕ）、１−２は入出力制御部（ＩＯＵ）、１−３はネッ
トワークアダプタ（ＮＩＡ）、Ａ、Ｂはネットワークポ
ートである。
【００１３】図１に示す本発明の第１の実施例による並
列プロセッサは、ｎ（ｎは１以上の整数）個のプロセッ
サボート１と、Ａ系ネットワークボード２Ａと、Ｂ系ネ
ットワークボード２Ｂと、各プロセッサノード１に対し
て電源の供給を行うＯＮ／ＯＦＦ可能な電源モジュール
３と、各ネットワークボード２Ａ、２Ｂに対して電源の
供給を行うＯＮ／ＯＦＦ可能な電源モジュール４Ａ、４
Ｂとを備えて構成されている。各プロセッサボード１に
は、この例の場合、２個のネットワークポートＡ、Ｂを
有するプロセッサノードが１台ずつ搭載されている。そ
して、各プロセッサノードの２個のネットワークポート
Ａ、Ｂのそれぞれは、独立に動作可能なネットワークボ
ード２Ａ、２Ｂに接続されている。そして、これらのネ
ットワークボード２Ａ、２Ｂは、その一方が常用側、他
方が待機側として使用される。
列プロセッサは、ｎ（ｎは１以上の整数）個のプロセッ
サボート１と、Ａ系ネットワークボード２Ａと、Ｂ系ネ
ットワークボード２Ｂと、各プロセッサノード１に対し
て電源の供給を行うＯＮ／ＯＦＦ可能な電源モジュール
３と、各ネットワークボード２Ａ、２Ｂに対して電源の
供給を行うＯＮ／ＯＦＦ可能な電源モジュール４Ａ、４
Ｂとを備えて構成されている。各プロセッサボード１に
は、この例の場合、２個のネットワークポートＡ、Ｂを
有するプロセッサノードが１台ずつ搭載されている。そ
して、各プロセッサノードの２個のネットワークポート
Ａ、Ｂのそれぞれは、独立に動作可能なネットワークボ
ード２Ａ、２Ｂに接続されている。そして、これらのネ
ットワークボード２Ａ、２Ｂは、その一方が常用側、他
方が待機側として使用される。
【００１４】各プロセッサボード１（ＰＥ１０〜ＰＥ１
ｎ）には、図２に示すように、プロセッサ部（ＰＵ）１
−１、入出力制御部（ＩＯＵ）１−２、及び、ネットワ
ークアダプタ部（ＮＩＡ）１−３により構成されるプロ
セッサノードが搭載されている。１つのプロセッサボー
ド１には、このような構成を有するプロセッサノードが
複数個、例えば、Ｎ個搭載されてもよい。
ｎ）には、図２に示すように、プロセッサ部（ＰＵ）１
−１、入出力制御部（ＩＯＵ）１−２、及び、ネットワ
ークアダプタ部（ＮＩＡ）１−３により構成されるプロ
セッサノードが搭載されている。１つのプロセッサボー
ド１には、このような構成を有するプロセッサノードが
複数個、例えば、Ｎ個搭載されてもよい。
【００１５】前述のプロセッサノードの構成において、
入出力制御部１−２は、プロセッサボードの外部にあ
り、プロセッサノードと接続される図示しないディスク
装置等の入出力装置を制御するＩ／Ｏインタフェースを
有している。また、ネットワークアダプタ部１−３は、
プロセッサボード１の外部に設けられ、プロセッサノー
ドと接続される２つのネットワークボード２Ａ、２Ｂと
の接続を制御する２つのネットワークポートＡ、Ｂを有
し、ネットワークポートＡは、ネットワークボード２Ａ
に接続され、ネットワークポートＢは、ネットワークボ
ード２Ｂに接続される。
入出力制御部１−２は、プロセッサボードの外部にあ
り、プロセッサノードと接続される図示しないディスク
装置等の入出力装置を制御するＩ／Ｏインタフェースを
有している。また、ネットワークアダプタ部１−３は、
プロセッサボード１の外部に設けられ、プロセッサノー
ドと接続される２つのネットワークボード２Ａ、２Ｂと
の接続を制御する２つのネットワークポートＡ、Ｂを有
し、ネットワークポートＡは、ネットワークボード２Ａ
に接続され、ネットワークポートＢは、ネットワークボ
ード２Ｂに接続される。
【００１６】前述したような構成を有する本発明の第１
の実施例において、ネットワークボード２Ａ、２Ｂの両
者は、各プロセッサボード１に搭載されているプロセッ
サノード相互間の情報交換を制御することが可能であ
る。そして、第１の実施例による並列プロセッサは、通
常、ネットワークボード２Ａ側を使用して動作してお
り、ネットワークボード２Ｂ側が待機状態とされてい
る。待機状態とされているネットワークボード２Ｂは、
定期的にネットワークテストのみを実施している。
の実施例において、ネットワークボード２Ａ、２Ｂの両
者は、各プロセッサボード１に搭載されているプロセッ
サノード相互間の情報交換を制御することが可能であ
る。そして、第１の実施例による並列プロセッサは、通
常、ネットワークボード２Ａ側を使用して動作してお
り、ネットワークボード２Ｂ側が待機状態とされてい
る。待機状態とされているネットワークボード２Ｂは、
定期的にネットワークテストのみを実施している。
【００１７】いま、動作中のネットワークボード２Ａに
障害が発生し、このＡ系ネットワークの使用が不可能と
判断されると、全プロセッサボード１内のプロセッサノ
ードは、そのネットワークポートがネットワークポート
Ｂに切り替えられる。そして、図示並列プロセッサは、
待機中のネットワークボード２Ｂを現用系とし、情報交
換をこのＢ系ネットワークに切り替えて動作を続行す
る。
障害が発生し、このＡ系ネットワークの使用が不可能と
判断されると、全プロセッサボード１内のプロセッサノ
ードは、そのネットワークポートがネットワークポート
Ｂに切り替えられる。そして、図示並列プロセッサは、
待機中のネットワークボード２Ｂを現用系とし、情報交
換をこのＢ系ネットワークに切り替えて動作を続行す
る。
【００１８】また、図１に示すように、本発明の第１の
実施例は、プロセッサボード１のそれぞれに電源モジュ
ール３（ＰＳ０〜ＰＳｎ）が接続され、ネットワークボ
ード２Ａ、２Ｂに電源モジュール４Ａ（ＰＳＡ）、４Ｂ
（ＰＳＢ）が接続されて構成されている。そして、これ
らの電源モジュールは、それぞれ独立にＯＮ／ＯＦＦ可
能に構成されている。
実施例は、プロセッサボード１のそれぞれに電源モジュ
ール３（ＰＳ０〜ＰＳｎ）が接続され、ネットワークボ
ード２Ａ、２Ｂに電源モジュール４Ａ（ＰＳＡ）、４Ｂ
（ＰＳＢ）が接続されて構成されている。そして、これ
らの電源モジュールは、それぞれ独立にＯＮ／ＯＦＦ可
能に構成されている。
【００１９】このように、各ボード毎に電源モジュール
を備えることにより本発明の第１の実施例は、前述した
ように、ネットワークボート２Ａに障害が発生し、情報
交換がＡ系ネットワークであるネットワークボート２Ａ
からＢ系ネットワークであるネットワークボード２Ｂに
切り替わった後に、Ａ系ネットワークの障害に係るネッ
トワークボード２Ａの電源モジュール４ＡをＯＦＦと
し、ネットワークボード２Ａの交換、修理等の保守を実
行することができる。その後に、電源モジュール４Ａを
再びＯＮにすれば、ネットワークボード２Ａが待機系ネ
ットワークとなり、定期的にネットワークテストを実施
する状態となり、システムを復元することができる。
を備えることにより本発明の第１の実施例は、前述した
ように、ネットワークボート２Ａに障害が発生し、情報
交換がＡ系ネットワークであるネットワークボート２Ａ
からＢ系ネットワークであるネットワークボード２Ｂに
切り替わった後に、Ａ系ネットワークの障害に係るネッ
トワークボード２Ａの電源モジュール４ＡをＯＦＦと
し、ネットワークボード２Ａの交換、修理等の保守を実
行することができる。その後に、電源モジュール４Ａを
再びＯＮにすれば、ネットワークボード２Ａが待機系ネ
ットワークとなり、定期的にネットワークテストを実施
する状態となり、システムを復元することができる。
【００２０】また、前述の本発明の第１の実施例は、プ
ロセッサボード１内のプロセッサノードに障害が発生し
た場合、縮退運転を前提として、障害プロセッサノード
を含むプロセッサボード１の電源モジュール３をＯＦＦ
とし、そのプロセッサボードを正常なボードに交換する
作業を行うことができる。
ロセッサボード１内のプロセッサノードに障害が発生し
た場合、縮退運転を前提として、障害プロセッサノード
を含むプロセッサボード１の電源モジュール３をＯＦＦ
とし、そのプロセッサボードを正常なボードに交換する
作業を行うことができる。
【００２１】図３は本発明の第２の実施例による並列プ
ロセッサの構成を示すブロック図、図４はプロセッサボ
ードの構成を示すブロック図である。図３、図４におい
て、５はプロセッサボード５（ＰＥ２０、ＰＥ２１・・
・ＰＥ２ｎ）、６はネットワーク結合ボード（ＮＷ
Ｘ）、７は電源モジュール（ＰＳＸ）、５−１はプロセ
ッサ部（ＰＵ０、ＰＵＩ）、５−２はネットワークアダ
プタ部（ＮＩＡ０、ＮＩＡ１）であり、他の符号は図
１、図２の場合と同一である。
ロセッサの構成を示すブロック図、図４はプロセッサボ
ードの構成を示すブロック図である。図３、図４におい
て、５はプロセッサボード５（ＰＥ２０、ＰＥ２１・・
・ＰＥ２ｎ）、６はネットワーク結合ボード（ＮＷ
Ｘ）、７は電源モジュール（ＰＳＸ）、５−１はプロセ
ッサ部（ＰＵ０、ＰＵＩ）、５−２はネットワークアダ
プタ部（ＮＩＡ０、ＮＩＡ１）であり、他の符号は図
１、図２の場合と同一である。
【００２２】この本発明の第２の実施例は、前述した本
発明の第１の実施例により構成したネットワーク構成を
利用し、ネットワークの信頼性よりもプロセッサの高密
度実装を重視した場合の例である。そして、この第２の
実施例は、プロセッサボード上に第１の実施例の場合の
２倍の数のプロセッサノードを搭載し、ネットワークボ
ード２Ａ、２Ｂの両者を現用として使用し、ネットワー
クボード２Ａ、２Ｂ相互間をネットワーク結合ボード６
により接続して構成されている点で第１の実施例と相違
している。
発明の第１の実施例により構成したネットワーク構成を
利用し、ネットワークの信頼性よりもプロセッサの高密
度実装を重視した場合の例である。そして、この第２の
実施例は、プロセッサボード上に第１の実施例の場合の
２倍の数のプロセッサノードを搭載し、ネットワークボ
ード２Ａ、２Ｂの両者を現用として使用し、ネットワー
クボード２Ａ、２Ｂ相互間をネットワーク結合ボード６
により接続して構成されている点で第１の実施例と相違
している。
【００２３】各プロセッサボード５（ＰＥ２０〜ＰＥ２
ｎ）には、図４に示すように、プロセッサ部（ＰＵ
０）、ネットワークアダプタ部（ＮＩＡ０）により構成
されるプロセッサノードと、プロセッサ部（ＰＵ１）、
ネットワークアダプタ部（ＮＩＡ１）により構成される
プロセッサノードの２つのプロセッサノードが搭載され
ている。１つのプロセッサボード１には、このような構
成を有するプロセッサノードが複数個、例えば、２×Ｎ
個搭載されてもよい。
ｎ）には、図４に示すように、プロセッサ部（ＰＵ
０）、ネットワークアダプタ部（ＮＩＡ０）により構成
されるプロセッサノードと、プロセッサ部（ＰＵ１）、
ネットワークアダプタ部（ＮＩＡ１）により構成される
プロセッサノードの２つのプロセッサノードが搭載され
ている。１つのプロセッサボード１には、このような構
成を有するプロセッサノードが複数個、例えば、２×Ｎ
個搭載されてもよい。
【００２４】一般に、図２により説明したような入出力
制御部を有するプロセッサノードは、入出力制御部を備
えることなく構成されるプロセッサノードに比較して、
その専有面積が２倍となる。そして、多数のプロセッサ
ノードを備えて構成される並列プロセッサは、入出力処
理を行うプロセッサノードを全体の極一部に設けられれ
ばよく、場合によっては、並列プロセッサ全体を演算専
用として、入出力処理を他のプロセッサに行わせるよう
に構成することも可能である。
制御部を有するプロセッサノードは、入出力制御部を備
えることなく構成されるプロセッサノードに比較して、
その専有面積が２倍となる。そして、多数のプロセッサ
ノードを備えて構成される並列プロセッサは、入出力処
理を行うプロセッサノードを全体の極一部に設けられれ
ばよく、場合によっては、並列プロセッサ全体を演算専
用として、入出力処理を他のプロセッサに行わせるよう
に構成することも可能である。
【００２５】前述したように、並列プロセッサを演算専
用のものとして構成する場合、プロセッサノードを、前
述のように入出力制御部を備えないプロセッサノードに
より構成することができる。このため、本発明の第２の
実施例においては、第１の実施例の場合と同一面積を有
するプロセッサボードに、第１の実施例の場合の２倍の
数の入出力制御部を有しないプロセッサノードを搭載す
ることができ、プロセッサの高密度実装が可能である。
用のものとして構成する場合、プロセッサノードを、前
述のように入出力制御部を備えないプロセッサノードに
より構成することができる。このため、本発明の第２の
実施例においては、第１の実施例の場合と同一面積を有
するプロセッサボードに、第１の実施例の場合の２倍の
数の入出力制御部を有しないプロセッサノードを搭載す
ることができ、プロセッサの高密度実装が可能である。
【００２６】図３、図４に示す本発明の第２の実施例に
おいて、プロセッサボード５に搭載される２つのプロセ
ッサノードは、それぞれ、外部との接続のためのネット
ワークポート０、１を有している。そして、ネットワー
クポート０は、ネットワークアダプタ部５−２（ＮＩＡ
０）を介して、プロセッサ部５−１（ＰＵ０）とネット
ワークボード２Ａとを接続し、また、ネットワークポー
ト１は、ネットワークアダプタ部５−２（ＮＩＡ１）を
介して、プロセッサ部５−１（ＰＵ１）とネットワーク
ボード２Ｂとを接続している。
おいて、プロセッサボード５に搭載される２つのプロセ
ッサノードは、それぞれ、外部との接続のためのネット
ワークポート０、１を有している。そして、ネットワー
クポート０は、ネットワークアダプタ部５−２（ＮＩＡ
０）を介して、プロセッサ部５−１（ＰＵ０）とネット
ワークボード２Ａとを接続し、また、ネットワークポー
ト１は、ネットワークアダプタ部５−２（ＮＩＡ１）を
介して、プロセッサ部５−１（ＰＵ１）とネットワーク
ボード２Ｂとを接続している。
【００２７】このため、ネットワークボード２Ａは、各
プロセッサボード５に搭載されているプロセッサノード
のプロセッサ部（ＰＵ０）相互間の情報交換を制御し、
ネットワークボード２Ｂは、各プロセッサボード５に搭
載されているプロセッサノードのプロセッサ部（ＰＵ
１）相互間の情報交換を制御することができる。また、
ネットワークボード２Ａとネットワークボード２Ｂと
は、ネットワーク結合ボード６（ＮＷＸ）により相互に
接続されており、ＰＵ０系のプロセッサ部とＰＵ１系の
プロセッサ部との間の情報交換は、このネットワーク結
合ボード６（ＮＷＸ）により制御される。
プロセッサボード５に搭載されているプロセッサノード
のプロセッサ部（ＰＵ０）相互間の情報交換を制御し、
ネットワークボード２Ｂは、各プロセッサボード５に搭
載されているプロセッサノードのプロセッサ部（ＰＵ
１）相互間の情報交換を制御することができる。また、
ネットワークボード２Ａとネットワークボード２Ｂと
は、ネットワーク結合ボード６（ＮＷＸ）により相互に
接続されており、ＰＵ０系のプロセッサ部とＰＵ１系の
プロセッサ部との間の情報交換は、このネットワーク結
合ボード６（ＮＷＸ）により制御される。
【００２８】また、本発明の第２の実施例は、プロセッ
サボード５のそれぞれに電源モジュール３（ＰＳ０〜Ｐ
Ｓｎ）が接続され、ネットワークボード２Ａ、２Ｂに電
源モジュール４Ａ（ＰＳＡ）、４Ｂ（ＰＳＢ）が接続さ
れ、さらに、ネットワーク結合ボード６に電源モジュー
ル７（ＰＳＸ）が接続されて構成されている。
サボード５のそれぞれに電源モジュール３（ＰＳ０〜Ｐ
Ｓｎ）が接続され、ネットワークボード２Ａ、２Ｂに電
源モジュール４Ａ（ＰＳＡ）、４Ｂ（ＰＳＢ）が接続さ
れ、さらに、ネットワーク結合ボード６に電源モジュー
ル７（ＰＳＸ）が接続されて構成されている。
【００２９】このように、各ボード毎に電源モジュール
を備えることにより本発明の第２の実施例は、ネットワ
ークボート、または、プロセッサノードに障害が発生
し、その部位の使用が不可能と判断された場合、その部
位の縮退運転を前提として対応する電源モジュールをＯ
ＦＦとし、障害要因となっているボードを正常なボード
に交換する作業を行うことができる。その後、その電源
モジュールを再びＯＮすることによりシステムを復元す
ることができる。
を備えることにより本発明の第２の実施例は、ネットワ
ークボート、または、プロセッサノードに障害が発生
し、その部位の使用が不可能と判断された場合、その部
位の縮退運転を前提として対応する電源モジュールをＯ
ＦＦとし、障害要因となっているボードを正常なボード
に交換する作業を行うことができる。その後、その電源
モジュールを再びＯＮすることによりシステムを復元す
ることができる。
【００３０】前述した本発明の第１及び第２の実施例
は、各プロセッサボードのそれぞれに電源モジュールを
設けるとして説明したが、本発明は、複数のプロセッサ
ボードをグルーピングし、グルーピングされたプロセッ
サ群毎に電源モジュールを設けるようにすることもでき
る。
は、各プロセッサボードのそれぞれに電源モジュールを
設けるとして説明したが、本発明は、複数のプロセッサ
ボードをグルーピングし、グルーピングされたプロセッ
サ群毎に電源モジュールを設けるようにすることもでき
る。
【００３１】
【発明の効果】以上説明したように本発明によれば、ネ
ットワークを２重化して備えているため、使用中のネッ
トワーク系に障害が発生した場合、他のネットワーク系
に切り替えることにより並列プロセッサの運転を続行す
ることができる。
ットワークを２重化して備えているため、使用中のネッ
トワーク系に障害が発生した場合、他のネットワーク系
に切り替えることにより並列プロセッサの運転を続行す
ることができる。
【００３２】また、本発明によれば、前述のネットワー
クの２重化機構を利用し、かつ、各プロセッサボードに
搭載するプロセッサノードを入出力装置制御部を備えな
い演算専用のものとすることにより、各プロセッサボー
ドに２倍のプロセッサノードを搭載することが可能とな
り、プロセッサの高密度実装を行うことができる。
クの２重化機構を利用し、かつ、各プロセッサボードに
搭載するプロセッサノードを入出力装置制御部を備えな
い演算専用のものとすることにより、各プロセッサボー
ドに２倍のプロセッサノードを搭載することが可能とな
り、プロセッサの高密度実装を行うことができる。
【００３３】さらに、本発明によれば、プロセッサボー
ド毎、または、グルーピングされたプロセッサボード群
毎、及び、各ネットワークボード毎、ネットワーク結合
ボードにＯＮ／ＯＦＦ可能な独立した電源を設置してい
るため、並列プロセッサの運転を続行しながら縮退運転
を前提としたネットワークボード、及び、プロセッサボ
ードのボード交換を行うことができる。
ド毎、または、グルーピングされたプロセッサボード群
毎、及び、各ネットワークボード毎、ネットワーク結合
ボードにＯＮ／ＯＦＦ可能な独立した電源を設置してい
るため、並列プロセッサの運転を続行しながら縮退運転
を前提としたネットワークボード、及び、プロセッサボ
ードのボード交換を行うことができる。
【００３４】前述により、本発明は、並列プロセッサの
信頼性の向上を図ることができ、また、並列プロセッサ
を構成する単位プロセッサの高密度実装を可能とすると
共に、並列プロセッサの利便性の向上を図ることができ
る。
信頼性の向上を図ることができ、また、並列プロセッサ
を構成する単位プロセッサの高密度実装を可能とすると
共に、並列プロセッサの利便性の向上を図ることができ
る。
【図１】本発明の第１の実施例による並列プロセッサの
構成を示すブロック図である。
構成を示すブロック図である。
【図２】第１の実施例におけるプロセッサボードの構成
を示すブロック図である。
を示すブロック図である。
【図３】本発明の第２の実施例による並列プロセッサの
構成を示すブロック図である。
構成を示すブロック図である。
【図４】第２の実施例におけるプロセッサボードの構成
を示すブロック図である。
を示すブロック図である。
１、５ プロセッサボード（ＰＥ１０〜ＰＥ１ｎ、ＰＥ
２０〜ＰＥ２ｎ） ２Ａ、２Ｂ ネットワークボード（ＮＷＡ、ＮＷＢ） ３、４、７ 電源モジュール（ＰＳ０〜ＰＳｎ、ＰＳ
Ａ、ＰＳＢ、ＰＳＸ） ６ ネットワーク結合ボード（ＮＷＸ） １−１、５−１ プロセッサ部（ＰＵ、ＰＵ０、ＰＵ
１） １−２ 入出力制御部（ＩＯＵ） １−３、５−２ ネットワークアダプタ部（ＮＩＡ、Ｎ
ＩＡ０、ＮＩＡ１） Ａ、Ｂ ネットワークポート
２０〜ＰＥ２ｎ） ２Ａ、２Ｂ ネットワークボード（ＮＷＡ、ＮＷＢ） ３、４、７ 電源モジュール（ＰＳ０〜ＰＳｎ、ＰＳ
Ａ、ＰＳＢ、ＰＳＸ） ６ ネットワーク結合ボード（ＮＷＸ） １−１、５−１ プロセッサ部（ＰＵ、ＰＵ０、ＰＵ
１） １−２ 入出力制御部（ＩＯＵ） １−３、５−２ ネットワークアダプタ部（ＮＩＡ、Ｎ
ＩＡ０、ＮＩＡ１） Ａ、Ｂ ネットワークポート
Claims (3)
- 【請求項１】 複数のプロセッサをネットワークを介し
て接続して構成される並列プロセッサにおいて、Ｎ個の
プロセッサノードを搭載した複数のプロセッサボード
と、プロセッサノード間の情報交換を行う２つのネット
ワークボードとを備え、前記プロセッサノードは、それ
ぞれ、ネットワーク接続機能を有する２つのネットワー
クポートを有し、前記ポートの一方は、前記ネットワー
クボードの一方と接続され、他方のポートは、他方のネ
ットワークボードに接続されていることを特徴とする並
列プロセッサ。 - 【請求項２】 複数のプロセッサをネットワークを介し
て接続して構成される並列プロセッサにおいて、２×Ｎ
個のプロセッサノードを搭載した複数のプロセッサボー
ドと、プロセッサノード間の情報交換を行う２つのネッ
トワークボードとを備え、前記プロセッサボードのそれ
ぞれに搭載された２×Ｎ個のプロセッサノードの内のＮ
個が、前記ネットワークボードの一方と接続され、残り
のＮ個のプロセッサノードが、他方のネットワークボー
ドに接続され、前記２つのネットワークボード相互間が
ネットワーク結合ボードで接続されていることを特徴と
する並列プロセッサ。 - 【請求項３】 前記プロセッサボードのそれぞれに、ま
たは、グルーピングされたプロセッサボード群毎に独立
した電源モジュールを設置すると共に、前記２つのネッ
トワークボードのそれぞれに、また、ネットワーク結合
ボードに独立した電源を設置したことを特徴とする請求
項１または２記載の並列プロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6169616A JPH0836551A (ja) | 1994-07-21 | 1994-07-21 | 並列プロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6169616A JPH0836551A (ja) | 1994-07-21 | 1994-07-21 | 並列プロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0836551A true JPH0836551A (ja) | 1996-02-06 |
Family
ID=15889806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6169616A Pending JPH0836551A (ja) | 1994-07-21 | 1994-07-21 | 並列プロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0836551A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008050456A1 (fr) * | 2006-10-27 | 2008-05-02 | Fujitsu Limited | Système informatique, dispositif de relais de données, et procédé de commande de système informatique |
| US20200339141A1 (en) * | 2019-04-26 | 2020-10-29 | Toyota Jidosha Kabushiki Kaisha | Vehicle system |
-
1994
- 1994-07-21 JP JP6169616A patent/JPH0836551A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008050456A1 (fr) * | 2006-10-27 | 2008-05-02 | Fujitsu Limited | Système informatique, dispositif de relais de données, et procédé de commande de système informatique |
| US20200339141A1 (en) * | 2019-04-26 | 2020-10-29 | Toyota Jidosha Kabushiki Kaisha | Vehicle system |
| CN111845599A (zh) * | 2019-04-26 | 2020-10-30 | 丰田自动车株式会社 | 车辆系统 |
| JP2020179802A (ja) * | 2019-04-26 | 2020-11-05 | トヨタ自動車株式会社 | 車両システム |
| US11932267B2 (en) | 2019-04-26 | 2024-03-19 | Toyota Jidosha Kabushiki Kaisha | Vehicle system |
| CN111845599B (zh) * | 2019-04-26 | 2024-04-19 | 丰田自动车株式会社 | 车辆系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN218974796U (zh) | 多重冗余控制系统 | |
| JPH0836551A (ja) | 並列プロセッサ | |
| EP2157805A2 (en) | Multiple-protection system and control method in a communication device | |
| JP4465824B2 (ja) | コントローラシステム | |
| JP2003186578A (ja) | 冗長電力を供給する方法および装置 | |
| US20060195558A1 (en) | Redundant manager modules | |
| US7716498B1 (en) | Power control in a data storage system | |
| JPH08237762A (ja) | ビル管理システム | |
| KR100440586B1 (ko) | 라우터의 라인 인터페이스 모듈 및 이를 구비한 라우팅시스템 | |
| CN100478932C (zh) | 电子设备 | |
| JP3085239B2 (ja) | 基本処理装置の二重化方式 | |
| KR100476454B1 (ko) | 이중화를 지원하는 셀프 구조 시스템 및 그 보드 | |
| KR20010028126A (ko) | 교환기의 프로세서 보드별 크로스 이중화 장치 | |
| JPH043633A (ja) | ノード装置 | |
| JPH09181793A (ja) | 二重化機器の制御方法 | |
| KR0135500B1 (ko) | 전자교환기용 링발생기의 부하분산시스템 | |
| JPH11205345A (ja) | 分散型集中監視制御装置 | |
| CN118984044A (zh) | 一种柔性直流系统换流阀的冗余保护拓扑结构及方法 | |
| JPH09308101A (ja) | 電源交絡監視制御方式 | |
| JPH11331168A (ja) | 回線切替装置 | |
| JPH03246652A (ja) | 現用―予備インタフェース切替方式 | |
| JPS59178927A (ja) | 二重化・非二重化電源制御方式 | |
| JPH04253453A (ja) | ネットワークの運転状態収集方式 | |
| JPH07244599A (ja) | 多重化システム | |
| JPH022260A (ja) | ノード装置 |