JPH0837310A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JPH0837310A
JPH0837310A JP17273994A JP17273994A JPH0837310A JP H0837310 A JPH0837310 A JP H0837310A JP 17273994 A JP17273994 A JP 17273994A JP 17273994 A JP17273994 A JP 17273994A JP H0837310 A JPH0837310 A JP H0837310A
Authority
JP
Japan
Prior art keywords
insulating film
electrode
contact hole
film
transparent electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17273994A
Other languages
Japanese (ja)
Inventor
Yasushi Hatada
泰志 畑田
Yasuhiro Mitani
康弘 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP17273994A priority Critical patent/JPH0837310A/en
Priority to TW084106931A priority patent/TW280034B/zh
Priority to KR1019950023033A priority patent/KR960006096A/en
Publication of JPH0837310A publication Critical patent/JPH0837310A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 透明電極の腐食溶解を防止でき、製造プロセ
ス上の制約を抑制でき、しかも量産性に優れたものとす
る。 【構成】 アルミニウムなどからなるドレイン電極24
をパターン形成する際、ITOからなる透明電極18は
コンタクトホール22を有する第2(層間)絶縁膜19
にて覆われており、かつ、そのコンタクトホール22が
ドレイン電極24で塞がれている。よって、ドレイン電
極24をエッチングする際のマスクとしてのポジ型フォ
トレジストに対する通常の現像液(アルカリ水溶液)中
で透明電極18が溶解することがなく、また使用が簡便
で解像度の高いポジ型フォトレジストを使用することが
できる。
(57) [Summary] [Purpose] To prevent corrosion and dissolution of transparent electrodes, suppress restrictions on the manufacturing process, and be excellent in mass productivity. [Configuration] Drain electrode 24 made of aluminum or the like
When the pattern is formed, the transparent electrode 18 made of ITO has a second (interlayer) insulating film 19 having a contact hole 22.
And the contact hole 22 is covered with the drain electrode 24. Therefore, the transparent electrode 18 does not dissolve in a normal developing solution (alkali aqueous solution) for a positive photoresist as a mask when etching the drain electrode 24, and the positive photoresist is easy to use and has high resolution. Can be used.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えばアクティブマト
リクス型液晶表示装置の表示駆動などに用いられる、I
TOからなる透明電極を備えた半導体装置およびその製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used in, for example, display driving of an active matrix type liquid crystal display device.
The present invention relates to a semiconductor device including a transparent electrode made of TO and a method for manufacturing the same.

【0002】[0002]

【従来の技術】上記アクティブマトリクス型の液晶表示
装置は、表示部を構成するマトリクス状に配された画素
の各々に薄膜トランジスタ(TFT)が設けられてい
る。その薄膜トランジスタがオンになると、画素の静電
容量部(液晶部分)に表示データが電荷の形で書き込ま
れ、薄膜トランジスタがオフになると、書き込まれた電
荷により所定時間画素が駆動される構成となっている。
2. Description of the Related Art In the above active matrix type liquid crystal display device, a thin film transistor (TFT) is provided in each of pixels arranged in a matrix which constitutes a display portion. When the thin film transistor is turned on, display data is written in the electrostatic capacity portion (liquid crystal portion) of the pixel in the form of electric charge, and when the thin film transistor is turned off, the pixel is driven for a predetermined time by the written electric charge. There is.

【0003】図9は、このような液晶表示装置に備わっ
た薄膜トランジスタの一例を示す断面図である。この薄
膜トランジスタは、ガラス等からなる絶縁膜基板1の上
に半導体薄膜2がパターン形成されている。この半導体
薄膜2の中央部はチャネル領域2aとされ、その両側は
不純物領域からなるコンタクト領域2bおよび2cとさ
れている。半導体薄膜2および絶縁基板1の上には全面
にわたりゲート絶縁膜3が形成され、ゲート絶縁膜3の
チャネル領域2aの上方部分にはゲート電極4と陽極酸
化膜5とが形成されている。陽極酸化膜5およびゲート
絶縁膜3の上には全面にわたり層間絶縁膜6が形成され
ている。
FIG. 9 is a sectional view showing an example of a thin film transistor provided in such a liquid crystal display device. In this thin film transistor, a semiconductor thin film 2 is patterned on an insulating film substrate 1 made of glass or the like. The central portion of the semiconductor thin film 2 is a channel region 2a, and both sides thereof are contact regions 2b and 2c made of impurity regions. A gate insulating film 3 is formed over the entire surface of the semiconductor thin film 2 and the insulating substrate 1, and a gate electrode 4 and an anodic oxide film 5 are formed above the channel region 2a of the gate insulating film 3. An interlayer insulating film 6 is formed over the entire surface of the anodic oxide film 5 and the gate insulating film 3.

【0004】上記コンタクト領域2bおよび2cの上方
に存在するゲート絶縁膜3および層間絶縁膜6の各部分
には、コンタクトホール7および8が形成されている。
コンタクトホール7の近傍の層間絶縁膜6部分の上表面
には、一部をコンタクトホール7の内部に充填させ、ア
ルミニウムなどからなるソース電極9が形成されてお
り、このソース電極9はコンタクト領域2bと接続され
ている。層間絶縁膜6の上表面の所定箇所には、ITO
からなる膜厚の薄い透明電極10がパターン形成されて
いる。この透明電極10は、液晶表示装置においては表
示に寄与する画素電極に相当する。
Contact holes 7 and 8 are formed in respective portions of the gate insulating film 3 and the interlayer insulating film 6 existing above the contact regions 2b and 2c.
On the upper surface of the interlayer insulating film 6 near the contact hole 7, a source electrode 9 made of aluminum or the like is formed by filling a part of the inside of the contact hole 7, and the source electrode 9 is formed in the contact region 2b. Connected with. ITO is provided at a predetermined position on the upper surface of the interlayer insulating film 6.
The transparent electrode 10 having a thin film thickness is formed by patterning. The transparent electrode 10 corresponds to a pixel electrode that contributes to display in a liquid crystal display device.

【0005】一方、コンタクトホール8の近傍の層間絶
縁膜6部分の上表面には、一部をコンタクトホール8の
内部に充填させ、アルミニウムなどからなるドレイン電
極11が形成されており、このドレイン電極11はコン
タクト領域2cと接続されている。
On the other hand, on the upper surface of the interlayer insulating film 6 near the contact hole 8, a drain electrode 11 made of aluminum or the like is formed by partially filling the inside of the contact hole 8, and this drain electrode is formed. 11 is connected to the contact region 2c.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな構成の薄膜トランジスタにおいては、ITOからな
る透明電極10をコンタクト領域2cに、直接ではな
く、アルミニウムなどからなるドレイン電極11を介し
て接続しているため、以下のような問題があった。例え
ば、ITOからなる透明電極10の上表面の少なくとも
一部に、アルミニウムなどからなるドレイン電極11が
直接接触している場合には、ドレイン電極11をパター
ニングする際に、マスクとして用いるポジ型フォトレジ
ストに対する現像液(アルカリ水溶液)中で、ドレイン
電極11に生じているピンホール等を通してITOから
なる透明電極10が溶解してしまうという問題があっ
た。
However, in the thin film transistor having such a structure, the transparent electrode 10 made of ITO is connected to the contact region 2c not directly but through the drain electrode 11 made of aluminum or the like. Therefore, there were the following problems. For example, when the drain electrode 11 made of aluminum or the like is in direct contact with at least a part of the upper surface of the transparent electrode 10 made of ITO, a positive photoresist used as a mask when patterning the drain electrode 11. There was a problem that the transparent electrode 10 made of ITO was dissolved in the developing solution (alkaline aqueous solution) through a pinhole or the like formed in the drain electrode 11.

【0007】そこで、上記パターニングに用いる溶液と
して、フォトレジストに対する現像液中に硝酸塩添加し
たアルカリ水溶液を用いることにより、ITOからなる
透明電極の腐食溶解を防止する技術が提案されている
(特開平5−226652)。
Therefore, as a solution used for the patterning, there has been proposed a technique for preventing the corrosive dissolution of the transparent electrode made of ITO by using an alkaline aqueous solution in which a nitrate is added to a developing solution for the photoresist (Japanese Patent Laid-Open Publication No. Hei 5 (1999) -58). -226652).

【0008】しかしながら、この提案技術による場合
は、現像液の持久性、汎用性が現状よりも悪くなり、量
産性を考えると問題がある。
However, in the case of this proposed technique, the durability and versatility of the developing solution are worse than at present, and there is a problem in view of mass productivity.

【0009】一方、以下の技術が提案されている(特公
平5−87811や特開平5−303116)。この提
案技術は、ガラスなどの絶縁基板上に、TFTより先に
ITOからなる透明電極を形成し、その後、透明電極を
覆う絶縁膜を挟んでTFTと透明電極とが重畳している
箇所に設けたコンタクトホールに一部を充填させてアル
ミニウムからなる電極を形成する。続いて、この電極を
介してTFTと透明電極とを電気的に接続させ、現像液
がITOからなる透明電極に触れないようにして透明電
極の腐食溶解を防ぐ技術である。
On the other hand, the following techniques have been proposed (Japanese Patent Publication No. 5-87811 and Japanese Patent Laid-Open No. 5-303116). This proposed technology is to form a transparent electrode made of ITO on an insulating substrate such as glass prior to the TFT, and then provide the transparent electrode at a position where the TFT and the transparent electrode overlap each other with an insulating film covering the transparent electrode sandwiched therebetween. The contact hole is partially filled to form an electrode made of aluminum. Subsequently, the TFT and the transparent electrode are electrically connected via this electrode so that the developing solution does not come into contact with the transparent electrode made of ITO to prevent corrosion and dissolution of the transparent electrode.

【0010】しかしながら、この提案技術による場合に
は、ITOからなる透明電極が一番最初に形成されるた
め、TFT形成のプロセス、特にアモルファスシリコン
(a−Si)からi層のポリシリコン(p−Si)化へ
のプロセスが大きく制限されてしまうという問題があっ
た。これは、上記ポリシリコン化へのプロセスにおいて
行われる600℃程度のアニールやレーザ照射により、
透明電極に関して、抵抗の増加や、透明度の低下、剥離
が生じる虞れがあるからである。
However, in the case of this proposed technique, since the transparent electrode made of ITO is formed first, the process of forming the TFT, particularly from amorphous silicon (a-Si) to the i-layer polysilicon (p-). There is a problem that the process for converting to Si) is greatly limited. This is due to the annealing or laser irradiation at about 600 ° C. performed in the process for converting to polysilicon.
This is because there is a possibility that the transparent electrode may have increased resistance, reduced transparency, or peeling.

【0011】本発明は、このような従来技術の課題を解
決すべくなされたものであり、透明電極の腐食溶解を防
止でき、製造プロセス上の制約を抑制でき、しかも量産
性に優れた半導体装置およびその製造方法を提供するこ
とを目的とする。
The present invention has been made to solve the problems of the prior art as described above, and it is possible to prevent corrosion and dissolution of the transparent electrode, suppress restrictions on the manufacturing process, and have excellent mass productivity. And a method for manufacturing the same.

【0012】[0012]

【課題を解決するための手段】本発明の半導体装置は、
第1絶縁膜を挟んで一方に形成されたゲート電極と、第
1絶縁膜を挟んで他方に、該ゲート電極と対向する部分
をチャネル領域とし、かつ、該チャネル領域の両側を各
々コンタクト領域として形成された半導体膜と、該ゲー
ト電極を覆って該第1絶縁膜の一方側に形成された第2
絶縁膜と、該第1絶縁膜および該第2絶縁膜を貫通する
第1コンタクトホールを介して片方のコンタクト領域に
接続させたソース電極と、該第1絶縁膜および該第2絶
縁膜を貫通する第2コンタクトホールを介してもう片方
のコンタクト領域に接続させたドレイン電極と、該第1
絶縁膜と該第2絶縁膜との間に形成され、該第2絶縁膜
を貫通する第3コンタクトホールを介して該ドレイン電
極に接続された透明電極とを具備し、そのことにより上
記目的が達成される。
According to the present invention, there is provided a semiconductor device comprising:
A gate electrode is formed on one side of the first insulating film, and a portion of the other side of the first insulating film facing the gate electrode is a channel region, and both sides of the channel region are contact regions. The formed semiconductor film and a second film formed on one side of the first insulating film so as to cover the gate electrode.
An insulating film, a source electrode connected to one contact region through a first contact hole penetrating the first insulating film and the second insulating film, and a penetrating the first insulating film and the second insulating film. A drain electrode connected to the other contact region via a second contact hole, and
And a transparent electrode formed between the insulating film and the second insulating film and connected to the drain electrode through a third contact hole penetrating the second insulating film. To be achieved.

【0013】本発明の半導体装置において、前記透明電
極がITOからなる構成とすることができる。
In the semiconductor device of the present invention, the transparent electrode may be made of ITO.

【0014】本発明の半導体装置において、前記ゲート
電極の表面が陽極酸化されている構成とすることができ
る。
In the semiconductor device of the present invention, the surface of the gate electrode may be anodized.

【0015】本発明の半導体装置において、前記ソース
電極および前記ドレイン電極がアルミニウム、又はアル
ミニウム膜を含む二層膜もしくは多層膜からなる構成と
することができる。
In the semiconductor device of the present invention, the source electrode and the drain electrode may be made of aluminum or a two-layer film or a multilayer film containing an aluminum film.

【0016】本発明の半導体装置の製造方法は、第1絶
縁膜を挟んで一方に形成されたゲート電極と、第1絶縁
膜を挟んで他方に、該ゲート電極と対向する部分をチャ
ネル領域とし、かつ、該チャネル領域の両側を各々コン
タクト領域として形成された半導体膜と、該ゲート電極
を覆って該第1絶縁膜の一方側に形成された第2絶縁膜
と、該第1絶縁膜および該第2絶縁膜を貫通する第1コ
ンタクトホールを介して片方のコンタクト領域に接続さ
せたソース電極と、該第1絶縁膜および該第2絶縁膜を
貫通する第2コンタクトホールを介してもう片方のコン
タクト領域に接続させたドレイン電極と、該第1絶縁膜
と該第2絶縁膜との間に形成され、該第2絶縁膜を貫通
する第3コンタクトホールを介して該ドレイン電極に接
続された透明電極とを具備する半導体装置の製造方法で
あって、該半導体膜、第1絶縁膜、及びゲート電極を順
次形成する工程と、該ゲート電極を陽極酸化する工程
と、該第1絶縁膜の上に該透明電極を形成する工程と、
該ゲート電極および該透明電極を覆って該第1絶縁膜上
に第2絶縁膜を形成する工程と、該第1、第2および第
3コンタクトホールを形成する工程と、該第1コンタク
トホールに一部を充填して該ソース電極を形成すると共
に、該第2コンタクトホールおよび第3コンタクトホー
ルに一部を充填して該ドレイン電極を形成する工程とを
含み、そのことにより上記目的が達成される。
According to the method of manufacturing a semiconductor device of the present invention, a gate electrode formed on one side of the first insulating film and a portion of the other side of the first insulating film facing the gate electrode are used as a channel region. A semiconductor film formed on both sides of the channel region as contact regions, a second insulating film formed on one side of the first insulating film so as to cover the gate electrode, the first insulating film, and A source electrode connected to one of the contact regions via a first contact hole penetrating the second insulating film and another via a second contact hole penetrating the first insulating film and the second insulating film. Is formed between the drain electrode connected to the contact region and the first insulating film and the second insulating film, and is connected to the drain electrode through a third contact hole penetrating the second insulating film. Transparent electrode A method of manufacturing a semiconductor device comprising: a step of sequentially forming the semiconductor film, a first insulating film, and a gate electrode; a step of anodizing the gate electrode; A step of forming a transparent electrode,
A step of forming a second insulating film on the first insulating film so as to cover the gate electrode and the transparent electrode, a step of forming the first, second and third contact holes, and a step of forming the first contact hole Filling a part of the source electrode and forming a part of the second contact hole and the third contact hole to form the drain electrode, whereby the above object is achieved. It

【0017】[0017]

【作用】本発明の構成にあっては、アルミニウムなどか
らなるドレイン電極をパターン形成する際、ITOから
なる透明電極はコンタクトホールを有する第2絶縁膜に
て覆われており、かつ、そのコンタクトホールがドレイ
ン電極で塞がれている。よって、ドレイン電極をエッチ
ングする際のマスクとしてのポジ型フォトレジストに対
する通常の現像液(アルカリ水溶液)中で透明電極が溶
解することがなく、また使用が簡便で解像度の高いポジ
型フォトレジストを使用することができる。
In the structure of the present invention, when the drain electrode made of aluminum or the like is patterned, the transparent electrode made of ITO is covered with the second insulating film having the contact hole, and the contact hole is formed. Is blocked by the drain electrode. Therefore, the transparent electrode does not dissolve in the normal developing solution (alkali aqueous solution) for the positive type photoresist as a mask when etching the drain electrode, and the positive type photoresist is easy to use and has high resolution. can do.

【0018】また、本発明方法による場合は、ITOか
らなる透明電極をパターン形成する際、透明電極がアル
ミニウムなどからなるゲート電極と接触して形成されて
いてもゲート電極は陽極酸化されているので、透明電極
のエッチャントでゲート電極が溶解することがない。よ
って、第2絶縁膜の下に透明電極を形成することができ
る。
Further, according to the method of the present invention, when the transparent electrode made of ITO is patterned, the gate electrode is anodized even if the transparent electrode is formed in contact with the gate electrode made of aluminum or the like. , The gate electrode is not dissolved by the etchant of the transparent electrode. Therefore, the transparent electrode can be formed under the second insulating film.

【0019】更には、本発明では通常の現像液が使用で
きるので量産性が高く、また、TFT形成プロセスは透
明電極の形成前なので制限されない。
Further, in the present invention, since a general developing solution can be used, mass productivity is high, and the TFT forming process is not limited since the transparent electrode is not formed.

【0020】[0020]

【実施例】以下に、本発明の実施例を具体的に説明す
る。
EXAMPLES Examples of the present invention will be specifically described below.

【0021】図7は、本発明を適用した薄膜トランジス
タを示す断面図である。この薄膜トランジスタは、ガラ
ス等からなる絶縁基板12の上面の一部に、アモルファ
スシリコンを結晶化したポリシリコンからなる半導体膜
14がパターン形成されている。この半導体膜14を覆
って基板12上には、酸化シリコンからなるゲート絶縁
膜15が形成されている。
FIG. 7 is a sectional view showing a thin film transistor to which the present invention is applied. In this thin film transistor, a semiconductor film 14 made of polysilicon obtained by crystallizing amorphous silicon is patterned on a part of the upper surface of an insulating substrate 12 made of glass or the like. A gate insulating film 15 made of silicon oxide is formed on the substrate 12 so as to cover the semiconductor film 14.

【0022】上記ゲート絶縁膜15の半導体膜14の上
方部分には、アルミニウムなどからなるゲート電極16
が形成され、更にこのゲート電極16の外表面には陽極
酸化膜17が形成されている。上記半導体膜14におい
て、陽極酸化膜17の下方部分はチャネル領域14aと
なっており、チャネル領域14aの両側部分はコンタク
ト領域14b、14cとなっている。
A gate electrode 16 made of aluminum or the like is provided on the gate insulating film 15 above the semiconductor film 14.
And an anodic oxide film 17 is formed on the outer surface of the gate electrode 16. In the semiconductor film 14, the lower part of the anodic oxide film 17 is a channel region 14a, and the both side parts of the channel region 14a are contact regions 14b and 14c.

【0023】上記ゲート絶縁膜15上であって、半導体
膜14の上方から外れ、かつ、その近傍部分には、IT
Oからなる透明電極18が形成されている。上記ゲート
絶縁膜15および透明電極18を覆って窒化シリコンか
らなる層間絶縁膜19が形成されている。
IT is formed on the gate insulating film 15 outside the upper part of the semiconductor film 14 and in the vicinity thereof.
A transparent electrode 18 made of O is formed. An interlayer insulating film 19 made of silicon nitride is formed so as to cover the gate insulating film 15 and the transparent electrode 18.

【0024】上記コンタクト領域14bの上に位置す
る、層間絶縁膜19およびゲート絶縁膜15の各部分に
はソース用コンタクトホール20が形成されている。上
記コンタクト領域14cの上に位置する、層間絶縁膜1
9およびゲート絶縁膜15の各部分にはドレイン用コン
タクトホール21が形成されている。上記透明電極18
の上に位置する層間絶縁膜19の部分には中継用コンタ
クトホール22が形成されている。
A source contact hole 20 is formed in each portion of the interlayer insulating film 19 and the gate insulating film 15 located on the contact region 14b. Interlayer insulating film 1 located on the contact region 14c
A drain contact hole 21 is formed in each portion of the gate insulating film 9 and the gate insulating film 15. The transparent electrode 18
A relay contact hole 22 is formed in a portion of the interlayer insulating film 19 located above.

【0025】上記ソース用コンタクトホール20の近傍
における層間絶縁膜19の上面部分には、一部をソース
用コンタクトホール20に充填してアルミニウムなどか
らなるソース電極23が形成されている。上記ドレイン
用コンタクトホール21および中継用コンタクトホール
22の近傍における層間絶縁膜19の上面部分には、一
部をドレイン用コンタクトホール21および中継用コン
タクトホール22に充填してアルミニウムなどからなる
ドレイン電極24が形成されている。
A source electrode 23 made of aluminum or the like is formed in a portion of the upper surface of the interlayer insulating film 19 near the source contact hole 20 by filling the source contact hole 20. On the upper surface portion of the interlayer insulating film 19 near the drain contact hole 21 and the relay contact hole 22, a drain electrode 24 made of aluminum or the like is partially filled in the drain contact hole 21 and the relay contact hole 22. Are formed.

【0026】次に、このように構成された薄膜トランジ
スタの製造方法を、図1乃至図7に基づいて説明する。
Next, a method of manufacturing the thin film transistor thus configured will be described with reference to FIGS.

【0027】まず、図1に示すように、ガラス等からな
る絶縁基板12上面全体にLPCVD法によりアモルフ
ァスシリコン膜13を50nm程度の厚さに堆積する。
First, as shown in FIG. 1, an amorphous silicon film 13 is deposited to a thickness of about 50 nm on the entire upper surface of the insulating substrate 12 made of glass or the like by the LPCVD method.

【0028】次に、図2に示すように、XeClエキシ
マレーザを照射することにより、アモルファスシリコン
膜13を結晶化して、ポリシリコン膜からなる半導体膜
14とする。
Next, as shown in FIG. 2, by irradiating a XeCl excimer laser, the amorphous silicon film 13 is crystallized to form a semiconductor film 14 made of a polysilicon film.

【0029】次に、フォトリソグラフィ技術により薄膜
トランジスタ形成領域のみに半導体膜14をパターン形
成する。
Next, the semiconductor film 14 is patterned only in the thin film transistor formation region by photolithography.

【0030】次に、図3に示すように、この状態の基板
の全表面に、TEOS−CVD法を用いて酸化シリコン
からなるゲート絶縁膜15を100nm程度の厚さに堆
積する。
Next, as shown in FIG. 3, a gate insulating film 15 made of silicon oxide is deposited to a thickness of about 100 nm by TEOS-CVD on the entire surface of the substrate in this state.

【0031】次に、図4に示すように、チャネル領域1
4aに対応する部分のゲート絶縁膜15の上面に、スパ
ッタリング装置を用いてアルミニウムなどからなるゲー
ト電極16を500nm程度の厚さにパターン形成す
る。
Next, as shown in FIG. 4, the channel region 1
A gate electrode 16 made of aluminum or the like is patterned to a thickness of about 500 nm on the upper surface of the gate insulating film 15 corresponding to 4a using a sputtering apparatus.

【0032】次に、陽極酸化を行うことにより、ゲート
電極16の周囲に陽極酸化膜17を200nm程度の厚
さに形成する。
Next, anodic oxidation is performed to form an anodic oxide film 17 around the gate electrode 16 to a thickness of about 200 nm.

【0033】次に、図示していないが、ゲート電極16
および陽極酸化膜17をマスクとして、イオン注入装置
によりコンタクト領域14bおよび14cを形成すべき
半導体膜14部分に不純物を注入する。
Next, although not shown, the gate electrode 16
Using the anodic oxide film 17 as a mask, impurities are implanted into the portion of the semiconductor film 14 where the contact regions 14b and 14c are to be formed by an ion implantation device.

【0034】次に、XeClエキシマレーザを照射する
ことにより、コンタクト領域14bおよび14cに注入
した不純物を活性化する。
Next, the XeCl excimer laser is irradiated to activate the impurities implanted in the contact regions 14b and 14c.

【0035】次に、図5に示すように、ゲート絶縁膜1
5の上面の所定箇所に、スパッタリング装置を用いてI
TOからなる透明電極18を100nm程度の厚さにパ
ターン形成する。この場合、全表面にITOを一様に堆
積した後、不要な部分のITOをエッチングして除去す
ることにより透明電極18をパターン形成することとな
る。しかし、アルミニウムなどからなるゲート電極16
が陽極酸化膜17によって覆われているので、ITOを
エッチングする際のエッチャントでゲート電極16が溶
解しないようにすることができる。
Next, as shown in FIG. 5, the gate insulating film 1
At a predetermined position on the upper surface of No. 5 by using a sputtering device.
The transparent electrode 18 made of TO is patterned to a thickness of about 100 nm. In this case, after the ITO is uniformly deposited on the entire surface, the transparent electrode 18 is patterned by etching and removing the unnecessary portion of the ITO. However, the gate electrode 16 made of aluminum or the like
Since it is covered with the anodic oxide film 17, it is possible to prevent the gate electrode 16 from being dissolved by an etchant when etching ITO.

【0036】次に、図6に示すように、全表面にプラズ
マCVD法により窒化シリコンからなる層間絶縁膜19
を400nm程度の厚さに堆積する。
Next, as shown in FIG. 6, an interlayer insulating film 19 made of silicon nitride is formed on the entire surface by plasma CVD.
Is deposited to a thickness of about 400 nm.

【0037】次に、層間絶縁膜19およびゲート絶縁膜
15における、コンタクト領域14b、14cおよび透
明電極18の各々の上部分に、ソース用コンタクトホー
ル20、ドレイン用コンタクトホール21および中継用
コンタクトホール22を形成する。
Next, in the interlayer insulating film 19 and the gate insulating film 15, the source contact hole 20, the drain contact hole 21 and the relay contact hole 22 are formed on the contact regions 14b and 14c and the transparent electrode 18, respectively. To form.

【0038】次に、図7に示すように、ソース用コンタ
クトホール20の近傍における、層間絶縁膜19の上面
に、スパッタリング装置を用いてアルミニウムなどから
なるソース電極23を500nm程度の厚さにパターン
形成する。これと同時に、ドレイン用コンタクトホール
21および中継用コンタクトホール22の近傍におけ
る、層間絶縁膜19の上面に、同じくアルミニウムなど
からなるドレイン電極24を同じ厚さにパターン形成す
る。この場合、全表面にアルミニウム膜を一様に堆積し
た後、フォトリソグラフィ技術により不要な部分のアル
ミニウム膜をエッチングして除去することにより、ソー
ス電極23およびドレイン電極24をパターン形成する
こととなる。しかし、ITOが層間絶縁膜19に覆われ
ており、中継用コンタクトホール22を介してのみアル
ミニウム膜と接触するので、アルミニウム膜をエッチン
グする際のマスクとしてポジ型フォトレジストを用いて
も、このポジ型フォトレジストに対する現像液(アルカ
リ水溶液)中でITOからなる透明電極18が溶解しな
いようにすることができる。
Next, as shown in FIG. 7, a source electrode 23 made of aluminum or the like is patterned to a thickness of about 500 nm on the upper surface of the interlayer insulating film 19 near the source contact hole 20 by using a sputtering device. Form. At the same time, a drain electrode 24 also made of aluminum or the like is patterned to the same thickness on the upper surface of the interlayer insulating film 19 in the vicinity of the drain contact hole 21 and the relay contact hole 22. In this case, the source electrode 23 and the drain electrode 24 are pattern-formed by uniformly depositing an aluminum film on the entire surface and then etching and removing an unnecessary portion of the aluminum film by a photolithography technique. However, since the ITO is covered with the interlayer insulating film 19 and contacts the aluminum film only through the relay contact hole 22, even if a positive photoresist is used as a mask when etching the aluminum film, this positive film is used. It is possible to prevent the transparent electrode 18 made of ITO from being dissolved in the developing solution (alkali aqueous solution) for the photoresist.

【0039】このようにして製造された本実施例の薄膜
トランジスタでは、一様に堆積されたITO膜をエッチ
ングして透明電極18をパターン形成する際、アルミニ
ウムなどからなるゲート電極16が陽極酸化膜17によ
って覆われているので、ITO膜をエッチングする際の
エッチャントに溶解しない。
In the thin film transistor of this embodiment manufactured as described above, when the ITO film uniformly deposited is etched to form the transparent electrode 18 as a pattern, the gate electrode 16 made of aluminum or the like is replaced by the anodic oxide film 17 Since it is covered with, it does not dissolve in an etchant when etching the ITO film.

【0040】また、一様に堆積されたアルミニウム膜を
エッチングしてソース電極23およびドレイン電極24
をパターン形成する際、ITOからなる透明電極18が
コンタクトホール22のみを介してアルミニウムからな
るドレイン電極24と接触する構造となっているので、
ドレイン電極24をエッチングする際のマスクとしての
ポジ型フォトレジストに対する現像液(アルカリ水溶
液)中で透明電極18が溶解することがなく、使用が簡
便で解像度の高いポジ型フォトレジストを使用すること
ができる。
The uniformly deposited aluminum film is etched to form the source electrode 23 and the drain electrode 24.
Since the transparent electrode 18 made of ITO is in contact with the drain electrode 24 made of aluminum only through the contact hole 22 when the pattern is formed,
Since the transparent electrode 18 does not dissolve in a developer (alkali aqueous solution) for a positive photoresist as a mask when etching the drain electrode 24, it is possible to use a positive photoresist which is easy to use and has high resolution. it can.

【0041】さらに、本実施例による場合には、従来の
場合とは層間絶縁膜19と透明電極18の形成順序が入
れ替わるだけであるので、製造工程数が増大しないよう
にすることができる。
Further, in the case of this embodiment, the order of forming the interlayer insulating film 19 and the transparent electrode 18 is merely changed from that in the conventional case, so that the number of manufacturing steps can be prevented from increasing.

【0042】上記実施例ではソース電極やドレイン電極
にアルミニウムを用いたが、ソース電極やドレイン電極
はアルミニウム膜を上層に有する二層膜や多層膜を用い
てもよい。二層膜の一例としては、図8に示すように、
窒化チタン膜25とアルミニウム膜26とからなるもの
が該当する。
Although aluminum is used for the source electrode and the drain electrode in the above-mentioned embodiment, the source electrode and the drain electrode may be a two-layer film or a multilayer film having an aluminum film as an upper layer. As an example of the two-layer film, as shown in FIG.
A film composed of the titanium nitride film 25 and the aluminum film 26 is applicable.

【0043】[0043]

【発明の効果】以上説明したように、本発明による場合
には、アルミニウムなどからなるドレイン電極をパター
ン形成する際、ITOからなる透明電極が第2(層間)
絶縁膜にて覆われており、第3(中継用)コンタクトホ
ールを介してのみドレイン電極と接触する構造となって
いるので、アルミニウムなどからなるドレイン電極をエ
ッチングする際のマスクとしてのポジ型フォトレジスト
に対する現像液(アルカリ水溶液)中でITOからなる
透明電極が溶解することがなく、使用が簡便で解像度の
高いポジ型フォトレジストを使用することができる。ま
た、ITOからなる透明電極をパターン形成する際、そ
の透明電極がアルミニウムなどからなるゲート電極と接
触してもゲート電極は陽極酸化されているので、透明電
極のエッチャントでゲート電極が溶解することがなく、
第2(層間)絶縁膜の下に透明電極を形成することがで
きる。
As described above, according to the present invention, when the drain electrode made of aluminum or the like is patterned, the transparent electrode made of ITO is used as the second (interlayer) electrode.
Since it is covered with an insulating film and has a structure that contacts with the drain electrode only through the third (relay) contact hole, a positive type photo mask as a mask when the drain electrode made of aluminum or the like is etched. Since the transparent electrode made of ITO does not dissolve in the developing solution (alkali aqueous solution) for the resist, it is possible to use a positive photoresist which is easy to use and has high resolution. Further, when patterning the transparent electrode made of ITO, even if the transparent electrode comes into contact with the gate electrode made of aluminum or the like, since the gate electrode is anodized, the gate electrode may be dissolved by the etchant of the transparent electrode. Without
A transparent electrode can be formed under the second (interlayer) insulating film.

【0044】更には、本発明では通常の現像液が使用で
きるので量産性が高く、また、TFT形成プロセスは透
明電極の形成前なので制限されない。
Further, in the present invention, since a general developing solution can be used, mass productivity is high, and the TFT forming process is not limited because the transparent electrode is not formed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本実施例における薄膜トランジスタの製造工程
図であり、絶縁基板の上面全体にアモルファスシリコン
膜を形成した状態を示す断面図である。
FIG. 1 is a manufacturing process diagram of a thin film transistor in the present embodiment, which is a cross-sectional view showing a state in which an amorphous silicon film is formed on the entire upper surface of an insulating substrate.

【図2】本実施例における薄膜トランジスタの製造工程
図であり、アモルファスシリコン膜を結晶化するととも
に、不要な部分の半導体膜をエッチングして除去した状
態を示す断面図である。
FIG. 2 is a manufacturing process diagram of the thin film transistor in the present embodiment, which is a cross-sectional view showing a state in which an amorphous silicon film is crystallized and an unnecessary portion of the semiconductor film is etched and removed.

【図3】本実施例における薄膜トランジスタの製造工程
図であり、ゲート絶縁膜を形成した状態を示す断面図で
ある。
FIG. 3 is a manufacturing process diagram of the thin film transistor according to the present embodiment, which is a cross-sectional view showing a state in which a gate insulating film is formed.

【図4】本実施例における薄膜トランジスタの製造工程
図であり、ゲート電極および陽極酸化膜を形成し、アモ
ルファスシリコン膜に不純物を注入した後、注入不純物
を活性化した状態を示す断面図である。
FIG. 4 is a manufacturing process diagram of the thin film transistor in the present embodiment, which is a cross-sectional view showing a state in which a gate electrode and an anodic oxide film are formed, impurities are implanted into the amorphous silicon film, and then the implanted impurities are activated.

【図5】本実施例における薄膜トランジスタの製造工程
図であり、透明電極を形成した状態を示す断面図であ
る。
FIG. 5 is a manufacturing process diagram of the thin film transistor in the present embodiment, which is a cross-sectional view showing a state in which a transparent electrode is formed.

【図6】本実施例における薄膜トランジスタの製造工程
図であり、層間絶縁膜を形成した後コンタクトホールを
形成した状態を示す断面図である。
FIG. 6 is a manufacturing process diagram of the thin-film transistor according to the present embodiment, which is a cross-sectional view showing a state in which a contact hole is formed after forming an interlayer insulating film.

【図7】本実施例における薄膜トランジスタの製造工程
図であり、ソース電極およびドレイン電極を形成した状
態を示す断面図である。
FIG. 7 is a manufacturing process diagram of the thin-film transistor according to the present embodiment, which is a cross-sectional view showing a state where a source electrode and a drain electrode are formed.

【図8】本発明の別の実施例にかかる薄膜トランジスタ
を示す断面図である。
FIG. 8 is a sectional view showing a thin film transistor according to another embodiment of the present invention.

【図9】従来の薄膜半導体装置の一例を示す断面図であ
る。
FIG. 9 is a cross-sectional view showing an example of a conventional thin film semiconductor device.

【符号の説明】[Explanation of symbols]

12 絶縁基板 14 半導体膜 14a チャネル領域 14b、14c コンタクト領域 15 ゲート絶縁膜(第1絶縁膜) 16 ゲート電極 17 陽極酸化膜 18 透明電極 19 層間絶縁膜(第2絶縁膜) 20 ソース用コンタクトホール(第1コンタクトホー
ル) 21 ドレイン用コンタクトホール(第2コンタクトホ
ール) 22 中継用コンタクトホール(第3コンタクトホー
ル) 23 ソース電極 24 ドレイン電極
12 insulating substrate 14 semiconductor film 14a channel region 14b, 14c contact region 15 gate insulating film (first insulating film) 16 gate electrode 17 anodic oxide film 18 transparent electrode 19 interlayer insulating film (second insulating film) 20 source contact hole ( 1st contact hole) 21 Drain contact hole (2nd contact hole) 22 Relay contact hole (3rd contact hole) 23 Source electrode 24 Drain electrode

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 第1絶縁膜を挟んで一方に形成されたゲ
ート電極と、 第1絶縁膜を挟んで他方に、該ゲート電極と対向する部
分をチャネル領域とし、かつ、該チャネル領域の両側を
各々コンタクト領域として形成された半導体膜と、 該ゲート電極を覆って該第1絶縁膜の一方側に形成され
た第2絶縁膜と、 該第1絶縁膜および該第2絶縁膜を貫通する第1コンタ
クトホールを介して片方のコンタクト領域に接続させた
ソース電極と、 該第1絶縁膜および該第2絶縁膜を貫通する第2コンタ
クトホールを介してもう片方のコンタクト領域に接続さ
せたドレイン電極と、 該第1絶縁膜と該第2絶縁膜との間に形成され、該第2
絶縁膜を貫通する第3コンタクトホールを介して該ドレ
イン電極に接続された透明電極とを具備する半導体装
置。
1. A gate electrode formed on one side of a first insulating film, and a portion of the other side of the first insulating film facing the gate electrode is a channel region, and both sides of the channel region are formed. A semiconductor film formed as a contact region, a second insulating film formed on one side of the first insulating film so as to cover the gate electrode, and penetrate the first insulating film and the second insulating film. A source electrode connected to one contact region via a first contact hole, and a drain connected to the other contact region via a second contact hole penetrating the first insulating film and the second insulating film An electrode and between the first insulating film and the second insulating film;
A semiconductor device comprising: a transparent electrode connected to the drain electrode through a third contact hole penetrating the insulating film.
【請求項2】 前記透明電極がITOからなる請求項1
に記載の半導体装置。
2. The transparent electrode is made of ITO.
The semiconductor device according to.
【請求項3】 前記ゲート電極の表面が陽極酸化されて
いる請求項1又は2に記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the surface of the gate electrode is anodized.
【請求項4】 前記ソース電極および前記ドレイン電極
がアルミニウム、又はアルミニウム膜を含む二層膜もし
くは多層膜からなる請求項1、2又は3に記載の半導体
装置。
4. The semiconductor device according to claim 1, wherein the source electrode and the drain electrode are made of aluminum or a two-layer film or a multilayer film containing an aluminum film.
【請求項5】 第1絶縁膜を挟んで一方に形成されたゲ
ート電極と、第1絶縁膜を挟んで他方に、該ゲート電極
と対向する部分をチャネル領域とし、かつ、該チャネル
領域の両側を各々コンタクト領域として形成された半導
体膜と、該ゲート電極を覆って該第1絶縁膜の一方側に
形成された第2絶縁膜と、該第1絶縁膜および該第2絶
縁膜を貫通する第1コンタクトホールを介して片方のコ
ンタクト領域に接続させたソース電極と、該第1絶縁膜
および該第2絶縁膜を貫通する第2コンタクトホールを
介してもう片方のコンタクト領域に接続させたドレイン
電極と、該第1絶縁膜と該第2絶縁膜との間に形成さ
れ、該第2絶縁膜を貫通する第3コンタクトホールを介
して該ドレイン電極に接続された透明電極とを具備する
半導体装置の製造方法であって、 該半導体膜、第1絶縁膜、及びゲート電極を順次形成す
る工程と、 該ゲート電極を陽極酸化する工程と、 該第1絶縁膜の上に該透明電極を形成する工程と、 該ゲート電極および該透明電極を覆って該第1絶縁膜上
に第2絶縁膜を形成する工程と、 該第1、第2および第3コンタクトホールを形成する工
程と、 該第1コンタクトホールに一部を充填して該ソース電極
を形成すると共に、該第2コンタクトホールおよび第3
コンタクトホールに一部を充填して該ドレイン電極を形
成する工程とを含む半導体装置の製造方法。
5. A gate electrode formed on one side of the first insulating film and a part of the other side of the first insulating film facing the gate electrode, which is a channel region, and both sides of the channel region. Penetrating the semiconductor film formed as each contact region, the second insulating film formed on one side of the first insulating film to cover the gate electrode, the first insulating film and the second insulating film. A source electrode connected to one contact region via a first contact hole, and a drain connected to the other contact region via a second contact hole penetrating the first insulating film and the second insulating film A semiconductor comprising an electrode and a transparent electrode formed between the first insulating film and the second insulating film and connected to the drain electrode through a third contact hole penetrating the second insulating film. Device manufacturing method A step of sequentially forming the semiconductor film, the first insulating film, and a gate electrode, a step of anodizing the gate electrode, and a step of forming the transparent electrode on the first insulating film. A step of forming a second insulating film on the first insulating film so as to cover the gate electrode and the transparent electrode, a step of forming the first, second and third contact holes, and a step of forming the first contact hole The source electrode is formed by filling a part of the second contact hole and the third contact hole.
Filling a part of the contact hole to form the drain electrode.
JP17273994A 1994-07-25 1994-07-25 Semiconductor device and manufacturing method thereof Withdrawn JPH0837310A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP17273994A JPH0837310A (en) 1994-07-25 1994-07-25 Semiconductor device and manufacturing method thereof
TW084106931A TW280034B (en) 1994-07-25 1995-07-05
KR1019950023033A KR960006096A (en) 1994-07-25 1995-07-25 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17273994A JPH0837310A (en) 1994-07-25 1994-07-25 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH0837310A true JPH0837310A (en) 1996-02-06

Family

ID=15947425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17273994A Withdrawn JPH0837310A (en) 1994-07-25 1994-07-25 Semiconductor device and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JPH0837310A (en)
KR (1) KR960006096A (en)
TW (1) TW280034B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211553B1 (en) 1996-11-25 2001-04-03 L. G. Philips Lcd Co., Ltd. Thin-film transistor, a method for manufacturing same, and a liquid crystal display device using the transistor
KR100720434B1 (en) * 2000-09-27 2007-05-22 엘지.필립스 엘시디 주식회사 LCD and its manufacturing method
KR100980009B1 (en) * 2002-11-22 2010-09-03 삼성전자주식회사 Thin film transistor substrate and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211553B1 (en) 1996-11-25 2001-04-03 L. G. Philips Lcd Co., Ltd. Thin-film transistor, a method for manufacturing same, and a liquid crystal display device using the transistor
KR100720434B1 (en) * 2000-09-27 2007-05-22 엘지.필립스 엘시디 주식회사 LCD and its manufacturing method
US7289187B2 (en) 2000-09-27 2007-10-30 Lg.Philips Lcd Co., Ltd. Liquid crystal display device with minimum ohmic contact between reflective and transparent electrodes
KR100980009B1 (en) * 2002-11-22 2010-09-03 삼성전자주식회사 Thin film transistor substrate and its manufacturing method

Also Published As

Publication number Publication date
TW280034B (en) 1996-07-01
KR960006096A (en) 1996-02-23

Similar Documents

Publication Publication Date Title
US5508209A (en) Method for fabricating thin film transistor using anodic oxidation
US5429962A (en) Method for fabricating a liquid crystal display
JPH0945927A (en) Semiconductor device
US7166503B2 (en) Method of manufacturing a TFT with laser irradiation
JPS62171160A (en) Thin film transistor
US7396765B2 (en) Method of fabricating a liquid crystal display device
JPH06188265A (en) Semiconductor device and manufacture thereof
JPH0964364A (en) Method for manufacturing semiconductor device
JP3200639B2 (en) Method for manufacturing thin film transistor panel
JPH10209452A (en) Thin film transistor and method of manufacturing the same
JPH1187721A (en) Thin film transistor, liquid crystal display device having the same, and method of manufacturing TFT array substrate
JP2848071B2 (en) Thin film transistor and method of manufacturing the same
JPH09232583A (en) Thin film transistor, manufacturing method thereof, and thin film transistor matrix device
JP3663743B2 (en) Manufacturing method of liquid crystal display device
JPH088255A (en) Wiring structure of semiconductor device and transistor array for display element
JPH01236655A (en) Thin film field-effect transistor and manufacture thereof
JP3123231B2 (en) Method for manufacturing thin film transistor panel
KR0156180B1 (en) Manufacturing method of liquid crystal display device
KR100474388B1 (en) Thin Film Transistor Structure and Manufacturing Method
KR100254924B1 (en) Method of fabricating image display device
JPH08204200A (en) Thin film transistor
JP2000305111A (en) Liquid crystal display
KR100502340B1 (en) Thin film transistor, manufacturing method thereof and plat pannel display with the TFT
JPH0831765A (en) Method for manufacturing thin film transistor
JPH06138481A (en) Active matrix substrate and its production

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011002